一种基于500um深度空心通孔的三维堆叠用硅基转接板及其制造方法

技术领域

本发明涉及半导体设计制造领域，特别涉及一种基于500um深度空心通孔的三维堆叠用硅基转接板及其制造方法。

背景技术

在目前三维堆叠技术的研究中，大多数都是采用硅通孔连接普通焊盘的形式进行板间的垂直互联，对于硅基材料的硅通孔加工工艺一般采用金属铜实心填充的方式进行加工制作，然而这种加工工艺具有很大的缺陷。一方面，由于铜的热膨胀系数为

同时由于三维异质集成技术为了实现较小体积不可避免的会将芯片封装在载体内，由于射频芯片处于载体内的较小空间以及周围材料的影响这都会使得射频芯片的性能恶化，最终稿使得整个系统的性能降低。因此，对于如何降低三维异质集成对于射频芯片的性能影响的同时还能进一步降低三位堆叠的成本，满足大规模生产的需求，这将是我们当前亟待解决的问题。

发明内容

有鉴于此，本发明为克服已有技术的不足之处，提供了一种基于深度500um深度空心通孔与加厚焊盘的三维堆叠用硅基转接板及其制造方法，该转接板具有高密度集成，小型化，对芯片性能影响较小等优点。

为实现本发明目的，本发明所做的进一步改进在于：

一种基于500um深度空心通孔的三维堆叠用硅基转接板及其制造方法，其特征在于，所述包括：硅基转接板1，500um深度空心通孔2，垂直同轴结构3，镀金加厚焊盘4，硅基载板5，金凸点6，重新布线层7，非金属化腔体区域8，射频芯片9。所述的硅基载板5与垂直同轴结构3及重新布线层7构成三维堆叠状。

所述的硅基转接板1通过金凸点6，运用超声热压工艺，堆叠在硅基载板5的上表面。所述的500um深度空心通孔2加工制作在硅基转接板1内，位于非金属化腔体区域8四周，规则排列形成垂直同轴结构3；所述的镀金加厚焊盘4位于硅基转接板1的下表面，所述的每一个金凸点6均设置在镀金加厚焊盘4的下表面，所述的重新布线层7分布在硅基转接板1的上下表面。所述的射频芯片9通过导电胶贴装在硅基转接板1的上表面和硅基载板5的上表面并通过金丝键合技术与对应的重新布线层7互联。

所述的500um深度空心通孔2位于硅基转接板1的内部，且仅分布在300um深度非金属化腔体区域8的四周，500um深度空心通孔2的直径范围为60-100um。同时由于深度大于等于500um深度的空心通孔无法由常规的工艺实现，本发明提出了制作大于等于500um深度的空心通孔的方法：首先在HR Si的上表面进行光刻和刻蚀以形成盲孔，然后在HR Si的下表面再次进行光刻和刻蚀以形成深度大于等于500um的通孔，之后在HR Si和通孔的表面沉积SiO

所述的垂直同轴结构3位于硅基转接板1的内部，且仅分布在300um深度非金属化腔体区域8的四周，由500um深度空心通孔2规则排列形成，外围为接地空心通孔201，中心位置的通孔为中心信号空心通孔202，中心信号通孔和外围接地空心通孔201间的距离设置为0.5-0.7um。在中心信号空心通孔202四周设置外围接地空心通孔201，可以使得硅基转接板1在实现更短垂直互连的同时有着更加优异的信号传输质量。

所述的镀金加厚焊盘4，其特征在于，该镀金加厚焊盘4位于硅基转接板1的下表面，用于金凸点6的植球。与常规工艺相比该镀金加厚焊盘4对焊盘电镀了3um厚度的金以加厚焊盘，从而增加通过金凸点6实现垂直堆叠的强度与可靠性。

所述的金凸点6直径和高度约为70um，利用金丝键合技术设置在镀金加厚焊盘4的下表面，与普通的焊料凸点相比无需额外的步骤和电镀成本且导电性能优异。

所述的非金属化腔体区域8通过在厚度大于等于500um厚度的HR Si背面300um处通过光刻和刻蚀形成，同时该300um深度非金属化腔体区域8内表面不进行金属化，使得该硅基转接板1在用于射频集成时性能最好，同时腔体内金属化较为困难，而硅基转接板1内的腔体表面不进行金属化，进一步简化了工艺流程并降低了成本。

本发明的特点基有益效果：

1.该转接板内采用500um深度空心通孔进行垂直互连，有效地减弱了硅和金属之间热膨胀系数的不匹配，同时简化了通孔的制作过程并降低了成本；

2. 通过对焊盘进行镀金加厚，增加了通过金凸点实现垂直堆叠的强度与可靠性；

3. 硅基转接板内的空腔区域内表面不进行沉积金属，使得该硅基转接板在用于射频集成时性能最好，同时由于腔体内沉积金属较为困难，进一步简化了工艺流程并降低了成本。

附图说明

图1为本发明三维堆叠用硅基转接板结构示意图；

图2为本发明500um深度空心通孔的示意图；

图3为本发明射频垂直同轴结构模型的示意图；

图4为本发明实施例中的500um深度空心通孔在D为80um时，在具有不同金属填充比例情况下的频响示意图；

图5为本发明实施例中的垂直同轴结构模型在D为80um时，在具有不同半径比值情况下的频响示意图；

图6为本发明实施例中的三种射频芯片封装结构，其中（a）为无载体的标准微带线结构，（b）腔体被金属化的微带线结构，（c）腔体未被金属化的微带线结构；

图7为图6示出的三种结构在固定d为200um的情况下，s从100um变化到300um时的有效介电常数示意图；

图8为图6示出的三种结构在固定d为200um的情况下，s从100um变化到300um时的特征阻抗示意图；

图9为本发明实施例中的制备工艺示意图。

图中标号说明：

1、硅基转接板；2、500um深度空心通孔；201、外围接地空心通孔；202、中心信号空心通孔；3、垂直同轴结构；4、镀金加厚焊盘；5、硅基载板；6、金凸点；7、重新布线层；8、非金属化腔体区域；9、射频芯片。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完

整地描述，显然，所描述的实施例，仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。本发明提出的一种基500um深度空心通孔的三位堆叠用硅基转接板结合附图及实施例详细说明如下：

图1示出了本发明实例中的一种基于500um深度空心通孔与加厚焊盘的三维堆叠用硅基转接板示意图；所述的一种基于500um深度空心通孔与加厚焊盘的三维堆叠用硅基转接板，其特征在于，所述包括：硅基转接板1，500um深度空心通孔2，垂直同轴结构3，镀金加厚焊盘4，硅基载板5，金凸点6，重新布线层7，非金属化腔体区域8，射频芯片9，其中：所述的硅基转接板1通过金凸点6设置在硅基载板5的上表面，所述的500um深度空心通孔2在硅基转接板1内规则排列形成垂直同轴结构3，所述的镀金加厚焊盘4设置在硅基转接板1的下表面，所述的金凸点6设置在镀金加厚焊盘4的下表面，所述的射频芯片9通过导电胶粘附在硅基转接板1和硅基载板5的上表面并通过金丝键合与对应的重新布线层7互联。

需要说明的是所述的硅基转接板1采用厚度为500um的6英寸HR Si制作，其表面沉积SiO

图4示出了本发明实例中500um深度500um深度空心通孔2在不同金属比例下的频响曲线图。本发明实例将厚度为500um的硅载体通过刻蚀的方法形成深度为h，直径为D的500um深度空心通孔2，将厚度分别为

在固定通孔直径

图5示出了本发明实例中垂直同轴结构3与500um深度500um深度空心通孔2在具有不同半径比值的情况下的射频性能；如图3示出的垂直同轴结构3模型，设其顶层的外围接地空心通孔201和中心信号空心通孔202之间的距离为

当固定通孔直径D 为 80 um和参数

本发明对图6所示出的三种微带线结构进行对比，分别对其射频芯片9上的微带线的有效介电常数和特征阻抗进行模拟测试。所用的微带线宽度为

图9示出了本发明实例中一种基于500um深度空心通孔的三维堆叠用硅基转接板的详细制备工艺示意图。所述的硅基转接板1详细制作工艺流程可以描述为：

a）在500um及以上厚度的HR Si上表面进行光刻和刻蚀形成盲孔；

b）在500um及以上厚度的HR Si上的下表面进行光刻和刻蚀以形成深度为HR Si厚度，直径为80um的通孔；

c）将SiO

d）对HR Si进行双面物理气相沉积，将厚度为500nm的Ti、厚度为2um的Cu、50nm的Ti作为种子层和附着层依次沉积在隔离层的表面；

e）在图案掩模下对HR Si进行双面光刻，并将厚度分别为3um和2um的Ni和Au对HRSi依次进行双面电镀，形成空心通孔和重新布线层；

f）在HR Si背面光刻，同时电镀3um厚度的金以加厚焊盘，从而增加通过金凸点（6）实现垂直堆叠的强度与可靠性；

g）对HR Si进行刻蚀并去除种子层；

h）在HR Si下表面进行光刻、湿化学刻蚀去除HR Si下表面沉积的部分种子层、附着层及重新布线层；

i）在HR Si背面深度为300 um处进行光刻和刻蚀，形成深度为300um的腔体结构；

j）切割6英寸的HR Si并制造直径和高度为70um的金凸点。

以上内容为结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施方式仅局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。