基于Si衬底的高耐压GaN基外延结构及其制备方法

技术领域

本发明属于半导体材料与器件技术领域，特别是涉及基于Si衬底的高耐压GaN基外延结构及其制备方法。

背景技术

GaN作为第三代半导体的典型材料，其具有高电子迁移率、高热导率、高电场强度等优点，使得GaN基HEMT在高频、高压、大功率电子器件领域具有很大的优势。硅衬底在成本和大尺寸制备等方面有明显的优势，已经成为GaN材料外延生长商业化应用的理想衬底，在大尺寸硅衬底上外延生长晶体质量和耐压性能良好的GaN外延薄膜成为重点研究领域。

Si衬底与GaN材料之间存在巨大的晶格失配(～17％)和热失配(～116％)，晶格失配会导致高位错密度的产生，使得GaN外延薄膜晶体质量变差，而热失配会导致GaN外延薄膜在MOCVD生长降温过程中承受极大的张应力，使得GaN外延薄膜表面容易产生裂纹，高密度的位错和裂纹都会降低GaN基HEMT的电学性能。此外，相比于传统Si材料，GaN材料具有更宽的禁带宽度，理论上具有更大的临界击穿场强。但是，MOCVD外延生长的非故意掺杂GaN材料通常具有n型导电性，这会导致外延缓冲层的垂直漏电，限制GaN基HEMT器件的耐压性能。实现大尺寸硅衬底上表面无裂纹、晶体质量和耐压性能良好的GaN外延薄膜生长对于GaN基HEMT在功率电子器件领域的应用至关重要。

针对衬底和外延材料的应力失配问题，可以采用在Si衬底和GaN层之间插入AlN/AlGaN等超晶格结构在施加压应力，以平衡导致裂纹产生的拉伸应力(Shen X Q,TakahashiT,Ide T,et al.High-quality GaN film and AlGaN/GaN HEMT grown on 4-inch Si(110)substrates by MOCVD using an ultra-thin AlN/GaN superlatticeinterlayer.Physica Status Solidi(b),2014)。然而，AlN/AlGaN等超晶格结构在生长过程中需要频繁开关MO源，制备工艺复杂，重复性较差。阶梯AlGaN缓冲层结构可以有效补偿Si衬底与GaN材料之间巨大的应力失配，防止GaN外延薄膜表面裂纹的产生，并且阶梯AlGaN缓冲层还可以促进位错的弯曲和湮灭，提高GaN外延薄膜的晶体质量(Yu X,Ni J,Li Z,etal.Reduction in leakage current in AlGaN/GaN HEMT with three Al-containingstep-graded AlGaN buffer layers on silicon.Japanese Journal of AppliedPhysics,2014)。但是，对于厚度较大的GaN薄膜的生长，需要对阶梯AlGaN缓冲层的层数，厚度和Al组分进行合理设计，才能实现良好的应力控制，得到无裂纹的GaN外延薄膜。

在阶梯AlGaN缓冲层上外延生长GaN高阻层，可以有效降低GaN外延缓冲层的泄露电流，增大GaN基HEMT的垂直击穿电压。通常采用Mg、Fe和C掺杂技术来实现GaN材料的高阻性，其中Mg和Fe掺杂具有记忆效应，即在惨杂源关闭之后，依然会有残留在管壁腔室上的惨杂剂继续并入到GaN材料中(Choi Y C,Pophristic M,Cha H Y,et al.The Effect of anFe-doped GaN Buffer on off-State Breakdown Characteristics in AlGaN/GaN HEMTson Si Substrate.IEEE Transactions on Electron Devices,2006)。C惨杂又可分为主动C惨杂和自动C渗杂，主动C惨杂需要引入额外的C源，这会增加成本；自动C掺杂通过改变外延生长条件即可以改变C掺杂浓度，但是会影响GaN材料的晶体质量，需要综合考虑GaN薄膜的高阻性能和晶体质量，得到合适的外延生长条件。

发明内容

本发明的目的在于克服上述大尺寸Si衬底上GaN外延薄膜晶体质量差和耐压低的问题，从GaN材料外延生长的角度提出基于Si衬底的高耐压GaN基外延结构及其制备方法，提高大尺寸硅衬底上GaN外延材料的晶体质量，降低工艺难度，同时提高GaN基HEMT器件的垂直击穿电压。

本发明的目的至少通过如下技术方案之一实现。

基于Si衬底的高耐压GaN基外延结构，包括自下向上依次层叠的Si衬底、AlN成核层、阶梯AlGaN缓冲层、GaN成核层、GaN高阻层、GaN沟道层、AlGaN势垒层和GaN帽层。

进一步地，所述AlN成核层、阶梯AlGaN缓冲层、GaN成核层、GaN高阻层、GaN沟道层、AlGaN势垒层、GaN帽层均采用金属有机物化学气相沉积技术生长。

进一步地，所述Si衬底的厚度为970-1030μm，电阻率为0.001～0.005ohm·cm，晶向为，尺寸为4-6inch。

进一步地，所述AlN成核层的厚度为150-200nm。

进一步地，所述阶梯AlGaN缓冲层包括7层AlxGayN缓冲层，从下至上每层AlxGayN缓冲层中的Al组分依次减少，x和y的取值均为0～1，满足x+y＝1的关系；从下至上每层AlxGayN缓冲层的厚度h依次增加，并满足1500nm≥h≥100nm的关系。

进一步地，所述GaN成核层的厚度为200-300nm，为GaN高阻层的生长提供平整的成核表面，提高GaN高阻层的晶体质量。

进一步地，所述GaN高阻层厚度为1.0-1.5μm，生长温度小于GaN成核层的生长温度，采用C自掺杂技术实现其高阻性能，以此降低缓冲层泄漏电流，提高GaN基HEMT器件的击穿电压。

进一步地，所述GaN沟道层的厚度为200-300nm，AlGaN势垒层的厚度为20-30nm，AlGaN势垒层的Al组分取值范围为0.2-0.5，GaN沟道层和AlGaN势垒层界面处形成二维电子气。

进一步地，所述GaN帽层位于AlGaN势垒层之上，厚度为1-3nm。

基于Si衬底的高耐压GaN基外延结构的制备方法，包括以下步骤：

S1、在金属有机化学气相外延设备反应腔室中对Si衬底进行高温退火处理，以清除衬底表面的杂志和氧化层，退火温度为1090℃，退火时间为10min；

S2、在Si衬底表面预铺Al，抑制多晶SiNx的形成，以改善Si衬底上生长GaN薄膜的表面形貌和结晶质量；

S3、在预铺Al的Si衬底上生长AlN成核层，为进一步阶梯AlGaN缓冲层的外延生长提供平整的成核表面；

S4、在AlN成核层上生长阶梯AlGaN缓冲层，以补偿Si衬底和GaN材料的应力失配，促进位错的弯曲和湮灭，提高GaN外延薄膜的晶体质量和击穿电压，阶梯AlGaN缓冲层分为7层生长，其Al组分从下至上逐渐减小，厚度从下至上逐渐增大；

S5、在阶梯AlGaN缓冲层上生长GaN成核层，为进一步GaN高阻层的生长提供平整的成核表面；

S6、在GaN成核层上生长GaN高阻层，采用C自掺杂技术实现其高阻性能，以降低缓冲层泄漏电流，提高器件的击穿电压；

S7、在GaN高阻层上生长GaN沟道层；

S8、在GaN沟道层上生长AlGaN势垒层，AlGaN势垒层的Al组分取值范围为0.2-0.5；

S9、在AlGaN势垒层上生长GaN帽层，以提高二维电子气迁移率并减小栅漏电流。

相对于现有技术，本发明具有如下优点和技术效果：

本发明针对上述大尺寸Si衬底上GaN外延薄膜晶体质量差和耐压低的问题，从GaN材料外延生长的角度提出基于Si衬底的高耐压GaN基外延结构及其制备方法。一方面，阶梯AlGaN缓冲层有效引入了预压应力以补偿Si衬底与GaN材料之间热失配导致的拉应力，实现了无裂纹GaN厚膜的生长，并且多层AlGaN异质界面促进了位错的弯曲和湮灭，提高了GaN外延薄膜的晶体质量和电学性能。另一方面，在阶梯AlGaN缓冲层上，利用C自掺杂技术外延生长了具有高电阻特性的GaN高阻层，这有效降低了GaN外延缓冲层的泄露电流，提高了GaN基HEMT的垂直击穿电压。本发明的基于Si衬底的高耐压GaN基外延结构及其制备方法具有制造工艺简单和重复性好的特点，适用于高压大功率电子器件等应用。

附图说明

图1为本发明实施例中基于Si衬底的高耐压GaN基外延结构的结构示意图；

图2为本发明实施例中阶梯AlGaN缓冲层(3)的分层结构示意图；

图3为本发明按照实施例1所得的基于Si衬底的高耐压GaN基外延结构和传统结构的X射线衍射(XRD)对比图；

图4为本发明按照实施例1所得基于Si衬底的高耐压GaN基外延结构和传统结构的电流-电压曲线对比图。

具体实施方式

为进一步理解本发明，下面结合具体实施例对本发明进行进一步阐述，但本发明的实施方式不限于此，需指出的是，以下若有未特别详细说明的过程或工艺参数，均是本领域技术人员可参照现有技术实现的。

如图1所示，基于Si衬底的高耐压GaN基外延结构，包括：Si衬底1、AlN成核层2、阶梯AlGaN缓冲层3、GaN成核层4、GaN高阻层5、GaN沟道层6、AlGaN势垒层7、GaN帽层8。

实施例1

基于Si衬底的高耐压GaN基外延结构的制备方法，包括如下步骤：

步骤一，在H2氛围下对Si衬底1进行高温退火处理，退火温度为1090℃，退火时间10min；

步骤二，退火处理之后在Si衬底1上预铺Al，时间10s，腔体温度为1025℃；

步骤三，AlN成核层2外延在Si衬底1上，生长厚度为150nm，生长温度为1065℃；

步骤四，阶梯AlGaN缓冲层3外延生长在AlN成核层2上，如图2所示，阶梯AlGaN缓冲层3一共分为7层，配合应力控制，从下至上各层AlGaN缓冲层中的Al组分逐渐减小，从下至上依次为0.8、0.7、0.6、0.5、0.4、0.2和0.1，分层厚度逐渐增大，从下至上依次为150nm、150nm、300nm、450nm、600nm、900nm和1200nm；

步骤五，GaN成核层4生长在阶梯AlGaN缓冲层3上，生长厚度为200nm，生长温度为1020℃；

步骤六，GaN高阻层5生长在GaN成核层4上，生长厚度为1000nm，生长温度为950℃；

步骤七，GaN沟道层6生长在GaN高阻5上，生长厚度为200nm，生长温度为1055℃；

步骤八，AlGaN势垒层7生长在GaN沟道6上，厚度为25nm，其Al组分在0.25，生长温度为1055℃；

步骤九，GaN帽层8生长在AlGaN势垒层7上，厚度为2nm，生长温度为1055℃。

实施例2：

基于Si衬底的高耐压GaN基外延结构的制备方法，包括如下步骤：

步骤一，在H2氛围下对Si衬底1进行高温退火处理，退火温度为1090℃，退火时间10min；

步骤二，退火处理之后在Si衬底1上预铺Al，时间10s，腔体温度为1025℃；

步骤三，AlN成核层2外延在Si衬底1上，生长厚度为200nm，生长温度为1065℃；

步骤四，阶梯AlGaN缓冲层3外延生长在AlN成核层2上，如图2所示，阶梯AlGaN缓冲层3一共分为7层，从下至上各层AlGaN缓冲层中的Al组分逐渐减小，依次为0.8、0.7、0.6、0.5、0.4、0.2和0.1，分层厚度逐渐增大，从下至上依次为150nm、150nm、300nm、450nm、600nm、900nm和1200nm；

步骤五，GaN成核层4生长在阶梯AlGaN缓冲层3上，生长厚度为300nm，生长温度为1020℃；

步骤六，GaN高阻层5生长在GaN成核层4上，生长厚度为1500nm，生长温度为950℃；

步骤七，GaN沟道层6生长在GaN高阻5上，生长厚度为200nm，生长温度为1055℃；

步骤八，AlGaN势垒层7生长在GaN沟道6上，厚度为25nm，其Al组分在0.25，生长温度为1055℃；

步骤九，GaN帽层8生长在AlGaN势垒层7上，厚度为2nm，生长温度为1055℃。

图3显示了在实施案例1条件下制备的GaN基HEMT外延结构与传统结构的XRD测试结果对比图，图3中纵坐标表示衍射强度，单位为cps；横坐标为ω，表示进行X射线衍射测试时，固定XRD探测器位置，然后在一定的ω角度范围内旋转测试样品，得到衍射信息，其单位为arcsec，结果显示，在实施案例1条件下制备的GaN外延薄膜002面的半高宽比传统结构小～35％，GaN外延薄膜晶体质量得到明显改善。图4显示了在实施案例1条件下制备的GaN基HEMT外延结构与传统结构的电流-电压测试结果对比图，结果显示在实施案例1条件下制备的GaN基HEMT外延晶圆漏电流明显减少，击穿电压明显提高。

上述实施例仅为本发明的优选实例，不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。