光电子半导体芯片，制造方法和半导体器件

技术领域

提出一种光电子半导体芯片。此外，提出一种用于这种半导体芯片的制造方法和一种具有这种半导体芯片的半导体器件。

发明内容

要实现的目的是，提出一种光电子半导体芯片，其可高效地且精确地安装。

所述目的尤其通过具有独立权利要求的特征的光电子半导体芯片，制造方法和半导体器件实现。优选的改进方案是从属权利要求的主题。

根据至少一个实施方式，半导体芯片包括具有底侧的半导体层序列。底侧可以是平坦的和平面的。尤其，发射侧与底侧相对置，在所述发射侧处至少放射在半导体层序列中产生的辐射的主要部分。底侧例如是半导体层序列的主侧，即最大侧。

半导体层序列具有至少一个有源区，所述有源区在半导体芯片运行中配置用于产生或检测辐射。如果半导体芯片配置用于产生辐射，则所产生的辐射优选是不相干的并且尤其是可见光，如蓝光、绿光和/或红光。半导体层序列优选基于III-V族化合物半导体材料。半导体材料例如是氮化物化合物半导体材料、如Al

根据至少一个实施方式，半导体芯片在底侧处包括底部覆层。底部覆层可以由唯一的材料形成或由多个组分或层组成。底部覆层优选至少部分是导电的。在最后提到的情况下，底部覆层例如包括透明导电氧化物，简称TCO，如ITO或氧化锌，或至少一种金属如Al、Ag和/或Au。

根据至少一个实施方式，半导体芯片在底部覆层的背离半导体层序列的下侧处包括电极层。电极层可以直接位于下侧处。电极层优选是金属层并且例如包括Al、Ag和/或Au。例如为了防腐蚀保护或为了接触改进，电极层可以设有至少一个覆层，例如设有TiW或TiWN。

根据至少一个实施方式，底部覆层具有厚度梯度。也就是说，底部覆层的厚度在整个底部覆层范围发生变化。

根据至少一个实施方式，底部覆层具有一个或多个脊线。至少一个脊线尤其位于底部覆层最厚的部位处。例如，脊线类似于山脊地构造。

根据至少一个实施方式，电极层在至少一个脊线范围延伸。也就是说，至少一个脊线不是用于电极层的断裂线，而是电极层优选可在至少一个脊线范围实现导电连接。

根据至少一个实施方式，电极层的背离半导体层序列的电接触侧精确地对底部覆层仿形。换言之，接触侧可以在横截面中观察具有与底部覆层相同的形状。

这例如适用底部覆层的最大厚度的最大50％或25％或10％的公差。

根据至少一个实施方式，通过至少一个脊线确定接触侧的平行于底侧的电的和机械的接触平面。换言之，通过由电极层精确地对脊线仿形来实现，半导体芯片可受控地取向地安装。在此，底侧平行于载体的载体安装侧定向，在所述载体上安置有半导体芯片。

在至少一个实施方式中，光电子半导体芯片包括具有底侧的半导体层序列。底部覆层位于底侧处。电极层安置在底部覆层的背离半导体层序列的下侧处。底部覆层具有厚度梯度和至少一个脊线，在所述至少一个脊线处底部覆层是最厚的。电极层在至少一个脊线范围延伸，使得电极层的背离半导体层序列的接触侧精确地对底部覆层仿形。通过至少一个脊线，确定接触侧的平行于底侧的电的和机械的接触平面。

因此，尤其描述具有例如环形的支架结构的下侧的接触垫，以便可以建立改进的机械的和电的连接。这尤其适用于LED芯片，传感器芯片和所谓的μLED芯片，它们具有小的横向尺寸。这里所描述的原理可以应用于半导体芯片在载体处的所有连接方式，但尤其应用于粘结的半导体芯片。

因此，半导体芯片可以不仅是发射器而且是传感器。尤其，半导体芯片设计用于安装在显示器中。半导体芯片特别可以在以下应用中使用，所述应用得益于半导体芯片的限定的发射方向。

半导体芯片，如LED、传感器或μLED相对于彼此的发射方向的精确定向会是比较有挑战性的，特别是在直接观察显示器的情况下，其中需要用于所有LED或μLED的尽可能相同的发射图案，不仅在RGB像素内而且在像素之间。此外，这里所描述的特别的接触垫结构尤其在粘结剂，如不导电的粘结剂用于机械固定半导体芯片时才是有利的，以便实现整个系统的高性能。

而具有平坦的接触垫的半导体芯片倾向于，在粘结时略微倾斜。这能借助这里所描述的接触结构防止，其方式为半导体芯片例如设有在俯视图中环形的接触边缘，使得电接触可以穿过不传导的、介电的粘结剂更好地被限定。接触边缘尤其可以更简单地穿透粘结剂。同时，通过这种环形结构准确地限定半导体芯片的取向，因为可精确地设定支承面。换言之，可以避免半导体芯片在安装时倾斜。

根据至少一个实施方式，底部覆层具有刚好一个脊线。在此，脊线优选是闭合的线。替选地，脊线可以是开放的线，也就是说，脊线可以具有两个端部，或在分支的脊线的情况下也具有多于两个的端部。

根据至少一个实施方式，在底侧的俯视图中观察，脊线或脊线中的至少一个脊线是圆形。对于圆形替选地，相关的脊线在俯视图中观察也可以构造为椭圆、矩形、四边形或曲边三角形。如果存在多个脊线，则这些脊线可以彼此环绕同心地设置。

根据至少一个实施方式，底部覆层包括一个或多个基体。至少一个基体优选直接位于底侧处。

根据至少一个实施方式，底部覆层包括一个或多个阶梯层。至少一个阶梯层尤其直接位于基体的背离半导体层序列的凹侧(Talseite)处。

根据至少一个实施方式，凹侧在中央区域中不具有阶梯层。也就是说，阶梯层将基体于是仅部分并且尤其仅在外边缘处覆盖。

根据至少一个实施方式，阶梯层环绕地，尤其以闭合的线包围中央区域。在此情况下，至少一个脊线优选由至少一个阶梯层限定。尤其，脊线在阶梯线朝向中央区域终止和/或朝向中央区域以一个阶梯下降或终了的地方。

根据至少一个实施方式，脊线或脊线中的至少一个脊线对中央区域限界。可行的是，底部覆层的整个中央区域比脊线更靠近半导体层序列的底侧。也就是说，凹侧可以位于刮痕式的结构内，所述结构由脊线围绕。因此，相应的至少一个脊线沿背离半导体层序列的方向伸出中央区域。

根据至少一个实施方式，在底侧的俯视图中观察，中央区域占底侧的至少5％或至少10％或至少20％或至少40％或至少70％。也就是说，脊线可以围住或圈住相对大的区域。附加地可行的是，中央区域占底侧的最大90％或最大75％。

根据至少一个实施方式，至少一个基体由导电材料构成。尤其，基体是金属的并且例如由Ag或Al或Au构成。替选地，基体由TCO构成。优选地，基体由刚好一种材料构成，然而替选地也可以由多种材料组成。

根据至少一个实施方式，至少一个阶梯层由介电材料，例如由至少一种氧化物如氧化铝和/或氧化硅构成。替选地，阶梯层由导电材料、如TCO构成或是金属层。阶梯层可以由多个子层组成。例如，阶梯层于是是镜层和/或防止湿气渗入的阻挡层。

根据至少一个实施方式，至少一个阶梯层在其所存在的区域中具有保持不变的、恒定的层厚度。也就是说，阶梯层在无有针对性的厚度改变的情况下施加到基体上。

根据至少一个实施方式，阶梯层的层厚度为至少20nm或至少50nm。替选地或附加地，层厚度为最大3μm或最大0.5μm或最大0.2μm或最大100nm。也就是说，阶梯层可以是相对薄的。

根据至少一个实施方式，底部覆层具有至少50nm或至少100nm的最大厚度。替选地或附加地，最大厚度为最大3μm或最大1.0μm或最大0.7μm或最大0.5μm或最大0.3μm。

根据至少一个实施方式，基体是连续凸状地弯曲的。也就是说，在横截面中观察，基体可以凸透镜式地构造。基体的最大厚度在此优选存在于中央区域中。

根据至少一个实施方式，在横截面中观察，底部覆层仅在边缘区域中是弯曲的，而在其他方面平行或近似平行于底侧取向。阶梯层可以限界到边缘区域上。

根据至少一个实施方式，电极层完全地覆盖底部覆层。替选地，电极层仅部分覆盖底部覆层。

根据至少一个实施方式，半导体芯片是μLED。也就是说例如，在俯视图中观察，底侧的边长为至少1μm或至少3μm和/或最大0.2mm或最大100μm或最大30μm或最大20μm或最大10μm。例如，边长在1μm和10μm之间，其中包含边界值。

根据至少一个实施方式，底部覆层，从至少一个脊线起，沿朝向底侧的边缘的方向具有单调减小或严格单调减小的厚度。在此可行的是，在底侧的俯视图中观察，底部覆层伸展至边缘或靠近边缘。同样地，底部覆层可以延伸到半导体层序列的至少一个侧面，即越过边缘伸展。靠近边缘例如表示，底部覆层直至所属的边缘的间距为最大2μm或最大1μm或最大500nm或最大100nm。

根据至少一个实施方式，电极层具有恒定的厚度，尤其在中央区域中具有恒定的厚度。局部厚度在此尤其分别在电极层的特定部位处是在电极层的两个彼此相对置的主侧之间的最小距离，其中优选所述主侧中的一个主侧是接触侧。同样可行的是，电极层的厚度也朝向其边缘减小，使得电极层可以薄地终了并且在边缘处具有减小的厚度。

根据至少一个实施方式，半导体芯片设计用于在两侧电接触。也就是说，第一电接触经由底侧进行，而第二电接触经由发射侧进行。替选地，半导体芯片可以是倒装芯片。

在倒装芯片的情况下，接触平面可以通过这两个电接触部的最高点施加在底侧上，也就是说，两个脊线本身限定如下平面，所述平面不需要与共同限定的平面一致，例如，因为光电子半导体芯片是偏向的并且这两个电接触部相对于彼此倾斜。因此，光电子半导体芯片于是例如放置在相应的电接触部的外侧的脊线处。

此外，提出了用于制造如结合一个或多个上述实施方式所描述的半导体芯片的方法。因此，半导体芯片的特征对于方法而言也是公开的，并且反之亦然。

在至少一个实施方式中，该方法用于制造至少一个光电子半导体芯片并且包括以下步骤，尤其以所说明的顺序包括：

A)提供半导体层序列，其中半导体层序列优选已经被分割并且基本上可以具有之后的半导体芯片的尺寸，

B)将底部覆层施加到底侧上，

C)将至少一个脊线成形，尤其通过材料取出和/或通过施加阶梯层和可选地将阶梯层结构化来成形，和

D)产生电极层，其方式为利用电极层的材料精确地对底部覆层进行包覆。

此外，提出一种半导体器件，其具有至少一个如结合一个或多个上述实施方式所描述的半导体芯片。因此，半导体芯片的特征对于半导体器件而言也是公开的，并且反之亦然。

在至少一个实施方式中，半导体器件包括一个或多个光电子半导体芯片以及载体和连接机构，所述连接机构例如是焊料或粘结剂。光电子半导体芯片借助连接机构固定在载体的优选平坦的载体安装侧上，其中底侧优选平行于载体安装侧取向。电极层在脊线的区域中穿过连接机构直至按压到载体安装侧，使得由脊线限定底侧的取向。例如，由于各个半导体芯片的脊线，底侧全部彼此平行地定向。

根据至少一个实施方式，半导体器件是红绿蓝显示器。例如，半导体器件于是包括至少10

附图说明

下面，参照附图根据实施例详细阐述在此所描述的光电子半导体芯片、在此所描述的方法和在此所描述的半导体器件。在此，相同的附图标记说明在各个附图中相同的元件。然而，在此没有示出成比例的关系，更确切地说，为了更好的理解，可以夸大地示出个别元件。

附图示出：

图1至4示出用于在此所描述的光电子半导体芯片的制造方法的一个实施例的方法步骤的示意剖面图；

图5至8示出用于在此所描述的光电子半导体芯片的制造方法的一个实施例的方法步骤的示意剖面图；

图9示出在此所描述的光电子半导体芯片的一个实施例的环绕脊线的区域的示意剖面图；

图10至13示出在此所描述的光电子半导体芯片的实施例的示意俯视图；

图14至17示出在此所描述的光电子半导体芯片的实施例的示意剖面图；以及

图18示出具有在此所描述的光电子半导体芯片的半导体器件的一个实施例的示意剖面图。

具体实施方式

在图1至4中示出用于光电子半导体芯片1的制造方法的一个实施例。根据图1提供半导体层序列2。半导体层序列2例如基于材料体系AlInGaN。半导体层序列2优选已经从晶片中分割出，然而替选地可以仍是晶片的一部分，使得在随后的、未示出的方法步骤中，例如在图4的步骤之后才进行分割。

此外，在图1中图解说明，底部覆层3的基体31施加到半导体层序列2的底侧20上。底侧20在此与半导体层序列2的发射侧25相对置。底侧22例如是平坦的。基体31不伸到底侧22的边缘22。此外，基体31透镜式地，例如是截球体式地构造。基体31的最大厚度例如在0.1μm和0.3μm之间，其中包含边界值。因此，基体31的背离半导体层序列2的凹侧34可以是连续弯曲的。

基体31的构造例如可以借助掩模层5形成，所述掩模层朝向基体31悬垂并且所述掩模层具有比基体31更大的厚度。凹侧34的弯曲的形状尤其通过在施加基体31的材料时在掩模层5处的遮蔽作用产生。基体31例如由Ag、Al或Au构成，其被蒸镀。

根据图2，用于阶梯层32的初始层32’施加到基体31上。初始层32’优选精确仿形地施加到基体31的凹侧34上，使得初始层32’具有与基体31相同的横截面形状，仅是放大的和/或位移的。为了产生初始层32’可以使用与用于基体31的相同的掩模层5。

初始层32’优选是薄的，例如具有至少20nm和/或最大100nm的厚度。例如，初始层32’由介电材料如二氧化硅和/或氧化铝构成。

在图1和2中，初始层32’和基体31分别仅由唯一的材料形成。由多个子层和/或材料组成的初始层32’和基体31同样是可行的，如也在所有其他实施例中那样。

根据图3，将初始层32’结构化为阶梯层32，例如借助于另一掩模层，未示出。由此，在中央区域C中露出凹侧34。在环绕的边缘区域E中保留阶梯层32并且在那完全地覆盖基体31。由此，底部覆层3由阶梯层32和基体31组成。

通过将阶梯层32从中央区域C移除，产生底部覆层3沿着露出的中央区域C的边缘的最厚的部位。所述最厚的部位形成脊线33。阶梯层32朝向中央区域33在脊线处或靠近脊线33处终止。

根据图4，电极层4施加到底部覆层2上。电极层4优选是金属层，例如由Ag、Al和/或Au构成。电极层4的厚度例如为至少30nm或至少50nm和/或最大0.25μm或最大120nm。

电极层4精确仿形地包覆底部覆层2，使得电极层4的背离半导体层序列2的接触侧40具有与底部覆层3的下侧30相同的形状或基本形状。在此，电极层4优选是连续的、不中断的层，所述层将脊线33在不拆除的情况下包覆。

至少在脊线33内，电极层4例如具有恒定的层厚度，其中电极层4可以以恒定的厚度遍布脊线33。可行的是，电极层4朝向底部覆层3的外部边缘变得更薄，进而终了。

所产生的光电子半导体芯片1尤其是μLED。也就是说，半导体芯片1配置用于产生光并且底侧20具有在1μm和30μm之间(包含边界值)的边长或平均边长。半导体层序列2垂直于底侧20的厚度例如在0.5μm和5μm之间、其中包含边界值，尤其在1.0μm和2.5μm之间、其中包含边界值。

在图5至8中图解说明制造方法的另一实施例。图5至8的步骤在此如结合图1至4所阐述的那样构成。

然而，与在图1至4中不同，基体31沿平行于底侧20的方向明显更宽。由此，凹侧34在中央区域C中是平坦的并且平行于底侧20取向；这例如适用于中央区域C的面积的至少70％或至少85％。而在边缘区域E中，凹侧34，与下侧30一样，是弯曲的。

如也在图4中，根据图8，整个凹侧34在中央区域C中优选比脊线33更靠近底侧20。

此外，关于图1至4的实施方案以相同的方式适用于图5至8，并且反之亦然。

在图9中示出围绕脊线33的区域的细节视图，如例如在图4或8中图解说明的那样。在脊线33的区域中，接触侧40优选具有弯折部或半径相对小的倒圆部。由此，在横截面中观察，接触侧40可以在脊线33处楔形地构造。沿背离中央区域C的方向，接触侧40优选相对于接触平面P具有角度A。接触平面P由脊线33限定并且伸展穿过接触侧40的距半导体层序列2最远的点。

接触平面P平行于底侧20取向，例如具有最大1.5°或最大0.5°或最大0.2°的公差。角度A优选为大于0°，例如至少0.3°或至少1.2°和/或最大6°或最大4°。这优选也适用于所有其他实施例。

可选地，阶梯层32具有端侧35，所述端侧倾斜于凹侧35伸展，例如具有至少45°和/或最大80°，尤其在50°和70°之间(包含边界值)的角度B。也就是说，端侧35于是不垂直于凹侧34取向。由此，使脊线33和端侧35通过电极层4的包覆变得容易，因为可以避免下侧30的过大的斜率。

此外，关于图1至8的实施方案同样适用于图9，并且反之亦然。

在图10至13中示出对半导体芯片1的底侧20的不同俯视图。所述半导体芯片1尤其借助图1至4或5至8的方法制造。

根据图10，刚好一个脊线33由闭合的线，尤其闭合的圆周线形成。由此，中央区域C是圆形面。中央区域C的直径例如为底侧20的最短边长L的最小30％和/或最大70％。由此，通过脊线33可以实现用于半导体芯片1的稳定的支承面。

底部覆层3同样可以圆形地构造。中央区域C的和边缘区域E的直径的差例如为最短边长L的至少5％或至少10％和/或最大20％或最大10％。

此外，在图10中图解说明，整个底侧20可以由电极层4覆盖。也就是说，电极层4可以伸展至底侧20的边缘22。替选地，电极层4与边缘22间隔开地终止。

此外，关于图1至9的实施方案以相同的方式适用于图10，并且反之亦然。

在图11的实施例中，脊线33构造为闭合的曲边三角形，其中各个圆弧在支承点U中对接并且凸状地成形。通过脊线的所述构造可行的是，实现刚好三个支承点U，使得接触平面P可以是明确限定的。底部覆层3例如又圆形地和/或截球体式地构造。

与图11不同，不仅可以使用三角形或曲边三角形，而且也可以使用四边形或曲边四边形。例如，六边形或底部六边形可以存在六个所述支承点U，未示出。

此外，针对图10的实施方案以相同的方式适用于图11。

在图12中图解说明，存在两个脊线33，所述脊线通过中间区域D彼此分离并且所述脊线被共同的边缘区域E包围。脊线33可以同心地设置。接触侧40在中间区域D中与在脊线33中相比更靠近底侧20。

与图12中的示图不同，也可行的是，将不同成形的脊线彼此组合，例如将圆形的脊线与六边形的或曲边六边形的脊线组合。

此外，关于图10和11的实施方案以相同的方式适用于图12。

在图13的实施例中，也存在多个脊线33。在此情况下，脊线33是直线段，所述直线段例如彼此平行地伸展。与脊线33中的每个可以关联有自己的底部覆层3。底部覆层3例如半圆形地构造。在本配置中，底部覆层3可以朝向边缘22升高，即具有沿朝向相关的边缘22的方向增加的厚度，其中所述边缘分别与脊线33相关联。

此外，关于图10至12的实施方案以同样的方式适用于图13。

图10至13的俯视图可以用于所有示出的剖面图。

在图14的实施例中，底部覆层3一件式地和圆环形地构造。中央区域C不具有底部覆层3。也就是说，在中央区域C中，电极层4直接伸展到底侧20。

此外，关于图1至13的实施方案以相同的方式适用于图14，并且反之亦然。

根据图15，底部覆层3在横截面中观察三角形地形成。也就是说，至少在边缘区域E中，下侧30可以以直线段的形式伸展。

可选地，电极层4在脊线33的区域中被削平。接触侧40的这种被削平的区域也可以在所有其他实施例中存在。例如，削平的区域，在穿过底侧20的中点的横截面中观察，具有最小的边长L的至少1％或最大5％的宽度。

此外，关于图14的实施方案以相同的方式适用于图15。

基于图14和15可行的是，底部覆层3也多层地构造，然而基体已经通过结构化限定脊线，所述脊线随后穿过底部覆层3的跟随的、可选的层延伸至接触侧40。

在图16中示出的是，底部覆层3的阶梯层32可以越过边缘22延伸到半导体层序列2的侧面。在此情况下，阶梯层32可以用作为半导体层序列2的钝化部。

而阶梯层32在图17中已经与边缘22间隔开地终止。阶梯层32和电极层4可以距边缘22同样远地终止，使得底部覆层3和电极层4可以是彼此全等的。

此外，关于图1至15的实施方案以相同的方式适用于图16和17，并且反之亦然。

在图18中示出半导体器件8的一个实施例。半导体器件8包括多个半导体芯片1，如结合图1至17所描述。

半导体芯片1安装在共同的载体81上，其中载体81为此具有平坦的载体安装侧80。在载体安装侧80处可以存在印制导线和电连接面，未示出。

半导体芯片1借助于机械的连接机构82固定在载体安装侧80上。连接机构82例如是不导电的粘结剂，如光刻胶。半导体芯片1例如被安装，其方式为所述半导体芯片穿过连接机构82按压到载体81上。这由于接触侧40在脊线33的区域中的相对锐利的棱边而变得容易。此外，保证了由脊线33限定的支承面。

由于连接机构82在硬化时收缩，附加地可行的是，在载体81处使用半导体芯片1。通过脊线33即使在这种收缩或减弱的情况下也保证，保持半导体芯片1的具有限定的发射方向的定向。

通过半导体芯片1，例如形成红绿蓝像素，也称作为RGB像素。也就是说，可以将发射红光、绿光和蓝光的半导体芯片1彼此组合。相应的发射颜色例如直接通过相应的半导体层序列2实现或借助于发光材料实现，未示出。

可选地，在相邻的半导体芯片2之间存在填充材料83。填充材料83例如是白色的，以便保证高的放射效率，或是黑色的，以便实现高对比度。可以将另外的覆盖层施加到所有半导体芯片1和可选的填充材料83上，未示出，例如，以便将半导体芯片1机械地、电地和/或化学地保护。

半导体芯片1例如是要从两侧接触的芯片。也就是说，发射侧25可以借助于电的连接机构85、如键合线，电连接。替选地，半导体芯片1可以构造为倒装芯片。同样情况适用于所有其他实施例。

在图中示出的组件优选以给定的顺序彼此跟随，尤其直接彼此跟随，只要没有另作说明。在图中不碰触的组件优选彼此间具有间距。只要线彼此平行地示出，则相关联的面优选同样彼此平行地定向。此外，在没有另作说明的情况下，示出的组件彼此间的相对位置在图中正确地被描述。

在此所描述的发明不受根据实施例的描述限制。更确切地说，本发明包括每个新的特征以及特征的任意组合，这尤其包含权利要求中的特征的任意组合，即使所述特征或所述组合本身并未详尽地在权利要求或实施例中给出也如此。

附图标记列表

1 光电子半导体芯片

2 半导体层序列

20半导体层序列的底侧

22底侧的边缘

23半导体层序列的侧面

25发射侧

3底部覆层

30底部覆层的下侧

31基体

32阶梯层

32’用于阶梯层的初始层

33脊线

34基体的凹侧

35阶梯层的端侧

4电极层

40电极层的接触侧

5 掩模层

8 半导体器件

80载体的载体安装侧

81载体

82连接机构

83填充材料

85电连接机构

A 接触平面和接触侧之间的角度

B 凹侧和端侧之间的角度

C 中央区域

D 中间区域

E 具有弯曲部的边缘区域

L 底侧的边长

P 接触平面

U 支承点