一种适用于宇航chiplet互联协议的数据传输系统

技术领域

本发明属于集成电路设计技术领域，具体涉及一种适用于宇航chiplet互联协议的数据传输系统。

背景技术

半导体技术不断发展，目前集成电路最先进商业制程已达到5nm，同时正向3nm不断迈进，即将逼近硅半导体的制程极限，工艺制程的发展对于芯片性能的提升作用日渐衰弱；与此同时，先进制程工艺的复杂度急剧上升，导致芯片流片花费急据攀升，芯片生产良率下降。因此在摩尔定律逐渐失效的今天，随着2.5D、3D封装技术的发展，chiplet技术有望成为芯片设计制造未来的发展方向。

区别于以往在单一封装内仅放入单片裸片(die)的做法，chiplet技术在单一封装内放入多片裸片并进行互联。对于原本集成在同一片上的系统而言，chiplet技术可将系统各模块单独流片后在同一封装内互联以实现与原SoC同样的功能。这种异构集成技术因使用多片裸片的方式可以充分利用成熟的ip，从而达到有效提高芯片开发效率，缩减芯片开发周期的作用；同时通过采用不同制程的芯片，可以有效芯片设计制造成本，提高芯片制造良率，降低芯片设计开发门槛，从而使芯片研发设计进入高速发展的阶段。

但chiplet的缺点同样十分显著，相较于传统集成电路片上模块间可以实现高速及时的通信与数据传输，chiplet各裸片在基板上进行互联与通信的传输速度低下；同时单片芯片在设计阶段可以灵活安排好模块间的互联方式与芯片架构，而chiplet则需妥善结合设计目标功能与现有芯粒种类合理安排芯粒在基板上的安放位置与数据通信方式，才能有效实现性能、功耗与成本的平衡。因此，实现芯粒之间的高速互联与chiplet系统内信息的高效率传输是发展chiplet技术的重中之重。基于此，本发明提出了一种适用于宇航chiplet互联协议的数据传输系统。

发明内容

为了解决现有技术中的上述问题，即为了解决chiplet系统内基板上各芯片间互联与通信的传输速度低下的问题，本发明第一方面，提出了一种适用于宇航chiplet互联协议的数据传输系统，用于同一基板上两片互联chiplet之间的数据通信，该数据传输系统集成于每片chiplet的互联接口处，其包括：事务层、数据链路层、物理层；

所述事务层与应用层通信；所述事务层，配置为接收所述应用层的数据请求，生成事务层数据包，仲裁后发送至所述数据链路层；还配置为将接收的数据链路数据包转化为事务层数据包，发送至所述应用层；

所述数据链路层，配置为对接收的事务层数据包进行缓存，缓存后进行校验，若校验成功，则生成数据链路数据包并发送至所述物理层，否则请求重传所述事务层数据包；所述数据链路数据包包括功耗管理、流控制和事务层数据包的应答；

还配置为对接收的物理层数据包进行校验，校验成功后生成数据链路数据包并发送至所述事务层；

所述物理层，配置为对接收的数据链路数据包进行字节拆分并加扰处理，处理后的数据包通过串行接口发送至互联的chiplet；还配置为通过串行接口接收互联的chiplet发送的数据包并进行解扰、字节重组处理，生成物理层数据包，发送至所述数据链路层。

在一些优选的实施方式中，所述事务层包括发送部分；

所述事务层其发送部分，包括应用层发送传输管理模块、非转发包缓冲器、流量控制逻辑模块、转发包和完成包缓冲器、TX通道仲裁器；

所述应用层发送传输管理模块，用于接收所述应用层的数据请求；

所述非转发包缓冲器，用于对所述应用层的数据中非转发事务对应的数据包进行缓冲；

所述转发包和完成包缓冲器，用于对所述应用层的数据中转发事务、完成事务对应的数据包进行缓冲；

所述流量控制逻辑模块，用于对来自不同路径的数据包依据优先级及数据量进行排序，并通过定期接收端回传的信息确定接收端缓存空置情况，确保优先级高的事务可以及时传输至目标芯粒并提高路由利用效率，防止传输路径堵塞；

所述TX通道仲裁器，用于对所述非转发包缓冲器、所述转发包和完成包缓冲器中缓冲的数据包进行仲裁，仲裁后发送至对应的所述数据链路层。

在一些优选的实施方式中，所述数据链路层包括发送部分；

所述数据链路层其发送部分包括重传缓冲器、第一多路器、第二多路器、第一ACK/NAK单元；

所述重传缓冲器，用于缓存所述事务层发送的事务层数据包，并发送至所述第一多路器；

所述第一多路器通过第五多路器与第四多路器连接；所述第一多路器，用于将发送端的数据链路层处理完的数据包经过物理层与基板连线发送至接收端；

所述第二多路器通过所述第五多路器与第三多路器连接；所述第二多路器，用于接收来自所述接收端的ACK/NAK信息并回传至所述第一ACK/NAK单元中；还用于回传所述接收端的事物层传输完成的信号至所述发送端的事物层，完成握手功能；

所述第一ACK/NAK单元，与所述重传缓冲器、所述第二多路器连接；所述第一ACK/NAK单元，用于接受数据发送后错误校验的ACK/NAK信息，依据信息内容决定是否重传该数据包：若为ACK信息则释放重传缓冲器内的对应数据，若为NAK信息则重传缓冲器内的对应数据。

在一些优选的实施方式中，所述物理层包括发送部分；

所述物理层其发送部分包括发送缓冲器、多路器、字节拆分单元、加扰器；

所述发送缓冲器，用于将接收的数据链路数据包进行缓冲，并添加前后缀，发送至所述多路器；

所述多路器，用于对接收的数据链路数据包进行分选，分选后，存入所述字节单元；

所述字节拆分单元，用于将存入的数据链路数据包按照通道数进行拆分；

所述加扰器，用于将拆分后的数据链路数据包进行加扰处理，即信号随机化，并通过串行接口，发送至连接的chiplet。

在一些优选的实施方式中，所述物理层包括接收部分；

所述物理层其接收部分包括解扰器、字节重组单元、字符对齐检查单元、接收缓冲器；

所述解扰器，用于通过串行接口接收互联的chiplet发送的数据包并进行解扰，即对加扰后的数据包进行恢复；

所述字节重组单元，用于对解扰后的数据包合并，并去除前后缀；

所述字符对齐检查单元，用于合并后的数据包进行字符对齐检查，检查后生成物理层数据包；

所述接收缓冲器，用于将所述生成的物理层数据包进行缓冲，并发送至所述数据链路层；

在一些优选的实施方式中，所述数据链路层包括接收部分；

所述数据链路层其接收部分包括第三多路器、第四多路器、第二ACK/NAK单元、错误检测单元；

所述第三多路器与所述第二ACK/NAK单元连接；所述第三多路器，用于接收所述第二ACK/NAK单元发送的接收数据包ACK/NAK信息，并将该ACK/NAK信息通过所述第五多路器回传至发送端；还用于接收所述接收端的事物层传输完成的信号，回传至所述发送端的事物层完成握手功能；

所述第四多路器，用于接收所述发送端通过所述第五多路器发送的数据包并发送至所述接收端的错误检测单元进行误码校验，在获得正确判定后将该数据包发送至所述事务层进行后续数据包解码；

所述第二ACK/NAK单元与所述错误检测单元连接；所述第二ACK/NAK单元，用于接受所述错误检测单元对于接收数据包的校验结果，并生成对应的ACK/NAK信息所述通过所述第三多路器发送到对端ACK/NAK单元，即所述第一ACK/NAK单元；

所述错误检测单元，用于进行接受错误校验：通过对比数据包的ECRC位与数据负载内容，判断相应数据包是否完成正确传输，并将校验结果发送至第二ACK/NAK单元。

在一些优选的实施方式中，所述事务层包括接收部分；

所述事务层其接收部分包括应用层接收传输管理模块、转发包头/数据缓冲器、非转发包头/数据缓冲器、完成事务/数据缓冲器、流控制管理器；

所述流控制管理器，用于进行通道优先级排序与对端接收状态检测，在对接收的数据包传输过程中，可插入高优先级事务，对于低优先级数据包进行缓冲，并通过定期接收端回传的信息确定接收端缓存空置情况，确保优先级高的事务可以及时传输至目标芯粒并提高路由利用效率，防止传输路径堵塞；

所述转发包头/数据缓冲器，用于对转发事务对应的数据包进行缓冲；

所述非转发包头/数据缓冲器，用于对非转发事务对应的数据包进行缓冲；

所述完成事务/数据缓冲器，用于对完成事务对应的数据包进行缓冲；

所述应用层接收传输管理模块，用于将所述转发包头/数据缓冲器、所述非转发包头/数据缓冲器、所述完成事务/数据缓冲器中缓冲的数据包进行接收，并发送至所述应用层。

在一些优选的实施方式中，所述数据传输系统还包括配置管理模块；

所述配置管理模块，用于配置各层级的配置寄存器并通过对应配置接口对所述事务层、所述数据链路层、所述物理层以及对端chiplet接口进行相应配置；

所述配置端口包括时钟和复位接口、配置和状态接口、电源管理接口、用户接口和事务层接口。

本发明的有益效果：

本发明有效实现chiplet高速可靠的数据传输，同时便于chiplet之间的互联与拓展。

1)本发明通过将多比特并行数据转换为串行数据实现片间的高速传输；

2)针对不直接互联的两片chiplet之间的数据交互的问题，在事务层上使用仲裁器完成同一片上从一个接口到另一个接口的数据直传，从架构层面实现chiplet阵列的高速数据传输；

3)在数据链路层中使用CRC校验实现对于通信数据包的检错与重传，通过对于数据进行冗余编码以及纠错重传的方式增强接口电路的可靠性与抗干扰能力。

附图说明

通过阅读参照以下附图所做的对非限制性实施例所做的详细描述，本申请的其他特征、目的和优点将会变得更明显。

图1是本发明一种实施例的一种适用于宇航chiplet互联协议的数据传输系统的结构示意图；

图2是本发明一种实施例的chiplet互联的示意图；

图3是本发明一种实施例的一种适用于宇航chiplet互联协议的数据传输系统在层级内的传输方式的示意图；

图4是本发明一种实施例的事务层的结构示意图；

图5是本发明一种实施例的数据链路层的结构示意图；

图6是本发明一种实施例的物理层的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

本发明的一种适用于宇航chiplet互联协议的数据传输系统，用于同一基板上两片互联chiplet之间的数据通信，该数据传输系统集成于每片chiplet的互联接口处，其包括：事务层、数据链路层、物理层；

所述事务层与应用层通信；所述事务层，配置为接收所述应用层的数据请求，生成事务层数据包，仲裁后发送至所述数据链路层；还配置为将接收的数据链路数据包转化为事务层数据包，发送至所述应用层；

所述数据链路层，配置为对接收的事务层数据包进行缓存，缓存后进行校验，若校验成功，则生成数据链路数据包并发送至所述物理层，否则请求重传所述事务层数据包；所述数据链路数据包包括功耗管理、流控制和事务层数据包的应答；

还配置为对接收的物理层数据包进行校验，校验成功后生成数据链路数据包并发送至所述事务层；

所述物理层，配置为对接收的数据链路数据包进行字节拆分并加扰处理，处理后的数据包通过串行接口发送至互联的chiplet；还配置为通过串行接口接收互联的chiplet发送的数据包并进行解扰、字节重组处理，生成物理层数据包，发送至所述数据链路层。

为了更清晰地对本发明一种适用于宇航chiplet互联协议的数据传输系统进行说明，下面结合附图对本发明系统一种实施例中各模块进行展开详述。

本发明公开了一种适用于宇航chiplet互联协议的数据传输系统，其功能包括生成和处理事务层数据包、流控制管理、初始化和电源管理、数据保护、误码检测和重传、物理链路接口初始化、维持和状态追溯以及其他接口操作。所提出的chiplet互联协议适用于同一基板上两片chiplet之间的高可靠性数据通信。该chiplet互联协议层次结构，包括事务层、数据链路层与物理层三个层级，如图3所示，通过将多比特并行数据转换为串行数据实现片间的高速传输。在数据链路层中使用CRC校验实现对于通信数据包的检错与重传，通过对于数据进行冗余编码以及纠错重传的方式增强接口电路的可靠性与抗干扰能力。进一步地，针对不直接互联的两片chiplet之间的数据交互的问题，在事务层模块上层使用仲裁器完成同一片上从一个接口到另一个接口的数据直传，从架构层面实现chiplet阵列的高速数据传输，本发明能有效实现chiplet高速可靠的数据传输，同时便于chiplet之间的互联与拓展。

本发明的一种适用于宇航chiplet互联协议的数据传输系统，如图1所示，用于同一基板上两片互联chiplet之间的数据通信，在需要进行互联的chiplet中集成该模块即可用于实现与目标芯粒的互联。需要互联的对象数目决定芯片内集成互联模块的数量；当chiplet基板上任意两个裸片间需要进行通信时，可能需要通过其他裸片作为中介传递信息，通过搭建数据通道的方式完成片间数据传输。因此数据通过链路输入至某一裸片后首先通过一个仲裁器决定数据去向；如图2所示，以一个二维平面结构的chiplet布局所示，9个裸片形成了3×3结构的基板布局，当编号为1的芯片需要与编号为9的芯片进行通信时，可以按照芯片1->芯片5->芯片9的路径进行数据的传输，其中芯片5中集成了8个本发明所提出的互联接口，从而实现与其余8个芯片的互联，在数据传输过程中，首先完成芯片1与芯片5的数据交互过程，数据在互联接口模块中的传输的过程，如图3所示，待传输的数据首先在发送端，即芯片1的右下方的互联接口模块事务层中加上包头与包尾，芯片5在接收到数据后，依据数据包内接收者id判断数据传输给本芯片内部模块还是经由片上其他接口传输至下一芯片，在判断经过接口进行输出后，数据包由芯片5左上方的接口运送至右下方的接口，并最终将数据传输至芯片9，完成本次传输。

一种适用于宇航chiplet互联协议的数据传输系统，具体如下：

所述事务层与应用层通信；所述事务层，配置为接收所述应用层的数据请求，生成事务层数据包，仲裁后发送至所述数据链路层；还配置为将接收的数据链路数据包转化为事务层数据包，发送至所述应用层；

在本实施例中，事务层主要负责与用户层进行通信，通过对用户层的数据请求进行处理，将相应的请求转化为适合在链路中传输的事务包，事务层含有虚拟信道缓冲区，以完成端口仲裁、VC仲裁、流控制、数据重新排序和数据校验等功能。事务层的结构如图4所示，包括发送部分、接收部分；

所述事务层其发送部分，包括应用层发送传输管理模块、非转发包缓冲器、流量控制逻辑模块、转发包和完成包缓冲器、TX通道仲裁器；

所述应用层发送传输管理模块，用于接收所述应用层的数据请求；

所述非转发包缓冲器，用于对所述应用层的数据中非转发事务对应的数据包进行缓冲；

所述转发包和完成包缓冲器，用于对所述应用层的数据中转发事务、完成事务对应的数据包进行缓冲；

即本发明中事务层包括四种地址空间，支持四种事务类型。这四种事务类型具体分为存储器读写、I/O读写、配置读写和消息。每一种事务按属性分又可以分为三类：转发、非转发和完成。存储器写和消息事务属于转发事务，这类事务的特点是请求者发送一个包，但是接收器不需要反馈完成信号。存储器读、I/O读和写以及配置读和写事务属于非转发事务，这类事务的特点是请求者发送一个包，接收器需要反馈响应。

所述流量控制逻辑模块，用于对来自不同路径的数据包依据优先级及数据量进行排序，并通过定期接收端回传的信息确定接收端缓存空置情况，确保优先级高的事务可以及时传输至目标芯粒并提高路由利用效率，防止传输路径堵塞；

所述TX通道仲裁器，用于对所述非转发包缓冲器、所述转发包和完成包缓冲器中缓冲的数据包进行仲裁，仲裁后发送至对应的所述数据链路层。

所述事务层其接收部分包括应用层接收传输管理模块、转发包头/数据缓冲器、非转发包头/数据缓冲器、完成事务/数据缓冲器、流控制管理器；

所述流控制管理器，用于进行通道优先级排序与对端接收状态检测，在对接收的数据包传输过程中，可插入高优先级事务，对于低优先级数据包进行缓冲，并通过定期接收端回传的信息确定接收端缓存空置情况，确保优先级高的事务可以及时传输至目标芯粒并提高路由利用效率，防止传输路径堵塞(即通过预先接收状态检测与流量控制避免数据路径堵塞)；

所述转发包头/数据缓冲器，用于对转发事务对应的数据包进行缓冲；

所述非转发包头/数据缓冲器，用于对非转发事务对应的数据包进行缓冲；

所述完成事务/数据缓冲器，用于对完成事务对应的数据包进行缓冲；

所述应用层接收传输管理模块，用于将所述转发包头/数据缓冲器、所述非转发包头/数据缓冲器、所述完成事务/数据缓冲器中缓冲的数据包进行接收，并发送至所述应用层。

另外，接收部分还负责接受事务层数据包并检查ECRC字段，用以确定事务层数据包在链路传输过程中是否发生CRC校验错误。

所述数据链路层，配置为对接收的事务层数据包进行缓存，缓存后进行校验，若校验成功，则生成数据链路数据包并发送至所述物理层，否则请求重传所述事务层数据包；所述数据链路数据包包括功耗管理、流控制和事务层数据包的应答；

还配置为对接收的物理层数据包进行校验，校验成功后生成数据链路数据包并发送至所述事务层；若校验失败，则丢弃该帧数据，并请求对端从重传Buffer中调取并重传相应数据包；

在本实施例中，数据链路层位于事务层与物理层之间，负责链路管理和数据完整性，包括数据交互，错误检测和纠错，数据链路层数据包的初始化服务、生成和消减，所述数据链路层的结构，如图5所示，包括发送部分、接收部分；

所述数据链路层其发送部分包括重传缓冲器、第一多路器、第二多路器、第一ACK/NAK单元；

所述重传缓冲器，用于缓存所述事务层发送的事务层数据包，并发送至所述第一多路器；

所述第一多路器通过第五多路器与第四多路器连接，用于将发送端的数据链路层处理完的数据包经过物理层与基板连线发送至接收端；

所述第二多路器通过第五多路器与第三多路器连接，用于接收来自所述接收端的ACK/NAK信息并回传至所述第一ACK/NAK单元中；还用于将通过第三多路器接收的数据包发送出去；还用于回传所述接收端的事物层传输完成的信号至所述发送端的事物层，完成握手功能；

所述第一ACK/NAK单元，与所述重传缓冲器、所述第二多路器连接；所述第一ACK/NAK单元，用于接受数据发送后错误校验的ACK/NAK信息，依据信息内容决定是否重传该数据包：若为ACK信息则释放重传缓冲器内的对应数据，若为NAK信息则重传缓冲器内的对应数据。

即在数据链路层其发送部分：数据在事务层被打包为事务层数据包后传输至数据链路层的发送层，生成相应的事务层序列号和链路循环冗余校验位，然后将数据包传输到物理层，同时将拷贝的事务层数据包存放在重试缓冲器中，可以在有需要的情况下重新发送数据包。失效的数据包会在重试缓冲器中自动被清除。

其中，数据链路数据包用于对链路上两个直接连接的设备之间传输信息，传输的信息包含功耗管理、流控制和事务层数据包的应答。数据链路数据包的类型包括应答、流控和功耗管理。

所述数据链路层其接收部分包括第三多路器、第四多路器、第二ACK/NAK单元、错误检测单元；

所述第三多路器与所述第二ACK/NAK单元连接；所述第三多路器，用于接收所述第二ACK/NAK单元发送的接收数据包ACK/NAK信息，并将该ACK/NAK信息通过所述第五多路器回传至发送端；还用于接收所述接收端的事物层传输完成的信号，回传至所述发送端的事物层完成握手功能；

所述第四多路器，用于接收所述发送端通过所述第五多路器发送的数据包并发送至所述接收端的错误检测单元进行误码校验，在获得正确判定后将该数据包发送至所述事务层进行后续数据包解码；

所述第二ACK/NAK单元与所述错误检测单元连接；所述第二ACK/NAK单元，用于接受所述错误检测单元对于接收数据包的校验结果，并生成对应的ACK/NAK信息所述通过所述第三多路器发送到对端ACK/NAK单元，即所述第一ACK/NAK单元；

所述错误检测单元，用于进行接受错误校验：通过对比数据包的ECRC位与数据负载内容，判断相应数据包是否完成正确传输，并将校验结果发送至第二ACK/NAK单元。

即数据链路层的接收部分通过CRC校验对于接收到的事务层数据包的完整性进行检查，当发现接收到的事务层数据包有损坏时，会给发送方返回1个NAK信号。发送端具有重传缓冲区，在收到NAK信号后重新发送数据。

图5中没有详细描述与物理层的具体端口，实际使用中可根据不同的serdes方案使用对应接口。

所述物理层，配置为对接收的数据链路数据包进行字节拆分并加扰处理，处理后的数据包通过串行接口发送至互联的chiplet；还配置为通过串行接口接收互联的chiplet发送的数据包并进行解扰、字节重组处理，生成物理层数据包，发送至所述数据链路层。

在本实施例中，物理层定义了端口物理连接与数据传送及接受所需要的电气信号、线路状态、时钟基准、数据编码与电路连接端等电气特性，物理层选择遵照Intel公司制定的PIPE规范(Physical Interface for PCI Express Specification,PIPE)，将物理层分为MAC-PCS-PMA三个功能子模块，MAC层和PCS层对应于逻辑子模块，PMA层对应于物理子模块。MAC-PCS为物理层的数字电路模块，负责将由物理层适配层传输而来的信号经过编码为适合互联信道传输的码组并传输给PMA；PMA负责接收来自PCS所发送的信号并完成chiplet之间的信号传递，是互联协议的最底层。PMA子模块的功能为信号接收、信号发送、定时恢复、信道阻抗匹配与相位对准功能，PCS和PMA组成PHY模块，按照PIPE接口协议与上层MAC进行连接。本发明中物理层允许存在多种配置以满足不同的带宽需求。其中基本配置单位为满足标准的最小粒度功能配置单元，其余配置则为基于基本配置单元的模块化组成，根据配置可以实现多通道通信从而实现更大带宽的链路带宽。

物理层采用链路数据交互信令技术与数据链路层进行通信，负责对事务层数据包和数据链路数据包进行加帧和解帧，此外还可以选择实现字节拆分和字节重组，即将多个通道分配TX数据包和重新组装从多个通道接收到的RX数据包；链路初始化和训练，包括链路训练和情况状态机；生成加扰和解扰代码并生成和接收有序设置；具体为：

在数据链路层将包发送给物理层后，物理层首先将接收的DLLP(数据链路数据包)存入发送缓冲TX Buffer中，随后将Tx Buffer中的DLLP分别加入前缀和后缀，然后通过多路选择器进行分选，并依次存入字节分配器Byte Stripping中。由于链路可以包含多个通道，因此字节分配器需要将数据包按照一定方式平均分到对应的通道中。此外字节分配器还负责处理不同通道中传递数据包过程中存在的漂移问题：字节分配器将不同通道的数据包进行合并，然后去除发送设备物理层添加的前后缀，并进行数据包边界检查后，存入接收缓冲器中。最后物理层将缓存在接收缓冲器中的数据发送给链路对端的芯片。

所述物理层的结构，如图6所示，包括发送部分、接收部分；

所述物理层其发送部分包括发送缓冲器、多路器、字节拆分单元、加扰器；

所述发送缓冲器，用于将接收的数据链路数据包进行缓冲，并添加前后缀，发送至所述多路器；

所述多路器，用于对接收的数据链路数据包进行分选，分选后，存入所述字节单元；

所述字节拆分单元，用于将存入的数据链路数据包按照通道数进行拆分；

所述加扰器，用于将拆分后的数据链路数据包进行加扰处理，即信号随机化，并通过串行接口，发送至连接的chiplet；

所述物理层其接收部分包括解扰器、字节重组单元、字符对齐检查单元、接收缓冲器；

所述解扰器，用于通过串行接口接收互联的chiplet发送的数据包并进行解扰，即对加扰后的数据包进行恢复；

所述字节重组单元，用于对解扰后的数据包合并，并去除前后缀；

所述字符对齐检查单元，用于合并后的数据包进行字符对齐检查，检查后生成物理层数据包；

所述接收缓冲器，用于将所述生成的物理层数据包进行缓冲，并发送至所述数据链路层。

所述数据传输系统还包括配置管理模块；

所述配置管理模块，用于配置各层级的配置寄存器并通过对应配置接口对所述事务层、所述数据链路层、所述物理层以及对端chiplet接口进行相应配置；

所述配置端口包括时钟和复位接口、配置和状态接口、电源管理接口、用户接口和事务层接口。

需要说明的是，上述实施例提供的一种适用于宇航chiplet互联协议的数据传输系统，仅以上述各功能模块的划分进行举例说明，在实际应用中，可以根据需要而将上述功能分配由不同的功能模块来完成，即将本发明实施例中的模块或者步骤再分解或者组合，例如，上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块，以完成以上描述的全部或者部分功能。对于本发明实施例中涉及的模块、步骤的名称，仅仅是为了区分各个模块或者步骤，不视为对本发明的不当限定。

本领域技术人员应该能够意识到，结合本文中所公开的实施例描述的各示例的模块、方法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，软件模块、方法步骤对应的程序可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。为了清楚地说明电子硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以电子硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。本领域技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

术语“第一”、“第二”等是用于区别类似的对象，而不是用于描述或表示特定的顺序或先后次序。

术语“包括”或者任何其它类似用语旨在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备/装置不仅包括那些要素，而且还包括没有明确列出的其它要素，或者还包括这些过程、方法、物品或者设备/装置所固有的要素。

至此，已经结合附图所示的优选实施方式描述了本发明的技术方案，但是，本领域技术人员容易理解的是，本发明的保护范围显然不局限于这些具体实施方式。在不偏离本发明的原理的前提下，本领域技术人员可以对相关技术特征作出等同的更改或替换，这些更改或替换之后的技术方案都将落入本发明的保护范围之内。