半导体装置及其制造方法

本申请案基于2020年02月14日先行申请的日本专利申请案第2020-023497号的优先权而主张优先权利益，并通过引用将该申请案的全部内容并入本文中。

技术领域

本发明的实施方式涉及一种半导体装置及其制造方法。

背景技术

三维存储器的阻挡绝缘膜例如形成为除了包含氧化硅膜以外，还包含氧化铝膜等金属绝缘膜。为了提升阻挡绝缘膜的性能，希望形成包含适合的金属绝缘膜的阻挡绝缘膜。

发明内容

[专利文献]

一个实施方式提供一种能够提升阻挡绝缘膜的性能的半导体装置及其制造方法。

根据一个实施方式，半导体装置具备交替包含多个电极层与多个绝缘层的层叠膜。所述装置还具备依序设在所述层叠膜内的第1绝缘膜、电荷蓄积层、第2绝缘膜、及半导体层。所述装置还具备第3绝缘膜，所述第3绝缘膜是在所述层叠膜内，设在所述电极层与所述绝缘层之间、及所述电极层与所述第1绝缘膜之间，且包含α结晶相的氧化铝膜。

根据所述结构，可提供一种能提升阻挡绝缘膜的性能的半导体装置及其制造方法。

附图说明

图1是表示第1实施方式的半导体装置的构造的立体图。

图2是表示第1实施方式的半导体装置的制造方法的剖视图(1/4)。

图3是表示第1实施方式的半导体装置的制造方法的剖视图(2/4)。

图4是表示第1实施方式的半导体装置的制造方法的剖视图(3/4)。

图5是表示第1实施方式的半导体装置的制造方法的剖视图(4/4)。

图6(a)～(c)是表示第1实施方式的半导体装置的制造方法的详情的剖视图。

图7是用来说明第1实施方式的半导体装置的特性的图表。

图8是用来说明第1实施方式的绝缘膜5b、5c的特性的图表。

具体实施方式

以下，参照附图说明本发明的实施方式。图1至图8中，对于相同结构标注相同符号，省略重复说明。

(第1实施方式)

图1是表示第1实施方式的半导体装置的构造的立体图。图1的半导体装置例如为三维型NAND(Not-AND，与非)存储器。

图1的半导体装置具备芯体绝缘膜1、沟道半导体层2、隧道绝缘膜3、电荷蓄积层4、阻挡绝缘膜5及电极层6。阻挡绝缘膜5包含绝缘膜5a及绝缘膜5b。电极层6包含障壁金属层6a及电极材层6b。阻挡绝缘膜5内的绝缘膜5a为第1绝缘膜的一例，隧道绝缘膜3为第2绝缘膜的一例，阻挡绝缘膜5内的绝缘膜5b为第3绝缘膜的一例。

图1中，多个电极层与多个绝缘层交替层叠在衬底上，这些电极层及绝缘层内设有存储器孔H1。图1表示这些电极层中的一个电极层6。这些电极层例如作为NAND存储器的字线发挥功能。图1中表示平行于衬底的表面且相互垂直的X方向及Y方向、以及垂直于衬底的表面的Z方向。本说明书中，将+Z方向作为上方向处理，将-Z方向作为下方向处理。-Z方向可与重力方向一致，也可并不与重力方向一致。

芯体绝缘膜1、沟道半导体层2、隧道绝缘膜3、电荷蓄积层4及绝缘膜5a形成在存储器孔H1内，构成NAND存储器的存储单元。绝缘膜5a形成在存储器孔H1内的电极层及绝缘层的表面，电荷蓄积层4形成在绝缘膜5a的表面。电荷蓄积层4的外侧的侧面与内侧的侧面之间可蓄积电荷。隧道绝缘膜3形成在电荷蓄积层4的表面，沟道半导体层2形成在隧道绝缘膜3的表面。沟道半导体层2作为存储单元的沟道发挥功能。芯体绝缘膜1形成在沟道半导体层2内。

绝缘膜5a例如为SiO

绝缘膜5b、障壁金属层6a及电极材层6b形成在相互邻接的绝缘层间，依序形成在上侧的绝缘层的下表面、下侧的绝缘层的上表面及绝缘膜5a的侧面。绝缘膜5b例如为Al

以下，将进一步说明本实施方式的绝缘膜5b的详情。

绝缘膜5b例如为α结晶相的Al

另外，γ结晶相的Al

图2至图5是表示第1实施方式的半导体装置的制造方法的剖视图。

首先，在衬底11上形成基础层12，在基础层12上交替形成多个牺牲层13与多个绝缘层14(图2)。结果，在基础层12上，形成交替包含多个牺牲层13与多个绝缘层14的层叠膜15。接着，形成贯穿层叠膜15及基础层12的存储器孔H1(图2)。结果，衬底11的上表面露出于存储器孔H1内。

衬底11例如为Si衬底等半导体衬底。基础层12例如为包含依序设在衬底11上的下部绝缘膜12a、半导体层12b及上部绝缘膜12c的层叠膜。下部绝缘膜12a例如为SiO

接着，在存储器孔H1内的衬底11、基础层12及层叠膜15的表面，依序形成绝缘膜5a、电荷蓄积层4及隧道绝缘膜3(图3)。然后，从存储器孔H1的底部起，通过蚀刻来除去绝缘膜5a、电荷蓄积层4及隧道绝缘膜3(图3)。结果，衬底11的上表面再次露出于存储器孔H1内。接着，在存储器孔H1内的衬底11及隧道绝缘膜3的表面，依序形成沟道半导体层2及芯体绝缘膜1(图3)。结果，在存储器孔H1内的基础层12及层叠膜15的侧面，依序形成绝缘膜5a、电荷蓄积层4、隧道绝缘膜3、沟道半导体层2及芯体绝缘膜1。

接着，在层叠膜15内形成未图示的狭缝，利用该狭缝使用磷酸等药液除去牺牲层13。结果，在绝缘层14间形成多个空洞H2(图4)。这些空洞H2为凹部的一例。

接着，在这些空洞H2内的绝缘层14及绝缘膜5a的表面，依序形成绝缘膜5b、障壁金属层6a及电极材层6b(图5)。结果，形成包含绝缘膜5a及绝缘膜5b的阻挡绝缘膜5。进而，在各空洞H2内形成包含障壁金属层6a及电极材层6b的电极层6，在基础层12上形成交替包含多个电极层6及多个绝缘层14的层叠膜16。

各空洞H2内，绝缘膜5b、障壁金属层6a及电极材层6b形成在上侧的绝缘层14与下侧的绝缘层14之间。因此，各空洞H2内的绝缘膜5b形成在上侧的绝缘层14的下表面、下侧的绝缘层14的上表面、及绝缘膜5a的侧面，被夹在上侧的绝缘层14、下侧的绝缘层14及绝缘膜5a与障壁金属层6a之间。如上所述，本实施方式的绝缘膜5b例如为α结晶相的Al

这样，可制造本实施方式的半导体装置(图5)。图1中表示图5所示的半导体装置的一部分。

图6是表示第1实施方式的半导体装置的制造方法的详情的剖视图。图6(a)至图6(c)中表示图5中形成绝缘膜5b的工程的详情。

首先，在空洞H2内的绝缘层14及绝缘膜5a的表面，形成绝缘膜5c(图6(a))。绝缘膜5c例如为不同于Al

本实施方式的绝缘膜5c(AlN膜)是在立式减压分批加热炉内通过ALD(AtomicLayer Deposition，原子层沉积)而形成。具体而言，作为绝缘膜5c，原料气体使用TMA(三甲基铝、Al(CH

另外，绝缘膜5c也可为其它铝化合物膜。这种绝缘膜5c例如为含有铝(Al)元素及氮(N)元素的非晶相铝化合物膜，例如包含AlON膜(氧氮化铝膜)、AlCN膜(碳氮化铝膜)、AlCON膜(碳氧氮化铝膜)等。绝缘膜5c只要为形成为结晶相以外的铝化合物膜、且通过热氧化同时进行氧化及结晶化，则也可为其它绝缘膜。而且，绝缘膜5c在本实施方式中是使用液化气体TMA而形成，但也可通过使AlCl

接着，使绝缘膜5c热氧化(图6(b))。结果，同时进行绝缘膜5c的氧化与结晶化，绝缘膜5c(非晶相的AlN膜)变为绝缘膜5b(α结晶相的Al

本实施方式中，通过自由基氧化来同时进行加热与氧化，使绝缘膜5c变为绝缘膜5b。例如，对膜厚2.3～2.5nm的绝缘膜5c，以930～1050℃的温度及10.5torr的压力进行10～30秒的自由基氧化。此时，通过以H

当通过自由基氧化使绝缘膜5c变为绝缘膜5b时，受自由基的影响，在绝缘膜5a(SiO

另外，绝缘膜5c的热氧化也可并非通过自由基氧化而是通过氢氧化来进行。例如，对于膜厚2.3～2.5nm的绝缘膜5c，在立式减压分批加热炉内以850～950℃的温度及384torr的H

当执行图6(a)至图6(c)的工程之后，在空洞H2内，隔着绝缘膜5b而依序形成障壁金属层6a及电极材层6b(参照图5)。这样，可制造出本实施方式的半导体装置。

图7是用来说明第1实施方式的半导体装置的特性的图表。

曲线C1表示图6(b)的自由基氧化执行前的电荷蓄积层4、绝缘膜5a、及绝缘膜5b的XRR(X射线反射率)测定结果。曲线C2表示图6(b)的自由基氧化执行后的电荷蓄积层4、绝缘膜5a及绝缘膜5c的XRR测定结果。图7的横轴表示图6(b)等中所示的X坐标，图7的纵轴表示通过XRR测定所得的强度。

如图7所示，曲线C2在电荷蓄积层4与绝缘膜5a之间呈现波峰。这表示在电荷蓄积层4与绝缘膜5a之间形成以高浓度含有氮原子的层L。根据XRR测定结果可知，该层L内的氮浓度高于电荷蓄积层4内的氮浓度。

图8是用来说明第1实施方式的绝缘膜5b、5c的特性的图表。

图8表示Al

此处，假设通过加热使非晶相的氧化铝膜(AlO

因此，本实施方式中，通过热氧化而使非晶相的氮化铝膜(AlN膜)变为结晶相的氧化铝膜(Al

如上文所述，本实施方式的阻挡绝缘膜5包含α结晶相的Al

例如，与γ结晶相的Al

而且，α结晶相的Al

而且，根据本实施方式，通过利用密度比AlO

以上，已说明了若干实施方式，但这些实施方式是作为示例而提出，并不旨在限制发明范围。本说明书中说明的新颖的装置及方法能以其他各种形态实施。而且，本说明书中说明的装置及方法的形态可在不脱离发明宗旨的范围内进行多种省略、置换、变更。随附的权利要求书及与其等价的范围旨在包含发明范围及宗旨中所含的这种形态及变化例。