半导体结构的制备方法以及半导体结构

技术领域

本申请实施例涉及半导体技术领域，尤其涉及一种半导体结构的制备方法以及半导体结构。

背景技术

在半导体器件中，通常需要在晶体管器件区与第一层金属之间形成介质材料层，通过形成电性隔离有效地降低金属与衬底之间的寄生电容。随着IC亚微米工艺的发展，多晶硅栅的尺寸越来越小，有利于适应产品更新换代。

然而，为了保证栅极电压对导通电流的控制能力，多晶硅栅的厚度并未随着沟道尺寸变小而减小，导致多晶硅栅的栅条之间的高宽比不断变大，在现有的半导体结构的制备工艺中，往往无法保证栅条之间的空隙被介质材料完全填满，容易形成空洞，在接触孔沉积工艺中，钨气体会沿栅条之间的空洞在接触孔两侧延展，若在同一栅条下相邻的两个半导体器件接触，将会导致器件出现短路的情况，进而导致半导体器件的良率下降。

发明内容

本申请实施例提供了一种半导体结构的制备方法以及半导体结构，解决了因多晶硅栅的栅条之间填充的介质材料存在空洞导致器件良率下降的问题，实现了通过在多晶硅栅的栅条的侧壁上形成上窄下宽的倾斜侧墙，改善原有的侧墙形貌，有助于引导介质材料的沉积过程中优先填充层间介质层的底部空隙后向上形成隔离层，可以预防顶部提前闭合，有效提高层间介质层的沉积致密性，进而提高半导体器件的良率。

第一方面，本申请实施例提供了一种半导体结构的制备方法，包括：

提供衬底；

在所述衬底内形成阱区，并在所述阱区上形成多晶硅栅，以及在所述多晶硅栅的栅条的侧壁上形成第一侧墙；

向所述栅条的两侧的阱区内进行离子注入，以形成有源区；

在所述栅条的第一侧墙上形成第二侧墙，所述第二侧墙的顶部宽度小于底部宽度；

在所述多晶硅栅以及有源区的上表面沉积金属层，并通过热退火处理形成硅化金属层；

在所述衬底上沉积形成层间介质层。

可选的，所述在所述栅条的第一侧墙上形成第二侧墙，包括：

在所述多晶硅栅以及有源区上沉积形成氧化层；

对所述氧化层进行刻蚀，以将位于所述多晶硅栅以及有源区的上表面的氧化层设置为第一预设厚度，并在所述多晶硅栅的栅条的第一侧墙上形成第二侧墙；

使用氢氟酸对所述栅条的第二侧墙进行第二预设厚度的腐蚀，以形成顶部宽度小于底部宽度的第二侧墙。

可选的，所述氧化层的厚度为

可选的，所述第一预设厚度为

可选的，所述第二侧墙的厚度为

可选的，所述第二预设厚度为

可选的，所述在所述衬底内形成阱区，包括：

在所述衬底内进行离子注入形成阱区，所述离子注入的浓度为

可选的，所述在所述阱区上形成多晶硅栅，包括：

在所述阱区上沉积形成厚度为

在所述栅氧化层上沉积形成厚度为

对所述多晶硅层进行光刻与刻蚀，以形成多晶硅栅，其中，所述多晶硅栅的栅条的间距大于或等于

可选的，所述在所述多晶硅栅的栅条的侧壁上形成第一侧墙，包括：

在所述多晶硅栅所在的多晶硅层上依次沉积形成厚度为

依次对所述氮化硅层以及氧化硅层进行刻蚀，以在所述多晶硅栅的栅条的侧壁形成第一侧墙。

可选的，所述形成有源区的离子注入的浓度为

第二方面，本申请实施例还提供了一种半导体结构，采用本申请任一实施例所述的半导体结构的制备方法制备而成。

本申请实施例中，通过提供衬底；在衬底内形成阱区，并在阱区上形成多晶硅栅，以及在多晶硅栅的栅条的侧壁上形成第一侧墙；向栅条的两侧的阱区内进行离子注入，以形成有源区；在栅条的第一侧墙上形成第二侧墙，第二侧墙的顶部宽度小于底部宽度；在多晶硅栅以及有源区的上表面沉积金属层，并通过热退火处理形成硅化金属层；在衬底上沉积形成层间介质层。实现了通过在多晶硅栅的栅条的侧壁上形成上窄下宽的倾斜侧墙，改善原有的侧墙形貌，有助于引导介质材料的沉积过程中优先填充层间介质层的底部空隙后向上形成隔离层，可以预防顶部提前闭合，有效提高层间介质层的沉积致密性，进而提高半导体器件的良率。

附图说明

图1为本申请实施例提供的一种半导体结构的制备方法的流程图；

图2为本申请实施例提供的一种在阱区上形成多晶硅栅的方法的流程图；

图3为本申请实施例提供的一种在栅条的侧壁上形成第二侧墙的方法的流程图；

图4为本申请实施例提供的半导体结构的制备方法中步骤S1041所得结构的截面结构示意图；

图5为本申请实施例提供的半导体结构的制备方法中步骤S1042所得结构的截面结构示意图；

图6为本申请实施例提供的半导体结构的制备方法中步骤S1043所得结构的截面结构示意图；

图7为本申请实施例提供的一种半导体结构的截面结构示意图；

图8为示例的一种存在空洞的半导体结构的截面结构示意图；

附图标记说明：

101-衬底；102-阱区；103-栅氧化层；104-多晶硅栅；105-第一侧墙；106-源区；107-漏区；108-第二侧墙；1081-氧化层；109-硅化金属层；110-层间介质层。

具体实施方式

下面结合附图和实施例对本申请实施例作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请实施例，而非对本申请实施例的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请实施例相关的部分而非全部结构。

本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是多个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

随着IC亚微米工艺的快速发展，多晶硅栅的尺寸越来越小，为了保证栅极电压对导通电流的控制能力，多晶硅栅的厚度并未随着沟道尺寸变小而减小，导致多晶硅栅的栅条之间的高宽比不断变大。在现有的CMOS管制备工艺中，多晶硅栅的栅条往往设置侧墙保护，由于侧墙的上下宽度一致，在栅条之间的空隙进行介质材料的沉积过程中，可能会存在底部未完全填满的情况下顶部提前闭合，导致沉积完成后空隙的底部容易出现空洞。在接触孔沉积工艺中，钨气体会沿栅条之间的空洞在接触孔两侧延展，若在同一栅条下相邻的两个半导体器件接触，将会导致器件出现短路的情况，进而导致半导体器件的良率下降。基于此，本申请实施例提供了一种半导体结构的制备方法以及半导体结构，解决了因多晶硅栅的栅条之间填充的介质材料存在空洞导致器件良率下降的问题。

图1为本申请实施例提供的一种半导体结构的制备方法的流程图，如图1所示，该半导体结构的制备方法具体包括如下步骤：

步骤S101、提供衬底。

其中，该衬底可以是P型衬底，也可以是N型衬底，具体衬底的材料可以是硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)或者其它III-V族化合物等，以及前述半导体材料构成的多层结构等。此外，还可以是绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅 (S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者双面抛光硅片(DoubleSide PolishedWafers，DSP)等，本申请实施例在此不作限制。

步骤S102、在衬底内形成阱区，并在阱区上形成多晶硅栅，以及在多晶硅栅的栅条的侧壁上形成第一侧墙。

具体的，对于不同类型的CMOS管需要设置相匹配的阱区，对于PMOS管而言，需要在衬底内形成N阱区，对于NMOS管而言，需要在衬底内形成P阱区，需要说明的是，衬底内设置的阱区可以用于控制半导体晶体管的电子通道的导电特性，允许CMOS电路在不同的逻辑电平下工作，实现数字逻辑操作，还可以允许晶体管在不进行切换时保持电流断开状态，这样可以显著减少功耗。在衬底内形成阱区后，可以进一步在阱区上形成多晶硅栅，其中，多晶硅栅可以用于作为CMOS管的门控电极，通过在多晶硅栅上施加电压，可以控制通道区域中的电流流动。而且，多晶硅栅可以耐受高温处理，其中高温处理可用于修复或改进晶体管的性能，以及在制造过程中的其他步骤，如氧化、掺杂和退火。

在一个实施例中，图2为本申请实施例提供的一种在阱区上形成多晶硅栅的方法的流程图，如图2所示，在衬底内形成阱区的具体过程可以包括：

步骤S1021、通过在衬底内进行离子注入形成阱区，该离子注入的浓度可以是

在一个实施例中，如图2所示，在阱区上形成多晶硅栅的具体过程可以包括：

步骤S1022、在阱区上沉积形成厚度为

步骤S1023、在栅氧化层上沉积形成厚度为

步骤S1024、对多晶硅层进行光刻与刻蚀，以形成多晶硅栅，其中，多晶硅栅的栅条的间距大于或等于

值得说明的是，厚度为

进一步的，多晶硅栅形成后，为了保护多晶硅栅的栅条不受后续步骤流程的影响，可以在栅条的侧壁上形成第一侧墙，如图2所示，具体过程包括：

步骤S1025、在多晶硅栅所在的多晶硅层上依次沉积形成厚度为

步骤S1026、依次对氮化硅层以及氧化硅层进行刻蚀，以在多晶硅栅的栅条的侧壁形成第一侧墙。

其中，氧化硅（SiO2）是一种绝缘材料，可以有效地隔离多晶硅栅和周围的材料，防止电流的泄漏，而氮化硅（Si3N4）同样具有良好的绝缘性能，通常比氧化硅更好地抵抗渗透和化学侵蚀。此外，氧化硅的腐蚀速度相对较快，因此它可以用来精确控制多晶硅栅侧壁的形状和尺寸，从而实现更精确的通道长度调控。而氮化硅的腐蚀速度较慢，这意味着它可以用于更长时间的腐蚀步骤，以获得更深的刻蚀，从而改变通道长度，进而可以提供更大的通道长度调控范围。通过组合氧化硅层以及氮化硅层的使用，同时结合材料特性设置对应的厚度，可以为栅条提供更有效的防护，保障器件的良好性能。此外，除了设置氧化层可以对栅条起到保护作用外，还可以降低短沟道效应。具体的，通过控制侧墙的形状和位置，可以准确定义通道长度，更短的通道长度可以提高晶体管的开关速度，从而增加电路性能。而侧墙也可以在金属氧化物半导体结构中的不同部分之间提供绝缘和隔离，降低短路的风险。需要说明的是，形成栅条的侧壁上的第一侧墙需要进行栅条正上方的氧化硅和氮化硅进行去除直至残留氧化层厚度小于50埃，由此来保证离子重掺注入可以正常进行，具体的，通过引入特定类型的掺杂物，可以改变半导体中的自由电子或空穴的浓度，从而影响电导率，N型掺杂可以是磷元素或砷元素，用于增加电子浓度，而P型掺杂可以是硼元素，用于增加空穴浓度，通过改善半导体中的电子迁移率，从而提高晶体管和其他器件的性能，例如提高导电率或减小电阻。

步骤S103、向栅条的两侧的阱区内进行离子注入，以形成有源区。

具体的，有源区包括源区和漏区，形成有源区的离子注入的浓度可以是

步骤S104、在栅条的第一侧墙上形成第二侧墙，第二侧墙的顶部宽度小于底部宽度。

其中，通过设置顶部宽度小于底部宽度的具备一定倾斜度的第二侧墙，可以改善原有的宽度一致的侧墙形貌，相对来说，当第二侧墙的顶部宽度小于底部宽度时，栅条之间的通道为梯形形貌，具体为上宽下窄，那么在介质材料的沉积过程中，底部的沉积速率相对于顶部而言会更快，更容易闭合，从而可以有效预防顶部提前闭合，减少介质材料中的形成空洞。

可选的，图3为本申请实施例提供的一种在栅条的侧壁上形成第二侧墙的方法的流程图，如图3所示，形成第二侧墙的具体过程包括：

步骤S1041、在多晶硅栅以及有源区上沉积形成氧化层。

其中，经过步骤S1041后获得的半导体结构可以参阅图4，有源区包括源区106和漏区107，该半导体结构可以包括：衬底101、阱区102、栅氧化层103、多晶硅栅104、第一侧墙105、源区106、漏区107以及氧化层1081。当然，为了便于理解本发明，图4为本申请实施例提供的半导体结构的制备方法中步骤S1041所得结构的截面结构示意图的一种示例，采用本发明的半导体结构的制备方法所制备出的半导体结构还可以有其他合适的示例，本发明在此均不做限制。

步骤S1042、对氧化层进行刻蚀，以将位于多晶硅栅以及有源区的上表面的氧化层设置为第一预设厚度，并在多晶硅栅的栅条的第一侧墙上形成第二侧墙。

其中，经过步骤S1042后获得的半导体结构可以参阅图5，该半导体结构可以包括：衬底101、阱区102、栅氧化层103、多晶硅栅104、第一侧墙105、源区106、漏区107以及氧化层1081，其中相较于图4，多晶硅栅104上方至留下残余的氧化层1081，其厚度小于50

步骤S1043、使用氢氟酸对栅条的第二侧墙进行第二预设厚度的腐蚀，以形成顶部宽度小于底部宽度的第二侧墙。

其中，经过步骤S1043后获得的半导体结构可以参阅图6，该半导体结构可以包括：衬底101、阱区102、栅氧化层103、多晶硅栅104、第一侧墙105、源区106、漏区107以及第二侧墙108。当然，为了便于理解本发明，图6为本申请实施例提供的半导体结构的制备方法中步骤S1043所得结构的截面结构示意图的一种示例，采用本发明的半导体结构的制备方法所制备出的半导体结构还可以有其他合适的示例，本发明在此均不做限制。

其中，第二侧墙的形成可以通过在第一侧墙的基础上重新沉积形成氧化层得到，具体的，可以通过化学气相沉积在第一侧墙上形成

步骤S105、在多晶硅栅以及有源区的上表面沉积金属层，并通过热退火处理形成硅化金属层。

具体的，可以在多晶硅栅以及有源区的上表面沉积钛金属，通过快速热退火处理，钛金属会与硅互溶形成金属硅化物，从而提高器件栅极、源极以及漏极的导电率，而且硅化金属层具有较高的热稳定性，这使其在高温工艺步骤中能够保持稳定性，不容易分解或失效。此外硅化金属层可以限制金属原子的扩散进入硅材料，从而防止金属的扩散对晶体管性能的不利影响。金属扩散可能导致材料的不稳定性和性能下降，而且与硅材料有很好的粘附性，这有助于确保金属层牢固地附着在硅表面上，不容易剥离或分离。通过形成硅化金属层可以改进金属与半导体之间的接触质量，降低接触电阻并提高性能。而对于覆盖氧化层的部分则无法与钛金属结合，可以防止器件短路。

步骤S106、在衬底上沉积形成层间介质层。

其中，层间介质层可以沉积氧化硅及氮化硅等绝缘材质，用于隔离硅器件和金属层，确保不同层之间的电信号不会相互干扰或损坏。而且层间介质通常具有较低的介电常数，有助于降低金属层之间的电容，从而降低电路延迟。此外，层间介质层还可以防止不同金属层之间的化学反应，从而减小电子器件的退化和老化，预防防止金属层之间的相互扩散和杂质交叉污染。

上述，通过提供衬底；在衬底内形成阱区，并在阱区上形成多晶硅栅，以及在多晶硅栅的栅条的侧壁上形成第一侧墙；向栅条的两侧的阱区内进行离子注入，以形成有源区；在栅条的第一侧墙上形成第二侧墙，第二侧墙的顶部宽度小于底部宽度；在多晶硅栅以及有源区的上表面沉积金属层，并通过热退火处理形成硅化金属层；在衬底上沉积形成层间介质层。实现了通过在多晶硅栅的栅条的侧壁上形成上窄下宽的倾斜侧墙，改善原有的侧墙形貌，有助于引导介质材料的沉积过程中优先填充层间介质层的底部空隙后向上形成隔离层，可以预防顶部提前闭合，有效提高层间介质层的沉积致密性，进而提高半导体器件的良率。

本申请还提供一种半导体结构，采用上述任一项方案的半导体结构的制备方法制备得到，图7为本申请实施例提供的一种半导体结构的截面结构示意图，如图7所示，该半导体结构可以包括：衬底101、阱区102、栅氧化层103、多晶硅栅104、第一侧墙105、源区106、漏区107、第二侧墙108、硅化金属层109以及层间介质层110。图8为示例的一种存在空洞的半导体结构的截面结构示意图，与图8相比，由于图7中的半导体结构存在第二侧面，有助于引导介质材料的沉积过程中优先填充层间介质层的底部空隙后向上形成隔离层，可以预防顶部提前闭合，可以有效减少空洞的形成，进而提高半导体器件的良率，而图8的半导体结构则容易在栅条之间的空隙出现空洞。前述实施例中的半导体结构的制备方法所能实现的技术效果，该半导体结构也均能实现，此处不再一一详述。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。