制造半导体封装的方法和由该方法制造的半导体封装

文献发布时间：2024-04-18 19:59:31

技术领域

各种实施方式总体上涉及一种制造半导体封装的方法和由该方法制造的半导体封装。

背景技术

可能已开发出针对多层结构的扇出封装技术作为下一代封装平台。扇出封装技术可使用接合工艺，其代替接合指状物使用从芯片焊盘垂直延伸的布线来将芯片焊盘与基板电连接。扇出技术可包括模制工艺和研磨工艺。扇出技术还可包括用于在模制构件的上表面上形成再分布层(RDL)的再分布工艺。当诸如焊球的输入/输出端子附接到具有精细间距的各个芯片的接合焊盘时，RDL可以是从接合焊盘延伸到外部的金属线以向输入/输出端子提供宽间隙，从而防止输入/输出端子之间的电短路。

层叠扇出技术可使用布线附接表面作为在模制工艺和研磨工艺之后暴露的对准键来执行光致抗蚀剂工艺。然而，布线附接表面可能非常小。此外，可能通过研磨工艺而生成涂抹，以使得布线附接表面可能不具有均匀的形状。因此，布线附接表面可能不适合作为对准键。

铜柱凸块(CPB)可应用于顶管芯以生成多层叠封装的对准键。CPB的面积可相对大于布线附接表面的面积，以使得CPB可易于识别。此外，硬度大于金的铜可在研磨工艺中暴露，以降低关于涂抹的风险。

然而，CPB工艺可包括用于形成对准键的附加工艺，以使得制造多层叠封装的时间和成本可能增加。

发明内容

示例实施方式可提供一种制造半导体封装的方法，其能够使用反向布线接合工艺来电连接半导体芯片并且形成具有较大暴露面积的对准键，从而可能不需要用于形成对准键的附加工艺，以减少制造半导体封装的时间和成本。

示例实施方式还提供一种包括导电凸块作为用于形成再分布图案的对准键的半导体封装。

根据本公开，提供了一种制造半导体封装的方法。该方法包括以下步骤：通过在载体基板上偏移地层叠至少三个半导体芯片以暴露半导体芯片的芯片焊盘来形成多层叠结构。该方法还包括以下步骤：通过将金属布线的一端接合到多层叠结构中的在次高半导体芯片下方的半导体芯片的芯片焊盘来形成垂直布线接合。该方法还包括以下步骤：通过将反向布线的一端接合到次高半导体芯片的芯片焊盘并且将反向布线的另一端连接到多层叠结构中的最上半导体芯片的芯片焊盘上的导电凸块来形成反向布线接合。该方法另外包括以下步骤：使用模制层来模制具有垂直布线接合和反向布线接合的多层叠结构。该方法还包括以下步骤：处理模制层以通过模制层的上表面暴露导电凸块、垂直布线接合中的金属布线的另一端和反向布线接合中的反向布线的另一端。

附图说明

本公开的主题的以上和其它方面、特征和优点将从以下结合附图进行的详细描述更清楚地理解，附图中：

图1是示出根据实施方式的制造半导体封装的方法的流程图；

图2是示出通过根据实施方式的方法制造的具有四级结构的芯片层叠结构、载体基板、垂直布线和反向布线的示图；

图3是示出根据实施方式制造的具有四级结构的芯片层叠结构的示图；

图4是示出根据实施方式的用于形成反向布线接合的工艺的流程图；

图5是示出根据实施方式的四级多层结构中形成在最上半导体芯片和次高高度的半导体芯片处的反向布线接合中的金属布线的结构的示图；

图6A至图6D分别是示出根据示例实施方式的通过垂直布线接合的多层叠结构、通过反向布线接合的多层叠结构、具有模制层的多层叠结构以及具有经处理的模制层的多层叠结构的横截面图；

图7是示出包括通过根据实施方式的方法制造的四级多层叠结构的半导体封装的横截面图；

图8是示出根据实施方式的用于形成再分布图案的工艺的流程图；

图9是示出包括根据实施方式的八级多层叠结构的半导体封装的示图；以及

图10是示出包括根据实施方式的八级多层叠结构的半导体封装的示图。

具体实施方式

将参照附图更详细地描述本教导的各种实施方式。附图是各种实施方式(和中间结构)的示意性例示。因此，可预期由于例如制造技术和/或公差而导致的相对于例示的配置和形状的变化。因此，所描述的实施方式不应被解释为限于本文所示的特定配置和形状，而是可包括没有脱离所附权利要求中限定的本教导的精神和范围的配置和形状的偏差。

本文中参照本教导的理想化实施方式的横截面图和/或平面图来描述本教导。然而，本教导的实施方式不应被解释为限制新颖概念。尽管将示出和描述本教导的多个实施方式，但是本领域普通技术人员将理解，在不脱离本教导的原理和精神的情况下，可在这些实施方式中进行改变。

图1是示出根据实施方式的制造半导体封装的方法的示图，图2是示出根据实施方式制造的具有四级结构的芯片层叠结构、载体基板、垂直布线和反向布线的示图。

参照图1和图2，根据本公开的制造半导体封装的方法可包括：步骤S100，用于在载体基板上形成多层叠结构；步骤S200，用于在多层叠结构中的下半导体芯片的芯片焊盘处形成垂直布线接合；步骤S300，用于在多层叠结构中的次高高度的半导体芯片和最上半导体芯片的芯片焊盘上形成反向布线接合；步骤S400，用于形成模制层以对多层叠结构进行模制；以及步骤S500，用于处理模制层。

在用于在载体基板上形成多层叠结构的步骤S100中，可在载体基板10上层叠至少三个半导体芯片以形成多层叠结构20。各个半导体芯片的上表面上的芯片焊盘可暴露。因此，多层叠结构20可包括层叠在载体基板10的上表面上的至少三个半导体芯片。

载体基板10可被配置为支撑半导体芯片。载体基板10可在封装工艺中易于形成多层叠结构20以形成半导体封装。载体基板10可包括印刷电路板(PCB)、引脚框架、载带自动接合带(TAB带)等。载体基板10可包括玻璃载体基板、陶瓷载体基板、晶圆等。可在载体基板10上同时形成多个半导体封装。

以下，为了描述方便，如图2所示，多层叠结构20可包括层叠在载体基板10上的四个半导体芯片210、220、230和240。根据距载体基板10的距离，多层叠结构20可包括第一半导体芯片210、第二半导体芯片220、第三半导体芯片230和第四半导体芯片240。

此外，在垂直方向上与载体基板10相对相邻的位置可被称为下位置或下高度。在垂直方向上与载体基板10相对远离的位置可被称为上位置或上高度。例如，第一半导体芯片210可位于多层叠结构20的最下高度。第四半导体芯片240可位于多层叠结构20的最上高度。第三半导体芯片230可位于多层叠结构20的次高高度。然而，当半导体封装可反转时，下位置或下高度和上位置或上高度可反转。

第一至第四半导体芯片210、220、230和240中的每一个可具有长方体形状，其具有上表面、下表面和四个侧表面。上表面可对应于有源表面。下表面可对应于无源表面。然而，半导体芯片的形状和结构可为可变的。例如，半导体芯片可包括不面向载体基板10的上表面的有源表面和与有源表面相对的无源表面。

在附图中，多层叠结构20可包括四个半导体芯片210、220、230和240，但不限于此。即，多层叠结构20中的半导体芯片的数量可不同地改变。此外，多层叠结构20可包括至少两个层叠的半导体芯片。

图3是示出根据实施方式制造的具有四级结构的芯片层叠结构的示图。

参照图2和图3，在步骤S100中，可在载体基板10上层叠半导体芯片以形成具有阶梯结构的多层叠结构20。半导体芯片可在一个方向上具有均匀的偏移。因此，多层叠结构20可包括芯片焊盘暴露的四个高度的层叠半导体芯片。

具体地，第一至第四半导体芯片210、220、230和240可偏移地层叠，以形成多层叠结构20。第一至第四半导体芯片210、220、230和240中与偏移方向相反的上表面的其它边缘可通过偏移层叠暴露。第一至第四芯片焊盘211、221、231和241可布置在第一至第四半导体芯片210、220、230和240的上表面上。第一至第四半导体芯片210、220、230和240可包括边缘焊盘型半导体芯片。由于第四半导体芯片240可位于多层叠结构20的最上高度，所以第四半导体芯片240的有源表面可完全暴露。因此，第四芯片焊盘241的位置可能不被限制在特定位置内。在实施方式中，第四芯片焊盘241可位于第四半导体芯片240的有源表面的与第一至第三芯片焊盘211、221和231的位置对应的左边缘部分。

第一至第四半导体芯片210、220、230和240可各自包括分别布置在第一至第四半导体芯片210、220、230和240的上表面上的至少一个芯片焊盘211、221、231和241。例如，第一半导体芯片210可包括单个第一芯片焊盘211。第二半导体芯片220可包括单个第二芯片焊盘221。第三半导体芯片230可包括单个第三芯片焊盘231。第四半导体芯片240可包括单个第四芯片焊盘241。另选地，第一半导体芯片210可包括至少两个第一芯片焊盘211。第一芯片焊盘211可彼此间隔开均匀的间隙。第二半导体芯片220可包括至少两个单个第二芯片焊盘221。第二芯片焊盘221可彼此间隔开均匀的间隙。第三半导体芯片230可包括至少两个第三芯片焊盘231。第三芯片焊盘231可彼此间隔开均匀的间隙。第四半导体芯片240可包括至少两个第四芯片焊盘241。第四芯片焊盘241可彼此间隔开均匀的间隙。

半导体芯片的芯片焊盘可对应于信号焊盘、电源焊盘等。输入/输出信号可施加到信号焊盘。电源电压或接地电压可施加到电源焊盘。因此，信号焊盘和电源焊盘的数量和位置可不同地改变。半导体芯片可包括期望的芯片焊盘。

此外，半导体芯片可具有相同的功能或不同的功能。

在实施方式中，半导体芯片可包括存储器芯片。例如，半导体芯片可包括NAND闪存芯片，但不限于此。半导体芯片可包括诸如相变随机存取存储器(PRAM)芯片、磁阻随机存取存储器(MRAM)芯片、动态随机存取存储器(DRAM)芯片、移动DRAM芯片、静态随机存取存储器(SRAM)芯片等的非易失性存储器芯片。

多层叠结构20可包括插置在半导体芯片之间的粘合剂。

具体地，参照图2，多层叠结构20可包括插置在半导体芯片之间的粘合剂213、223、233和243。粘合剂213、223、233和243可布置在第一至第四半导体芯片210、220、230和240的下表面上。具有粘合剂213、223、233和243的第一至第四半导体芯片210、220、230和240可附接到载体基板10的上表面和第一至第三半导体芯片210、220和230的上表面以形成多层叠结构20。粘合剂213、223、233和243可包括诸如管芯附着膜(DAF)的绝缘粘合剂材料，但不限于此。例如，粘合剂213、223、233和243可包括液体粘合剂。

因此，粘合剂213可附接到第一半导体芯片210的下表面。粘合剂213可附接到载体基板10的上表面。粘合剂223可形成在第一半导体芯片210的上表面和下表面上。具有第二粘合剂223的第二半导体芯片220可在偏移方向上偏移地层叠。可重复上述工艺以层叠半导体芯片，从而形成多层叠结构20。粘合剂可为双面的，以使得两个半导体芯片之间的粘合剂粘附到粘合剂上面和下面的两个半导体芯片。

在用于在多层叠结构中的下半导体芯片的芯片焊盘处形成垂直布线接合的步骤S200中，金属布线的一端可接合到多层叠结构中次高高度的半导体芯片下方的下半导体芯片的芯片焊盘，以形成垂直布线接合。下半导体芯片可对应于包括至少三个半导体芯片的多层叠结构中在最上半导体芯片和次高高度的半导体芯片下方的半导体芯片。即，当在多层叠结构中层叠至少三个半导体芯片时，下半导体芯片可为至少一个。

在实施方式中，多层叠结构20可包括n个半导体芯片。第n半导体芯片可对应于最上半导体芯片。第(n-1)半导体芯片可对应于次高高度的半导体芯片。第(n-3)半导体芯片可对应于低高度的下半导体芯片。当多层叠结构可包括四个半导体芯片时，第(n-2)半导体芯片可对应于第二半导体芯片。第(n-3)半导体芯片可对应于第一半导体芯片。第(n-1)半导体芯片可对应于第三半导体芯片。第(n)半导体芯片可对应于第四半导体芯片。

参照图2，在步骤S200中，可在第一半导体芯片的芯片焊盘211和第二半导体芯片的芯片焊盘221处形成垂直布线接合。垂直布线接合可包括从半导体芯片的上表面垂直延伸的垂直布线VW1和VW2。垂直布线接合可包括金属布线。金属布线的一端可接合到第一半导体芯片的芯片焊盘211和第二半导体芯片的芯片焊盘221。金属布线的另一端可向上暴露。

在步骤S200中，可使用在半导体芯片的芯片焊盘上形成垂直布线接合的各种方式。例如，金属布线的一端可使用布线接合机接合到芯片焊盘，以形成包括金属布线的暴露的另一端的垂直布线接合。垂直布线可包括用于形成半导体封装的材料，例如通过微波能量和/或热焊接在芯片焊盘上的Au、Ag、Cu、Pt或其合金。

垂直布线接合可包括使用布线接合机形成的金属布线的一端上的接合球BB。布线接合机可包括等离子弧、毛细管等。可使用布线接合机在金属布线的一端上形成接合球BB。接合球BB可接合到芯片焊盘。可使用布线接合机从芯片焊盘向上拉延金属布线的另一端。当金属布线的另一端可延伸至期望的位置时，金属布线的另一端然后可被切割以在半导体芯片的接合焊盘上形成垂直布线接合。因此，如图2所示，金属布线可从芯片焊盘延伸以在半导体芯片的芯片焊盘211和221上形成第一垂直布线VW1和第二垂直布线VW2。

在用于在多层叠结构中的次高高度的半导体芯片和最上半导体芯片的芯片焊盘上形成反向布线接合的步骤S300中，金属布线的一端上的接合球BB可接合到次高高度的半导体芯片的芯片焊盘。金属布线的另一端可接合到最上半导体芯片的芯片焊盘上的导电凸块CB，以形成连接在次高高度的半导体芯片和最上半导体芯片之间的反向布线RW。

图4是示出根据实施方式的用于形成反向布线接合的工艺的流程图。

参照图2和图4，反向布线接合工艺可包括：步骤S310，用于在最上半导体芯片的芯片焊盘上形成导电凸块CB；步骤S320，用于在金属布线的一端上形成接合球BB；步骤S330，用于将金属布线的接合球BB接合到次高高度的半导体芯片的芯片焊盘；以及步骤S340，用于将可接合在次高高度的半导体芯片的芯片焊盘顶部的金属布线的另一端接合到导电凸块CB。

具体地，在步骤S310中，可在最上半导体芯片的芯片焊盘上形成导电凸块CB。可通过向毛细管供应导电布线，使导电布线熔融，并将熔融的导电布线附接到最上半导体芯片240的芯片焊盘来形成导电凸块CB。导电布线可使用用于使导电布线熔融的各种设备来熔融。例如，导电布线可通过使用等离子起弧的设备来熔融，以形成具有球形的熔融材料。熔融材料可附接到芯片焊盘以形成导电凸块CB。

在步骤S320中，可向毛细管供应金属布线以在金属布线的一端上形成接合球BB。

在步骤S330中，金属布线的球可附接到次高高度的半导体芯片的芯片焊盘。

在步骤S340中，一端接合到次高高度的半导体芯片的芯片焊盘的金属布线可弯曲到最上半导体芯片的芯片焊盘。金属布线的另一端可被压缩以将金属布线的另一端附接到导电凸块CB。可执行诸如针脚接合的反向布线接合工艺，以形成连接在最上半导体芯片240和次高高度的半导体芯片230之间的反向布线RW。

具体地，多层叠结构的最上半导体芯片上的导电凸块CB可用于对准键以用于形成RDL(再分布层)图案。该导电凸块CB可被配置为在形成RDL图案时将最上半导体芯片与RDL图案以及垂直布线接合电连接。此外，可在随后的工艺中处理反向布线RW以形成从次高高度的半导体芯片的芯片焊盘垂直延伸的第三垂直布线RW-VW3。

在示例实施方式中，最上半导体芯片的芯片焊盘上的导电凸块CB可具有可变尺寸。

具体地，可通过控制供应到毛细管的导电布线的直径来改变导电凸块CB的尺寸。因此，也可控制最上半导体芯片上的对准键的尺寸。结果，多层叠结构20的最上表面上的对准键可具有大的暴露面积。导电凸块CB可在用于形成RDL图案的光刻工艺中用于对准键。因此，可能不需要执行用于形成对准键的附加工艺，从而制造半导体封装的时间和成本可减少。

图5是示出根据实施方式的四级多层结构中形成在最上半导体芯片240和次高高度的半导体芯片230处的反向布线接合中的金属布线的结构的示图。

参照图5，反向布线可包括第一组合部分RW-10、第二组合部分RW-20、垂直部分RW-30和弯曲连接部分RW-40。第一组合部分RW-10可包括与就在最上半导体芯片240下方的半导体芯片230的芯片焊盘组合的接合球BB。第二组合部分RW-20可形成在金属布线RW的另一端上。第二组合部分RW-20可与最上半导体芯片240的芯片焊盘上的导电凸块CB组合。垂直部分RW-30可连接到第一组合部分RW-10。垂直部分RW-30可在芯片焊盘231上方垂直延伸。弯曲连接部分RW-40可连接在垂直部分RW-30和第二组合部分RW-20之间，以将最上半导体芯片240的芯片焊盘241上的导电凸块CB与金属布线的另一端组合。

在模制工艺中，第二组合部分RW-20和弯曲连接部分RW-40可被多层叠结构上的模制层30覆盖。第二组合部分RW-20和弯曲连接部分RW-40可在处理模制层30时与模制层30一起被去除。因此，反向布线接合中的垂直部分RW-30的另一端和导电凸块CB可通过模制层30的上表面暴露。

在用于形成模制层以对多层叠结构进行模制的步骤S400中，具有垂直布线接合和反向布线接合的多层叠结构可使用模制层30来模制。模制层30可通过用于制造半导体封装的方式来形成。

在用于处理模制层的步骤S500中，可处理具有模制层30的多层叠结构20以通过模制层30的上表面暴露导电凸块CB的表面、垂直布线接合中的金属布线的另一端和反向布线接合中的金属布线的另一端。

在步骤S500中，可通过用于制造半导体封装的各种方式(例如机械抛光或化学抛光)来处理模制层30。例如，可对模制层30进行研磨以形成高于载体基板10的上表面的模制层30的平坦表面。平坦表面的高度可高于多层叠结构20的上表面的高度。可处理模制层30直至导电凸块CB可暴露。因此，暴露的导电凸块CB可用作对准键。

可在处理模制层30时去除反向布线接合中的与导电凸块CB连接的弯曲连接部分RW-40和第二组合部分RW-20，以形成包括第一组合部分RW-10和垂直部分RW-30的第三垂直布线RW-VW3。第三垂直布线RW-VW3可包括在次高高度的半导体芯片230的芯片焊盘上方垂直延伸的金属布线。

根据示例实施方式，金属布线的一端可连接到次高高度的半导体芯片230。金属布线的另一端可连接到最上半导体芯片240上的导电凸块CB。可处理模制层以去除半导体封装的最终结构中的反向布线接合RW。通过反向布线接合的第三垂直布线RW-VW3可形成在次高高度的半导体芯片230上。导电凸块CB可形成在最上半导体芯片240上。RDL图案可与导电凸块CB电连接以完成半导体封装。

图6A至图6D分别是示出根据示例实施方式的通过垂直布线接合的多层叠结构、通过反向布线接合的多层叠结构、具有模制层的多层叠结构和具有经处理的模制层的多层叠结构的横截面图。

参照图6A，可在多层叠结构20中的第一半导体芯片210和第二半导体芯片220的芯片焊盘处形成垂直布线接合VW1和VW2。

参照图6B，反向布线接合RW可连接在次高高度的半导体芯片230的芯片焊盘和最上半导体芯片240的芯片焊盘之间。导电凸块CB可形成在最上半导体芯片240的芯片焊盘上。反向布线接合RW的一端可连接到次高高度的半导体芯片230的芯片焊盘。反向布线接合RW的另一端可连接到最上半导体芯片的导电凸块CB。

参照图6C，可在多层叠结构20的载体基板10上形成模制层30。模制层30可具有足以覆盖最上半导体芯片240和反向布线接合RW的厚度。可通过利用模制材料填充模具的空间并且使模制材料固化来形成模制层30。

参照图6D，可处理具有模制层30的多层叠结构20以形成第一半导体芯片210和第二半导体芯片220的垂直布线接合VW1和VW2、由次高高度的半导体芯片230的反向布线接合形成的垂直布线RW-VW3以及最上半导体芯片240的导电凸块CB。

然后可在半导体封装上形成RDL图案。可在半导体封装上安装外部端子。

图7是示出包括通过根据实施方式的方法制造的四级多层叠结构的半导体封装的横截面图，图8是示出根据实施方式的用于形成再分布图案的工艺的流程图。

参照图7，可在模制层30的平坦表面上形成RDL图案40和外部端子50。

具体地，用于形成RDL图案40的步骤S600可包括在模制层30的平坦表面上形成RDL图案40。RDL图案40可通过光刻工艺来形成。

参照图8，使用光刻工艺形成RDL图案40可包括：步骤S610，用于在模制层30的平坦表面上形成光致抗蚀剂膜；步骤S620，使用反向布线接合的导电凸块CB作为对准键在光致抗蚀剂膜的上表面上形成具有RDL图案的光掩模；步骤S630，用于向光掩模照射光以去除与RDL图案区域对应的光致抗蚀剂膜，从而形成RDL结构；步骤S640，用于在RDL结构之间的凹槽中镀覆金属；以及步骤S650，用于去除RDL结构以形成RDL图案。

在步骤S610中，可通过在模制层30的平坦表面上涂覆光致抗蚀剂来形成光致抗蚀剂膜。光致抗蚀剂膜可通过光溶解或硬化，以形成压花或雕刻RDL结构。具体地，光致抗蚀剂膜可包括包含光敏树脂(例如，聚甲基丙烯酸甲酯)的混合物，以通过光而具有雕刻结构。

在步骤S620中，可在光致抗蚀剂膜的上表面上布置具有RDL图案的光掩模。光掩模可使用反向布线接合的导电凸块CB作为对准键来对准。

在步骤S630中，可向光掩模照射光以去除与RDL图案区域对应的光致抗蚀剂膜，从而形成RDL结构。可使用诸如氢氧化钾、聚甲基丙烯酸甲酯等的碱性溶液来去除光致抗蚀剂膜。RDL结构可通过烘烤工艺来退火。

在步骤S640中，可利用金属填充RDL结构之间的凹槽以形成RDL图案。在步骤S650中，然后可去除RDL结构以在模制层30的平坦表面上形成RDL图案40。

RDL图案40可与半导体芯片的芯片焊盘连接，以使芯片焊盘沿着RDL延伸。

此外，光刻工艺还可包括在形成光致抗蚀剂膜之前在模制层30的平坦表面上涂覆绝缘材料以形成保护层。

保护层可形成在RDL图案的上表面上。保护层可具有被配置为将外部端子与RDL图案连接的开口。

保护层可包括诸如聚酰亚胺、聚苯并恶唑等的绝缘材料。

在形成RDL图案时，反向布线的导电凸块CB可位于与模制层30的平坦表面的高度基本上相同的高度上。此外，导电凸块CB可通过模制层30的平坦表面暴露。因此，暴露的导电凸块CB可用作对准键。

RDL图案40可被不同地构图，以使连接到芯片焊盘的垂直布线VW1和VW2的另一端从模制层30的平坦表面突出。

另外，该方法还可包括：步骤S700，用于形成与RDL图案40电连接的外部端子50。外部端子50可形成在保护层的开口中。

外部端子50可包括焊球，但不限于此。例如，外部端子50可包括诸如凸块、接合布线等的各种电连接器。外部端子50可包括金、银、铜、锡、镍等。

可执行回流工艺以改进RDL图案40和外部端子50之间的电连接。

在形成外部端子50之后，然后可切割半导体封装以将多个扇出封装单一化。

然后可去除载体基板10。载体基板10的去除可在形成模制层30之后执行。

根据示例实施方式，反向布线可连接在最上半导体芯片的芯片焊盘和次高高度的半导体芯片的芯片焊盘之间。可处理模制层以形成与半导体芯片连接的垂直布线接合。因此，半导体封装可包括具有大面积的对准键。

半导体封装的制造方法和半导体封装的对准键可用于在使用光刻工艺形成RDL图案时使光掩模对准。因此，可能不需要执行用于形成对准键的附加工艺，从而制造半导体封装的时间和成本可减少。

此外，示例实施方式的方法可用于使用包括层叠的两个半导体芯片的两级型层叠结构来制造半导体封装。

具体地，第一半导体芯片和第二半导体芯片可在载体基板上层叠以暴露芯片焊盘，从而形成两级型层叠结构。金属布线的一端可接合到第一(下)半导体芯片的芯片焊盘。金属布线的另一端可接合到第二(上)半导体芯片的芯片焊盘上的导电凸块CB，以形成反向布线接合。模制层可形成在两级型层叠结构上。然后可处理具有模制层的两级型层叠结构，以通过模制层的上表面暴露导电凸块CB和反向布线接合中的金属布线的另一端。

另外，使用两级型层叠结构的方法还可包括形成RDL图案和外部端子。

半导体封装可包括多层叠结构20、模制层30、至少一个垂直布线接合和导电凸块CB。多层叠结构20可包括层叠在载体基板上的至少两个半导体芯片。半导体芯片的芯片焊盘可暴露。模制层30可被配置为对多层叠结构20进行模制。垂直布线接合可包括一端和另一端。一端可连接到多层叠结构20中的最上半导体芯片下方的次高高度的至少一个半导体芯片的芯片焊盘。另一端可垂直延伸以通过模制层30的上表面暴露。导电凸块CB可形成在多层叠结构中的最上半导体芯片的芯片焊盘上。导电凸块CB可通过模制层30的上表面暴露。

如图6D中的四级型层叠结构所示，三条垂直布线VW1、VW2和RW-VW3可分别连接到最上半导体芯片下方的第一至第三半导体芯片210、220和230的芯片焊盘。三条垂直布线VW1、VW2和RW-VW3可垂直延伸以通过模制层的上表面暴露。导电凸块CB可形成在与最上半导体芯片对应的第四半导体芯片240的芯片焊盘上。导电凸块CB可通过模制层的上表面暴露。

次高高度的半导体芯片的芯片焊盘上的垂直布线RW-VW3可通过以下工艺形成。

金属布线的一端可接合到多层叠结构的次高高度的半导体芯片的芯片焊盘。金属布线的另一端可接合到最上半导体芯片的芯片焊盘上的导电凸块CB，以形成反向布线接合。然后可通过模制层对多层叠结构进行模制。可处理模制层以暴露次高高度的半导体芯片下方的第三高高度的半导体芯片的芯片焊盘上的至少一个垂直布线接合。同时，可在处理模制层30时去除连接到次高高度的半导体芯片的芯片焊盘的反向布线接合中的第二组合部分RW-20和弯曲连接部分RW-40，以在次高高度的半导体芯片的芯片焊盘上形成垂直布线RW-VW3。因此，半导体封装可包括至少一个垂直布线接合。

半导体封装可包括模制层30。至少一条垂直布线和反向布线的导电凸块CB可通过模制层30的平坦表面暴露。导电凸块CB可用作具有大面积的对准键以用于形成RDL图案。

半导体封装可在模制层30的平坦表面上包括RDL图案40。RDL图案40可连接到至少一条垂直布线。因此，RDL图案40可与多层叠结构中的半导体芯片电连接。半导体封装可包括电连接到RDL图案40的外部端子。导电凸块CB可用于将RDL图案40与最上半导体芯片电连接。

在图2中，半导体封装可包括四级型多层叠结构20，其包括第一至第四半导体芯片210、220、230和240，但不限于此。半导体封装可包括至少两级型多层叠结构。

例如，如图9所示，半导体封装可具有八级型结构。半导体芯片可在一个方向上层叠以形成多层叠结构20。

此外，如图10所示，具有八级型结构的半导体封装可包括多层叠结构20，其包括下层叠物和上层叠物。下层叠物可包括以向右的第一偏移方向层叠的半导体芯片。上层叠物可包括以与第一偏移方向相反的向左的第二偏移方向层叠在下层叠物上的半导体芯片。

示例实施方式的半导体封装和方法可应用于制造包括层叠的半导体芯片以及四级型结构和八级型结构的半导体封装的各种领域。

例如，半导体封装可包括三级型多层叠结构、模制层、第一垂直布线接合和第二垂直布线接合以及导电凸块CB。三级型多层叠结构可包括层叠在载体基板上的第一至第三半导体芯片。第一至第三半导体芯片的芯片焊盘可暴露。模制层可被配置为对三级型多层叠结构进行模制。第一垂直布线接合和第二垂直布线接合可包括一端和另一端。一端可连接到第一半导体芯片的芯片焊盘和第二半导体芯片的芯片焊盘。另一端可垂直延伸以通过模制层的上表面暴露。导电凸块CB可形成在第三半导体芯片的芯片焊盘上。导电凸块CB可通过模制层的上表面暴露。

半导体封装可包括模制层的上表面上的RDL图案。RDL图案可与第一垂直布线接合和第二垂直布线接合的金属布线以及导电凸块CB电连接。半导体封装可包括与RDL图案电连接的外部端子。导电凸块CB可用作RDL图案的对准键。

另选地，半导体封装可包括两级型多层叠结构、模制层、第一垂直布线和导电凸块CB。两级型多层叠结构可包括层叠在载体基板上的第一半导体芯片和第二半导体芯片。第一半导体芯片的芯片焊盘和第二半导体芯片的芯片焊盘可暴露。模制层可被配置为对两级型多层叠结构进行模制。第一垂直布线可包括一端和另一端。一端可连接到第一半导体芯片的芯片焊盘。另一端可垂直延伸以通过模制层的上表面暴露。导电凸块CB可形成在第二半导体芯片的芯片焊盘上。导电凸块CB可通过模制层的上表面暴露。

半导体封装可包括模制层的上表面上的RDL图案。RDL图案可与第一垂直布线和导电凸块CB电连接。半导体封装可包括与RDL图案电连接的外部端子。导电凸块CB可用作RDL图案的对准键。

本公开的上述实施方式旨在示出而非限制本公开。各种替代和等同物是可能的。本公开不由本文描述的实施方式限制。本公开也不限于任何特定类型的半导体装置。鉴于本公开，其它添加、删减和/或修改也是可能的，并且旨在落入所附权利要求的范围内。