半导体器件

相关申请的交叉引用

本申请要求于2022年7月5日在韩国知识产权局提交的韩国专利申请No.10-2022-0082354的优先权，其全部内容通过引用并入本文。

技术领域

本公开涉及半导体器件。

背景技术

掩埋沟道阵列晶体管(BCAT)可以包括掩埋在沟槽中的栅电极，以克服DRAM结构的短沟道效应。

随着半导体器件变得日益高度集成，各个电路图案开始采取精细图案的形式，以在同一区域中提供更多半导体器件。即，半导体器件的组件的设计规则正在减少。随着DRAM器件也被集成，电容器中的充电量已经稳定地减少。因此，用于增加存储在电容器中的电荷量和衰减泄漏特性的研究正在进行中。

发明内容

实施例涉及一种半导体器件，其包括：衬底；第一支撑体图案，所述第一支撑体图案在垂直方向上与所述衬底间隔开；第二支撑体图案，所述第二支撑体图案在所述垂直方向上与所述第一支撑体图案间隔开；下电极孔，所述下电极孔在所述衬底上在所述垂直方向上延伸；下电极，所述下电极位于在所述下电极孔内部，所述下电极与所述第一支撑体图案的侧壁和所述第二支撑体图案的侧壁中的每一者接触，所述下电极包括沿着所述下电极孔的侧壁的一部分和底表面设置的第一层、位于所述第一层之间的第二层以及位于所述第一层的上表面和所述第二层的上表面上的第三层，其中，所述第一层和所述第三层中的每一者包括与所述第二层不同的材料，并且其中，所述第三层的至少一部分的侧壁朝向所述第三层凹入，在所述垂直方向上与所述第二层交叠，并且在所述垂直方向上与所述第二层间隔开。

本公开的目的是提供一种半导体器件，其中，下电极包括多个层，所述多个层包括具有内层和外层的下层以及位于所述下层上的上层。当在多个下电极之间形成开口区域时，可以调节下层的高度，使得防止下层的内层被蚀刻，以防止下层的外层倾斜而不与另一下电极接触。

根据本公开的一些实施例，提供了一种半导体器件，其包括：衬底；第一支撑体图案，所述第一支撑体图案在垂直方向上与所述衬底间隔开；第二支撑体图案，所述第二支撑体图案在所述垂直方向上与所述第一支撑体图案间隔开；下电极孔，所述下电极孔在所述衬底上在所述垂直方向上延伸；以及下电极，所述下电极位于所述下电极孔内部，所述下电极与所述第一支撑体图案的侧壁和所述第二支撑体图案的侧壁中的每一者接触，所述下电极包括沿着所述下电极孔的侧壁的一部分和底表面设置的第一层、位于所述第一层之间的第二层以及位于所述第一层的上表面和所述第二层的上表面上的第三层，其中，所述第一层和所述第三层中的每一者包括与所述第二层不同的材料，并且其中，所述第三层的至少一部分的侧壁被形成为朝向所述第三层凹入，在所述垂直方向上与所述第二层交叠，并且在所述垂直方向上与所述第二层间隔开。

根据本公开的一些实施例，提供了一种半导体器件，其包括：衬底；第一支撑体图案，所述第一支撑体图案在垂直方向上与所述衬底间隔开；第二支撑体图案，所述第二支撑体图案在所述垂直方向上与所述第一支撑体图案间隔开；下电极孔，所述下电极孔在所述衬底上在所述垂直方向上延伸；以及下电极，所述下电极位于所述下电极孔内部，所述下电极与所述第一支撑体图案的侧壁和所述第二支撑体图案的侧壁中的每一者接触，所述下电极包括沿着所述下电极孔的侧壁的一部分和底表面设置的第一层、位于所述第一层之间的第二层以及位于所述第一层的上表面和所述第二层的上表面上的第三层，其中，所述第一层和所述第三层中的每一者包括与所述第二层不同的材料，并且其中，所述第三层包括：第一部分，所述第一部分与所述第一层的所述上表面和所述第二层的所述上表面中的每一者接触，所述第一部分在水平方向上的宽度与所述第一层的外壁之间的在所述水平方向上的宽度相同；以及第二部分，所述第二部分位于所述第一部分上并且在所述垂直方向上与所述第一层的所述上表面和所述第二层的所述上表面中的每一者间隔开，随着所述第二部分变得更邻近所述第一部分，所述第二部分在所述水平方向上的宽度连续增加。

根据本公开的一些实施例，提供了一种半导体器件，其包括：衬底；第一支撑体图案，所述第一支撑体图案在垂直方向上与所述衬底间隔开；第二支撑体图案，所述第二支撑体图案在所述垂直方向上与所述第一支撑体图案间隔开；第一下电极孔，所述第一下电极孔在所述衬底上在所述垂直方向上延伸；第二下电极孔，所述第二下电极孔在所述衬底上在所述垂直方向上延伸，并且在水平方向上与所述第一下电极孔间隔开；开口区域，所述开口区域在所述第一下电极孔和所述第二下电极孔之间在所述垂直方向上穿过所述第一支撑体图案和所述第二支撑体图案中的每一者；第一下电极，所述第一下电极位于所述第一下电极孔内，所述第一下电极与所述第一支撑体图案的侧壁和所述第二支撑体图案的侧壁中的每一者接触，所述第一下电极包括沿着所述第一下电极孔的侧壁的一部分和底表面设置的第一层、位于所述第一层之间的第二层以及位于所述第一层的上表面和所述第二层的上表面上的第三层；第二下电极，所述第二下电极位于所述第二下电极孔内部；以及上电极，所述上电极在所述开口区域内部在所述垂直方向上与所述第二层至少部分地交叠，其中，所述第一层和所述第三层中的每一者包括与所述第二层不同的材料，并且其中，所述上电极的在所述垂直方向上与所述第二层交叠的至少一部分的下表面被形成为高于所述第二层的所述上表面。

本领域技术人员将根据本公开的以下描述清楚地理解本公开的上述目的和本公开的其他目的。

附图说明

通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得清楚，在附图中：

图1是示出根据本公开的一些实施例的半导体器件的平面图；

图2是沿着图1的线A-A'截取的截面图；

图3是示出图2的区域R1的放大图；

图4是沿着图1的线B-B'截取的截面图；

图5至图16是示出根据本公开的一些实施例的制造半导体器件的方法中的阶段的图；

图17是示出根据本公开的一些其他实施例的半导体器件的截面图；

图18是示出图17的区域R2的放大图；

图19是示出根据本公开的一些其他实施例的半导体器件的截面图；

图20是示出图19的区域R3的放大图；

图21是示出根据本公开的一些其他实施例的半导体器件的截面图；

图22是示出图21的区域R4的放大图；

图23是示出根据本公开的一些其他实施例的半导体器件的截面图；

图24是示出图23的区域R5的放大图；

图25是示出根据本公开的一些其他实施例的半导体器件的截面图；

图26是示出图25的区域R6的放大图；

图27是示出根据本公开的一些其他实施例的半导体器件的截面图；

图28是示出图27的区域R7的放大图。

具体实施方式

在下文中，将参考图1至图4描述根据本公开的一些实施例的半导体器件。

图1是示出根据本公开的一些实施例的半导体器件的平面图。图2是沿着图1的线A-A'截取的截面图。图3是示出图2的区域R1的放大图。图4是沿着图1的线B-B'截取的截面图。

参考图1至图4，根据本公开的一些实施例的半导体器件包括衬底100、接触插塞105、层间绝缘层110、蚀刻停止层120、第一下电极130、第二下电极140、第三下电极150、第一支撑体图案160、第二支撑体图案170、电容器电介质层180和上电极190。

衬底100可以为体硅或绝缘体上硅(SOI)。在一些实施方式中，衬底100可以为硅衬底，或者可以包括其他材料，诸如硅锗、绝缘体上硅锗(SGOI)、锑化铟、碲化铅化合物、砷化铟、磷化铟、砷化镓或锑化镓。以下描述将基于将衬底100视为硅衬底或视为包括硅衬底。

在一种实施方式中，字线和位线可以位于衬底100内部。可以在衬底100中形成单位有源区和器件隔离区。在一种实施方式中，可以在一个单位有源区中形成两个晶体管。

在下文中，第一水平方向DR1和第二水平方向DR2中的每一者被定义为与衬底100的上表面平行的方向，并且第二水平方向DR2被定义为与第一水平方向DR1垂直的方向。另外，垂直方向DR3与第一水平方向DR1和第二水平方向DR2中的每一者垂直，并且被定义为与衬底100的上表面垂直的方向。

层间绝缘层110可以位于衬底100上。层间绝缘层110可以包括氧化硅(SiO

接触插塞105可以位于层间绝缘层110内部。接触插塞105可以在垂直方向DR3上穿过层间绝缘层110。接触插塞105可以电连接到形成在衬底100中的源极/漏极区。

接触插塞105可以包括导电材料。接触插塞105可以包括例如多晶硅、金属硅化物化合物、导电金属氮化物或金属。

蚀刻停止层120可以位于层间绝缘层110上。蚀刻停止层120可以包括相对于包含氧化物的第一模制层(图5的10)和第二模制层(图5的20)具有蚀刻选择性的材料。蚀刻停止层120可以包括例如氮化硅(SiN)、碳氮化硅(SiCN)、氮化硅硼(SiBN)、氧化硅碳(SiCO)、氮氧化硅(SiON)、氧化硅(SiO)或碳氮氧化硅(SiOCN)。

第一支撑体图案160可以位于蚀刻停止层120上，并且在垂直方向DR3上与蚀刻停止层120间隔开。第二支撑体图案170可以在第一支撑体图案160上，并且在垂直方向DR3上与第一支撑体图案160间隔开。第一支撑体图案160和第二支撑体图案170中的每一者可以与多个下电极130、140和150中的每一者的侧壁接触，如下面将描述的。在一种实施方式中，第二支撑体图案170在垂直方向DR3上的厚度可以大于第一支撑体图案160在垂直方向DR3上的厚度。

第一支撑体图案160和第二支撑体图案170中的每一者可以包括例如氮氧化硅(SiON)、氮化硅(SiN)、碳氮化硅(SiCN)或氧化钽(TaO)。在一种实施方式中，第一支撑体图案160和第二支撑体图案170可以包括相同的材料。在一种实施方式中，第一支撑体图案160和第二支撑体图案170可以包括彼此不同的相应材料。

彼此间隔开的多个下电极孔可以形成在衬底100上。多个下电极孔中的每一者可以在接触插塞105上在垂直方向DR3上延伸。在一种实施方式中，第一下电极孔H1、第二下电极孔H2和第三下电极孔H3可以在接触插塞105上形成为彼此间隔开。在一种实施方式中，第二下电极孔H2可以在第一水平方向DR1上与第一下电极孔H1间隔开。

在一种实施方式中，第一下电极孔H1、第二下电极孔H2和第三下电极孔H3的中心可以以相同的间隔彼此间隔开并且以三角形形状布置。第一下电极孔H1、第二下电极孔H2和第三下电极孔H3中的每一者可以在垂直方向DR3上从接触插塞105的上表面延伸到第二支撑体图案170的上表面。

可以在第一下电极孔H1、第二下电极孔H2和第三下电极孔H3之间形成开口区域OR。开口区域OR可以在垂直方向DR3上穿过第一支撑体图案160和第二支撑体图案170。开口区域OR的底表面可以被限定为蚀刻停止层120的上表面。在一种实施方式中，在由第一水平方向DR1和第二水平方向DR2限定的平面上，开口区域OR的平面形状可以具有连接第一下电极孔H1、第二下电极孔H2和第三下电极孔H3的圆形形状。

第一下电极130可以位于第一下电极孔H1内部。在一种实施方式中，第一下电极130可以在接触插塞105上完全填充第一下电极孔H1的内部。在一种实施方式中，第一下电极130可以具有柱形状。第一下电极130可以通过在接触插塞105上穿过蚀刻停止层120而在垂直方向DR3上延伸。第一下电极130可以电连接到接触插塞105。第一下电极130可以与第一支撑体图案160的侧壁和第二支撑体图案170的侧壁中的每一者接触。在一种实施方式中，第一下电极130的最上表面可以形成在与第二支撑体图案170的上表面相同的平面上。

第一下电极130可以包括第一层131、第二层132和第三层133。第一下电极130的第一层131可以沿着第一下电极孔H1的侧壁的一部分和底表面定位。第一下电极130的第一层131可以与接触插塞105接触。在一种实施方式中，第一下电极130的第一层131可以是共形的。在一种实施方式中，第一下电极130的第一层131的上表面131a可以形成在第一支撑体图案160和第二支撑体图案170之间。在一种实施方式中，第一下电极130的第一层131的上表面131a可以形成在第一支撑体图案160的上表面和第二支撑体图案170的下表面之间。

第一下电极130的第一层131可以包括金属氮化物。在一种实施方式中，第一下电极130的第一层131可以包括氮化钛(TiN)。在一种实施方式中，第一下电极130的第一层131可以包括氮化钼(MoN)、氮化钽(TaN)、氮化钌(RuN)、氮化铌(NbN)、氮化钨(WN)、金属(例如，钌(Ru)、铱(Ir)、钛(Ti)、钽(Ta)或铌(Nb))或金属氧化物。

第一下电极130的第二层132可以在第一下电极孔H1内部位于第一下电极130的第一层131之间。第一下电极130的第二层132可以与第一下电极130的第一层131接触。在一种实施方式中，第一下电极130的第二层132的上表面132a可以形成在第一支撑体图案160和第二支撑体图案170之间。在一种实施方式中，第一下电极130的第二层132的上表面132a可以形成在第一支撑体图案160的上表面和第二支撑体图案170的下表面之间。在一种实施方式中，第一下电极130的第二层132的上表面132a可以形成在与第一下电极130的第一层131的上表面131a相同的平面上。

在一种实施方式中，第一下电极130的第二层132可以包括与第一下电极130的第一层131的材料不同的材料。第一下电极130的第二层132可以包括金属氮化物。在一种实施方式中，第一下电极130的第二层132可以包括氮化钛硅(TiSiN)。在一种实施方式中，第一下电极130的第二层132可以包括与第一下电极130的第一层131的材料不同的材料，例如氮化钛(TiN)、氮化钼(MoN)、氮化钽(TaN)、氮化钌(RuN)、氮化铌(NbN)、氮化钨(WN)、金属(例如钌(Ru)、铱(Ir)、钛(Ti)、钽(Ta)或铌(Nb))或金属氧化物。

第一下电极130的第三层133可以在第一下电极孔H1内部位于第一下电极130的第一层131的上表面131a和第一下电极130的第二层132的上表面132a中的每一者上。第一下电极130的第三层133可以与第一下电极130的第一层131的上表面131a和第一下电极130的第二层132的上表面132a中的每一者接触。在一种实施方式中，第一下电极130的第三层133可以填充第一下电极孔H1内部的剩余部分。

在一种实施方式中，第一下电极130的第三层133的下表面可以形成在第一支撑体图案160和第二支撑体图案170之间。在一种实施方式中，第一下电极130的第三层133的下表面可以形成在第一支撑体图案160的上表面和第二支撑体图案170的下表面之间。在一种实施方式中，第一下电极130的第三层133的上表面可以形成在与第二支撑体图案170的上表面相同的平面上。

在一种实施方式中，第一下电极130的第三层133可以包括与第一下电极130的第二层132的材料不同的材料。在一些实施例中，第一下电极130的第三层133可以包括与第一下电极130的第一层131的材料相同的材料。在一种实施方式中，第一下电极130的第三层133可以包括与第一下电极130的第一层131的材料不同的材料。

第一下电极130的第三层133可以包括金属氮化物。在一种实施方式中，第一下电极130的第三层133可以包括氮化钛(TiN)。在一种实施方式中，第一下电极130的第三层133可以包括例如氮化钼(MoN)、氮化钽(TaN)、氮化钌(RuN)、氮化铌(NbN)、氮化钨(WN)、金属(例如，钌(Ru)、铱(Ir)、钛(Ti)、钽(Ta)或铌(Nb))或金属氧化物。

在一种实施方式中，可以通过蚀刻暴露于开口区域OR的侧壁的一部分来形成第一下电极130的第三层133。在一种实施方式中，第一下电极130的第三层133的侧壁的暴露于开口区域的至少一部分可以形成为朝向第一下电极130的第三层133凹入。在一种实施方式中，随着第一下电极130的第三层133变得更邻近第一下电极130的第二层132，第一下电极130的第三层133的至少一部分在第一水平方向DR1上的宽度可以连续增加。在一种实施方式中，在第一下电极130的第三层133的侧壁的形成为凹入的至少一部分上，开口区域OR的至少一部分可以在垂直方向DR3上与第一下电极130的第二层132交叠。

在一种实施方式中，第一下电极130的第三层133可以包括第一部分133_1、第二部分133_2和第三部分133_3。第一下电极130的第三层133的第一部分133_1可以位于第一下电极130的第一层131的上表面131a和第一下电极130的第二层132的上表面132a上。第一下电极130的第三层133的第一部分133_1可以与第一下电极130的第一层131的上表面131a和第一下电极130的第二层132的上表面132a中的每一者接触。

在一种实施方式中，第一下电极130的第三层133的第一部分133_1在第一水平方向DR1上的宽度W1可以与第一下电极130的第一层131的外侧壁之间的在第一水平方向DR1上的宽度相同。在一种实施方式中，第一下电极130的第三层133的第一部分133_1的侧壁133_1s可以具有与第一下电极130的第一层131的外侧壁的斜度轮廓(或倾斜轮廓，slopeprofile)相同的斜度轮廓。

第一下电极130的第三层133的第二部分133_2可以位于第一下电极130的第三层133的第一部分133_1上。第一下电极130的第三层133的第二部分133_2可以与第一下电极130的第三层133的第一部分133_1的上表面接触。

在一种实施方式中，第一下电极130的第三层133的第二部分133_2的暴露于开口区域OR的侧壁133_2s可以形成为朝向第一下电极130的第三层133的第二部分133_2凹入。在一种实施方式中，第一下电极130的第三层133的第二部分133_2的暴露于开口区域OR的侧壁133_2s可以具有弯曲形状。

在一种实施方式中，第一下电极130的第三层133的第二部分133_2的暴露于开口区域OR的侧壁133_2s可以在垂直方向DR3上与第一下电极130的第二层132交叠。在一种实施方式中，第一下电极130的第三层133的第二部分133_2的暴露于开口区域OR的侧壁133_2s可以在垂直方向DR3上与第一下电极130的第二层132间隔开。

在一种实施方式中，第一下电极130的第三层133的第二部分133_2的侧壁的至少一部分可以与第二支撑体图案170的侧壁接触。在一种实施方式中，第一下电极130的第三层133的第二部分133_2的与第二支撑体图案170的侧壁接触的侧壁可以具有与第一下电极130的第三层133的第一部分133_1的侧壁的斜度轮廓相同的斜度轮廓。

在一种实施方式中，随着第一下电极130的第三层133的第二部分133_2变得更邻近第一下电极130的第三层133的第一部分133_1，第一下电极130的第三层133的第二部分133_2在第一水平方向DR1上的宽度W2可以连续增加。在一种实施方式中，第一下电极130的第三层133的第二部分133_2在第一水平方向DR1上的宽度W2可以小于第一下电极130的第三层133的第一部分133_1在第一水平方向DR1上的宽度W1。

第一下电极130的第三层133的第三部分133_3可以位于第一下电极130的第三层133的第二部分133_2上。第一下电极130的第三层133的第三部分133_3可以与第一下电极130的第三层133的第二部分133_2的上表面接触。

在一种实施方式中，第一下电极130的第三层133的第三部分133_3的暴露于开口区域OR的侧壁133_3s可以具有与第一下电极130的第三层133的第一部分133_1的暴露于开口区域OR的侧壁133_1s的斜度轮廓相同的斜度轮廓。在一种实施方式中，第一下电极130的第三层133的第三部分133_3的侧壁133_3s的至少一部分可以与第二支撑体图案170的侧壁接触。在一种实施方式中，第一下电极130的第三层133的第三部分133_3的与第二支撑体图案170的侧壁接触的侧壁133_3s可以具有与第一下电极130的第三层133的第二部分133_2的侧壁的斜度轮廓相同的斜度轮廓。在一种实施方式中，第一下电极130的第三层133的第三部分133_3在第一水平方向DR1上的宽度W3可以小于第一下电极130的第三层133的第二部分133_2在第一水平方向DR1上的宽度W2。

在一种实施方式中，第一下电极130的第三层133可以包括第一部分133_1、第二部分133_2和第三部分133_3，如图2和图3所示。在一种实施方式中，可以省略第一下电极130的第三层133的第一部分133_1。在一种实施方式中，第一下电极130的第三层133的第二部分133_2可以与第一下电极130的第一层131的上表面131a和第一下电极130的第二层132的上表面132a中的每一者接触。

第二下电极140可以位于第二下电极孔H2内部。在一种实施方式中，第二下电极140可以在接触插塞105上完全填充第二下电极孔H2的内部。即，第二下电极140可以具有柱形状。第二下电极140可以在第一水平方向DR1上与第一下电极130间隔开。第二下电极140可以通过在接触插塞105上穿过蚀刻停止层120而在垂直方向DR3上延伸。第二下电极140可以电连接到接触插塞105。第二下电极140可以与第一支撑体图案160的侧壁和第二支撑体图案170的侧壁中的每一者接触。在一种实施方式中，第二下电极140的最上表面可以形成在与第二支撑体图案170的上表面相同的平面上。

第二下电极140可以包括第一层141、第二层142和第三层143。第二下电极140的第一层141可以沿着第二下电极孔H2的侧壁的一部分和底表面定位。第二下电极140的第一层141可以与接触插塞105接触。在一种实施方式中，第二下电极140的第一层141可以是共形的。在一种实施方式中，第二下电极140的第一层141的上表面可以形成在第一支撑体图案160和第二支撑体图案170之间。在一种实施方式中，第二下电极140的第一层141的上表面可以形成在第一支撑体图案160的上表面和第二支撑体图案170的下表面之间。在一种实施方式中，第二下电极140的第一层141可以包括与第一下电极130的第一层131的材料相同的材料。

第二下电极140的第二层142可以在第二下电极孔H2内部位于第二下电极140的第一层141之间。第二下电极140的第二层142可以与第二下电极140的第一层141接触。在一种实施方式中，第二下电极140的第二层142的上表面可以形成在第一支撑体图案160和第二支撑体图案170之间。在一种实施方式中，第二下电极140的第二层142的上表面可以形成在第一支撑体图案160的上表面和第二支撑体图案170的下表面之间。在一种实施方式中，第二下电极140的第二层142的上表面可以形成在与第二下电极140的第一层141的上表面相同的平面上。在一种实施方式中，第二下电极140的第二层142可以包括与第一下电极130的第二层132的材料相同的材料。

第二下电极140的第三层143可以在第二下电极孔H2内部位于第二下电极140的第一层141的上表面和第二下电极140的第二层142的上表面中的每一者上。第二下电极140的第三层143可以与第二下电极140的第一层141的上表面和第二下电极140的第二层142的上表面中的每一者接触。在一种实施方式中，第二下电极140的第三层143可以填充第二下电极孔H2内部的剩余部分。

在一种实施方式中，第二下电极140的第三层143的下表面可以形成在第一支撑体图案160和第二支撑体图案170之间。在一种实施方式中，第二下电极140的第三层143的下表面可以形成在第一支撑体图案160的上表面和第二支撑体图案170的下表面之间。在一种实施方式中，第二下电极140的第三层143的上表面可以形成在与第二支撑体图案170的上表面相同的平面上。在一种实施方式中，第二下电极140的第三层143可以包括与第一下电极130的第三层133的材料相同的材料。

在一种实施方式中，可以通过蚀刻暴露于开口区域OR的侧壁的一部分来形成第二下电极140的第三层143。在一种实施方式中，第二下电极140的第三层143的侧壁的暴露于开口区域OR的至少一部分可以形成为朝向第二下电极140的第三层143凹入。在一种实施方式中，随着第二下电极140的第三层143变得更邻近第二下电极140的第二层142，第二下电极140的第三层143的至少一部分在第一水平方向DR1上的宽度可以连续增加。在一种实施方式中，在凹陷的第二下电极140的第三层143的侧壁的至少一部分上，开口区域OR的至少一部分可以在垂直方向DR3上与第二下电极140的第二层142交叠。

在一种实施方式中，第二下电极140的第三层143可以包括第一部分143_1、第二部分143_2和第三部分143_3。第二下电极140的第三层143的第一部分143_1可以位于第二下电极140的第一层141的上表面和第二下电极140的第二层142的上表面上。第二下电极140的第三层143的第一部分143_1可以与第二下电极140的第一层141的上表面和第二下电极140的第二层142的上表面中的每一者接触。

在一种实施方式中，第二下电极140的第三层143的第一部分143_1在第一水平方向DR1上的宽度可以与第二下电极140的第一层141的外侧壁之间的在第一水平方向DR1上的宽度相同。在一种实施方式中，第二下电极140的第三层143的第一部分143_1的侧壁143_1可以具有与第二下电极140的第一层141的外侧壁的斜度轮廓相同的斜度轮廓。

第二下电极140的第三层143的第二部分143_2可以位于第二下电极140的第三层143的第一部分143_1上。第二下电极140的第三层143的第二部分143_2可以与第二下电极140的第三层143的第一部分143_1的上表面接触。

在一种实施方式中，第二下电极140的第三层143的第二部分143_2的暴露于开口区域OR的侧壁143_2s可以形成为朝向第二下电极140的第三层143的第二部分143_2凹入。即，第二下电极140的第三层143的第二部分143_2的暴露于开口区域OR的侧壁143_2s可以具有弯曲形状。

在一种实施方式中，第二下电极140的第三层143的第二部分143_2的暴露于开口区域OR的侧壁143_2s可以在垂直方向DR3上与第二下电极140的第二层142交叠。在一种实施方式中，第二下电极140的第三层143的第二部分143_2的暴露于开口区域OR的侧壁143_2s可以在垂直方向DR3上与第二下电极140的第二层142间隔开。

在一种实施方式中，第二下电极140的第三层143的第二部分143_2的侧壁的至少一部分可以与第二支撑体图案170的侧壁接触。在一种实施方式中，第二下电极140的第三层143的第二部分143_2的与第二支撑体图案170的侧壁接触的侧壁可以具有与第二下电极140的第三层143的第一部分143_1的侧壁的斜度轮廓相同的斜度轮廓。

在一种实施方式中，随着第二下电极140的第三层143的第二部分143_2变得更邻近第二下电极140的第三层143的第一部分143_1，第二下电极140的第三层143的第二部分143_2在第一水平方向DR1上的宽度可以连续增加。在一种实施方式中，第二下电极140的第三层143的第二部分143_2在第一水平方向DR1上的宽度可以小于第二下电极140的第三层143的第一部分143_1在第一水平方向DR1上的宽度。

第二下电极140的第三层143的第三部分143_3可以位于第二下电极140的第三层143的第二部分143_2上。第二下电极140的第三层143的第三部分143_3可以与第二下电极140的第三层143的第二部分143_2的上表面接触。

在一种实施方式中，第二下电极140的第三层143的第三部分143_3的暴露于开口区域OR的侧壁143_3s可以具有与第二下电极140的第三层133的第一部分143_1的暴露于开口区域OR的侧壁143_1s的斜度轮廓相同的斜度轮廓。在一种实施方式中，第二下电极140的第三层143的第三部分143_3的侧壁143_3s的至少一部分可以与第二支撑体图案170的侧壁接触。在一种实施方式中，第二下电极140的第三层143的第三部分143_3的与第二支撑体图案170的侧壁接触的侧壁143_3s可以具有与第二下电极140的第三层143的第二部分143_2的侧壁的斜度轮廓相同的斜度轮廓。在一种实施方式中，第二下电极140的第三层133的第三部分143_3在第一水平方向DR1上的宽度可以小于第二下电极140的第三层143的第二部分143_2在第一水平方向DR1上的宽度。

在一种实施方式中，第二下电极140的第三层143可以包括第一部分143_1、第二部分143_2和第三部分143_3，如图2和图3所示。在一种实施方式中，可以省略第二下电极140的第三层143的第一部分143_1。在一种实施方式中，第二下电极140的第三层143的第二部分143_2可以与第二下电极140的第一层141的上表面和第二下电极140的第二层142的上表面中的每一者接触。

在一种实施方式中，第一下电极130的第三层133的第三部分133_3的侧壁133_3s与第二下电极140的第三层143的第三部分143_3的侧壁143_3s之间的开口区域OR在第一水平方向DR1上的宽度可以大于第一下电极130的第三层133的第二部分133_2的侧壁133_2s与第二下电极140的第三层143的第二部分143_2的侧壁143_2s之间的开口区域OR在第一水平方向DR1上的宽度。在一种实施方式中，随着开口区域OR变得更邻近衬底100，第一下电极130的第三层133的第二部分133_2的侧壁133_2s与第二下电极140的第三层143的第二部分143_2的侧壁143_2s之间的开口区域OR在第一水平方向DR1上的宽度可以连续减小。

另外，第一下电极130的第三层133的第二部分133_2的侧壁133_2s与第二下电极140的第三层143的第二部分143_2的侧壁143_2s之间的开口区域OR在第一水平方向DR1上的宽度可以大于第一下电极130的第三层133的第一部分133_1的侧壁133_1s与第二下电极140的第三层143的第一部分143_1的侧壁143_1s之间的开口区域OR在第一水平方向DR1上的宽度。

第三下电极150可以位于第三下电极孔H3内部。第三下电极150可以与第一下电极130和第二下电极140中的每一者以相同的间隔间隔开。第三下电极150可以具有与第一下电极130和第二下电极140中的每一者类似的结构。因此，将不再重复第三下电极150的详细描述。

在一种实施方式中，电容器电介质层180可以分别在蚀刻停止层120、第一支撑体图案160、第二支撑体图案170、第一下电极130、第二下电极140和第三下电极150上是共形的。在一种实施方式中，电容器电介质层180可以位于第二支撑体图案170的上表面以及第一下电极130、第二下电极140和第三下电极150中的每一者的上表面上。在一种实施方式中，电容器电介质层180可以位于第一下电极130、第二下电极140和第三下电极150的暴露于开口区域OR的侧壁上。在一种实施方式中，电容器电介质层180可以位于第一支撑体图案160和第二支撑体图案170中的每一者的暴露于开口区域OR的侧壁上。

电容器电介质层180可以包括例如氧化硅(SiO

上电极190可以位于电容器电介质层180上。上电极190可以位于蚀刻停止层120与第一支撑体图案160之间、第一支撑体图案160与第二支撑体图案170之间以及第二支撑体图案170的上表面上。另外，上电极190可以在电容器电介质层180上填充开口区域OR的内部。上电极190可以包括例如掺杂的多晶硅、金属、金属氮化物或金属硅化物。

在一种实施方式中，上电极190的至少一部分可以在开口区域OR内部在垂直方向DR3上与第一下电极130的第二层132交叠。在一种实施方式中，上电极190的在垂直方向DR3上与第一下电极130的第二层132交叠的至少一部分的下表面可以形成为高于第一下电极130的第二层132的上表面132a。在一种实施方式中，上电极190的至少一部分可以在开口区域OR内部在垂直方向DR3上与第二下电极140的第二层142交叠。在一种实施方式中，上电极190的在垂直方向DR3上与第二下电极140的第二层142交叠的至少一部分的下表面可以形成为高于第二下电极140的第二层142的上表面。

在一种实施方式中，第一下电极130的第三层133的第三部分133_3的侧壁133_3s与第二下电极140的第三层143的第三部分143_3的侧壁143_3s之间的上电极190在第一水平方向DR1上的宽度W6可以大于第一下电极130的第三层133的第二部分133_2的侧壁133_2s与第二下电极140的第三层143的第二部分143_2的侧壁143_2s之间的上电极190在第一水平方向DR1上的宽度W5。在一种实施方式中，随着上电极190变得更邻近衬底100，第一下电极130的第三层133的第二部分133_2的侧壁133_2s与第二下电极140的第三层143的第二部分143_2的侧壁143_2s之间的上电极190在第一水平方向DR1上的宽度W5可以连续减小。

在一种实施方式中，第一下电极130的第三层133的第二部分133_2的侧壁133_2s与第二下电极140的第三层143的第二部分143_2的侧壁143_2s之间的上电极190在第一水平方向DR1上的宽度W5可以大于第一下电极130的第三层133的第一部分133_1的侧壁133_1s与第二下电极140的第三层143的第一部分143_1的侧壁143_1s之间的上电极190在第一水平方向DR1上的宽度W4。

在根据本公开的一些实施例的半导体器件中，下电极130可以包括多个层，该多个层包括下层和第三层133，下层包括作为内层的第一层131和作为外层的第二层132，第三层133是位于下层上的上层。因此，在根据本公开的一些实施例的半导体器件中，在多个下电极130、140和150之间形成开口区域OR的工艺中，可以调整第一层131的高度和第二层132的高度，从而仅蚀刻第三层133的侧壁，使得可以防止作为下层的内层的第二层132被蚀刻，以防止作为下层的外层的第一层131倾斜以使其不与另一下电极接触。

在下文中，将参考图2至图16描述根据本公开的一些实施例的制造半导体器件的方法。

图5至图16是示出根据本公开的一些实施例的制造半导体器件的方法中的阶段的图。

参考图5和图6，可以在衬底100上形成层间绝缘层110。另外，可以在层间绝缘层110内部形成接触插塞105。随后，可以在层间绝缘层110和接触插塞105上顺序地形成蚀刻停止层120、第一模制层10、第一支撑体材料层160M、第二模制层20和第二支撑体材料层170M。在一种实施方式中，第一支撑体材料层160M和第二支撑体材料层170M中的每一者可以包括例如氮氧化硅(SiON)、氮化硅(SiN)、碳氮化硅(SiCN)或氧化钽(TaO)。

第一模制层10和第二模制层20中的每一者可以包括例如氧化硅(SiO

参考图7，可以在第二支撑体材料层170M上形成第一掩模图案M1。随后，可以使用第一掩模图案M1作为掩模来形成在垂直方向DR3上穿过蚀刻停止层120、第一模制层10、第一支撑体材料层160M、第二模制层20和第二支撑体材料层170M的第一下电极孔H1和第二下电极孔H2。第二下电极孔H2可以在第一水平方向DR1上与第一下电极孔H1间隔开。接触插塞105可以由第一下电极孔H1和第二下电极孔H2暴露。

参考图8，可以沿着第一下电极孔H1的侧壁和底表面形成第一下电极(图2的130)的第一层131。另外，可以沿着第二下电极孔H2的侧壁和底表面形成第二下电极(图2的140)的第一层141。在一种实施方式中，第一下电极(图2的130)的第一层131和第二下电极(图2的140)的第一层141中的每一者可以形成为是共形的。第一下电极(图2的130)的第一层131和第二下电极(图2的140)的第一层141可以通过同一制造工艺形成。

随后，可以在第一下电极(图2的130)的第一层131上形成第一下电极(图2的130)的第二层132，以填充第一下电极孔H1的内部。另外，可以在第二下电极(图2的140)的第一层141上形成第二下电极(图2的140)的第二层142，以填充第二下电极孔H2的内部。第一下电极(图2的130)的第二层132和第二下电极(图2的140)的第二层142可以通过同一制造工艺形成。

随后，可以通过平坦化工艺暴露第二支撑体材料层170M的上表面。可以通过平坦化工艺去除第一掩模图案M1。另外，通过平坦化工艺，第二支撑体材料层170M的上表面、第一下电极(图2的130)的第一层131的最上表面、第一下电极(图2的130)的第二层132的最上表面、第二下电极(图2的140)的第一层141的最上表面和第二下电极(图2的140)的第二层142的最上表面可以形成在同一平面上。

参考图9，可以蚀刻第一下电极(图2的130)的第一层131的一部分和第一下电极(图2的130)的第二层132的一部分，以形成第四下电极孔H4。在一种实施方式中，第四下电极孔H4的底表面可以形成在第一支撑体材料层160M的上表面和第二支撑体材料层170M的下表面之间。此外，可以蚀刻第二下电极(图2的140)的第一层141的一部分和第二下电极(图2的140)的第二层142的一部分以形成第五下电极孔H5。在一种实施方式中，第五下电极孔H5的底表面可以形成在第一支撑体材料层160M的上表面和第二支撑体材料层170M的下表面之间。第四下电极孔H4和第五下电极孔H5可以通过同一制造工艺形成。

参考图10，可以在第四下电极孔(图9的H4)内部形成第一下电极(图2的130)的第三层133。另外，可以在第五下电极孔(图9的H5)内部形成第二下电极(图2的140)的第三层143。第一下电极(图2的130)的第三层133的上表面和第二下电极(图2的140)的第三层143的上表面可以形成在与第二支撑体材料层170M的上表面相同的平面上。第一下电极(图2的130)的第三层133和第二下电极(图2的140)的第三层143中的每一者可以通过同一制造工艺形成。

参考图11和图12，可以在第二支撑体材料层170M的上表面上形成第二掩模图案M2。第二掩模图案M2可以暴露第一下电极130的一部分、第二下电极140的一部分以及第一下电极130与第二下电极140之间的第二支撑体材料层(图10的170M)。

随后，可以通过使用第二掩模图案M2作为掩模来蚀刻第二支撑体材料层(图10的170M)、第二模制层20、第一支撑体材料层(图10的160M)以及第一下电极130与第二下电极140之间的第一模制层10以形成开口区域OR。第一下电极130的第三层133的侧壁的一部分和第二下电极140的第三层143的侧壁的一部分可以在形成开口区域OR的同时被蚀刻。在形成开口区域OR之后，第一支撑体材料层(图10的160M)可以被定义为第一支撑体图案160，并且第二支撑体材料层(图10的170M)可以被定义为第二支撑体图案170。

参考图13和图14，可以去除第二掩模图案(图11和图12的M2)、第一模制层(图11和图12的10)和第二模制层(图11和图12的20)中的每一者。可以通过湿蚀刻工艺去除第二掩模图案(图11和图12的M2)、第一模制层(图11和图12的10)和第二模制层(图11和图12的20)中的每一者。

参考图15和图16，可以沿着蚀刻停止层120、第一支撑体图案160、第二支撑体图案170以及第一下电极130、第二下电极140和第三下电极150的暴露表面形成电容器电介质层180。在一种实施方式中，电容器电介质层180可以被形成为是共形的。

参考图2至图4，可以在电容器电介质层180上形成上电极190。上电极190可以形成在蚀刻停止层120与第一支撑体图案160之间、第一支撑体图案160与第二支撑体图案170之间以及第二支撑体图案170的上表面上。另外，上电极190可以在电容器电介质层180上填充开口区域OR的内部。通过该制造工艺，可以制造图2至图4所示的半导体器件。

在下文中，将参考图17和图18描述根据本公开的一些其他实施例的半导体器件。以下描述将基于与图1至图4所示的半导体器件的差异。

图17是示出根据本公开的一些其他实施例的半导体器件的截面图。图18是示出图17的区域R2的放大图。

参考图17和图18，在根据本公开的一些其他实施例的半导体器件中，第一下电极230的第一层231的上表面231a和第一下电极230的第二层232的上表面232a中的每一者可以形成在第二支撑体图案170的下表面与第二支撑体图案170的上表面之间。另外，第二下电极240的第一层241的上表面和第二下电极240的第二层242的上表面中的每一者可以形成在第二支撑体图案170的下表面与第二支撑体图案170的上表面之间。

第一下电极230的第三层233可以包括第一部分233_1和第二部分233_2。第一下电极230的第三层233的第一部分233_1可以位于第一下电极230的第一层231的上表面231a和第一下电极230的第二层232的上表面232a上。在一种实施方式中，第一下电极230的第三层233的第一部分233_1在第一水平方向DR1上的宽度W21可以与第一下电极230的第一层231的外壁之间的在第一水平方向DR1上的宽度相同。

第一下电极230的第三层233的第二部分233_2可以位于第一下电极230的第三层233的第一部分233_1上。在一种实施方式中，第一下电极230的第三层233的第二部分233_2的暴露于开口区域(图1的OR)的侧壁233_2s可以形成为朝向第一下电极230的第三层233的第二部分233_2凹入。在一种实施方式中，随着第一下电极230的第三层233的第二部分233_2变得更邻近第一下电极230的第三层233的第一部分233_1，第一下电极230的第三层233的第二部分233_2在第一水平方向DR1上的宽度W22可以连续增加。在一种实施方式中，第一下电极230的第三层233的第二部分233_2在第一水平方向DR1上的宽度W22可以小于第一下电极230的第三层233的第一部分233_1在第一水平方向DR1上的宽度W21。

第二下电极240的第三层243可以包括第一部分243_1和第二部分243_2。第二下电极240的第三层243的第一部分243_1可以位于第二下电极240的第一层241的上表面和第二下电极240的第二层242的上表面上。在一种实施方式中，第二下电极240的第三层243的第一部分243_1在第一水平方向DR1上的宽度可以与第二下电极240的第一层241的外壁之间的在第一水平方向DR1上的宽度相同。

第二下电极240的第三层243的第二部分243_2可以位于第二下电极240的第三层243的第一部分243_1上。在一种实施方式中，第二下电极240的第三层243的第二部分243_2的暴露于开口区域(图1的OR)的侧壁243_2s可以形成为朝向第二下电极240的第三层243的第二部分243_2凹入。在一种实施方式中，随着第二下电极240的第三层243的第二部分243_2变得更邻近第二下电极240的第三层243的第一部分243_1，第二下电极240的第三层243的第二部分243_2在第一水平方向DR1上的宽度可以连续增加。在一种实施方式中，第二下电极240的第三层243的第二部分243_2在第一水平方向DR1上的宽度可以小于第二下电极240的第三层243的第一部分243_1在第一水平方向DR1上的宽度。

在一种实施方式中，第一下电极230的第三层233的第二部分233_2的侧壁233_2s与第二下电极240的第三层243的第二部分243_2的侧壁243_2s之间的上电极190在第一水平方向DR1上的宽度W25可以大于第一下电极230的第三层233的第一部分233_1的侧壁233_1s与第二下电极240的第三层243的第一部分243_1的侧壁243_1s之间的上电极190在第一水平方向DR1上的宽度W24。在一种实施方式中，随着上电极190变得更邻近衬底100，第一下电极230的第三层233的第二部分233_2的侧壁233_2s与第二下电极240的第三层243的第二部分243_2的侧壁243_2s之间的上电极190在第一水平方向DR1上的宽度W25可以连续减小。

在下文中，将参考图19和图20描述根据本公开的一些其他实施例的半导体器件。以下描述将基于与图1至图4所示的半导体器件的差异。

图19是示出根据本公开的一些其他实施例的半导体器件的截面图。图20是示出图19的区域R3的放大图。

参考图19和图20，在根据本公开的一些其他实施例的半导体器件中，第一下电极330的第一层331的上表面331a和第一下电极330的第二层332的上表面332a中的每一者可以形成在第一支撑体图案160的下表面与第一支撑体图案160的上表面之间。另外，第二下电极340的第一层341的上表面和第二下电极340的第二层342的上表面中的每一者可以形成在第一支撑体图案160的下表面和第一支撑体图案160的上表面之间。

第一下电极330的第三层333可以包括第一部分333_1、第二部分333_2和第三部分333_3。第一下电极330的第三层333的第一部分333_1可以位于第一下电极330的第一层331的上表面331a和第一下电极330的第二层332的上表面332a上。在一种实施方式中，第一下电极330的第三层333的第一部分333_1在第一水平方向DR1上的宽度W31可以与第一下电极330的第一层331的外壁之间的在第一水平方向DR1上的宽度相同。

第一下电极330的第三层333的第二部分333_2可以位于第一下电极330的第三层333的第一部分333_1上。在一种实施方式中，第一下电极330的第三层333的第二部分333_2的暴露于开口区域(图1的OR)的侧壁333_2s可以形成为朝向第一下电极330的第三层333的第二部分333_2凹入。在一种实施方式中，随着第一下电极330的第三层333的第二部分333_2变得更邻近第一下电极330的第三层333的第一部分333_1，第一下电极330的第三层333的第二部分333_2在第一水平方向DR1上的宽度W32可以连续增加。在一种实施方式中，第一下电极330的第三层333的第二部分333_2在第一水平方向DR1上的宽度W32可以小于第一下电极330的第三层333的第一部分333_1在第一水平方向DR1上的宽度W31。

第一下电极330的第三层333的第三部分333_3可以位于第一下电极330的第三层333的第二部分333_2上。在一种实施方式中，第一下电极330的第三层333的第三部分333_3在第一水平方向DR1上的宽度W33可以小于第一下电极330的第三层333的第二部分333_2在第一水平方向DR1上的宽度W32。

第二下电极340的第三层343可以包括第一部分343_1、第二部分343_2和第三部分343_3。第二下电极340的第三层343的第一部分343_1可以位于第二下电极340的第一层341的上表面和第二下电极340的第二层342的上表面上。在一种实施方式中，第二下电极340的第三层343的第一部分343_1在第一水平方向DR1上的宽度可以与第二下电极340的第一层341的外壁之间的在第一水平方向DR1上的宽度相同。

第二下电极340的第三层343的第二部分343_2可以位于第二下电极340的第三层343的第一部分343_1上。第二下电极340的第三层343的第二部分343_2可以与第一支撑体图案160的侧壁接触。在一种实施方式中，第二下电极340的第三层343的第二部分343_2的暴露于开口区域(图1的OR)的侧壁343_2s可以形成为朝向第二下电极340的第三层343的第二部分343_2凹入。在一种实施方式中，随着第二下电极340的第三层343的第二部分343_2变得更邻近第二下电极340的第三层343的第一部分343_1，第二下电极340的第三层343的第二部分343_2在第一水平方向DR1上的宽度可以连续增加。在一种实施方式中，第二下电极340的第三层343的第二部分343_2在第一水平方向DR1上的宽度可以小于第二下电极340的第三层343的第一部分343_1在第一水平方向DR1上的宽度。

第二下电极340的第三层343的第三部分343_3可以位于第二下电极340的第三层343的第二部分343_2上。在一种实施方式中，第二下电极340的第三层343的第三部分343_3在第一水平方向DR1上的宽度可以小于第二下电极340的第三层343的第二部分343_2在第一水平方向DR1上的宽度。

在一种实施方式中，第一下电极330的第三层333的第三部分333_3的侧壁333_3s与第二下电极340的第三层343的第三部分343_3的侧壁343_3s之间的上电极190在第一水平方向DR1上的宽度W36可以大于第一下电极330的第三层333的第二部分333_2的侧壁333_2s与第二下电极340的第三层343的第二部分343_2的侧壁343_2s之间的上电极190在第一水平方向DR1上的宽度W35。在一种实施方式中，随着上电极190变得更邻近衬底100，第一下电极330的第三层333的第二部分333_2的侧壁333_2s与第二下电极340的第三层343的第二部分343_2的侧壁343_2s之间的上电极190在第一水平方向DR1上的宽度W35可以连续减小。

另外，第一下电极330的第三层333的第二部分333_2的侧壁333_2s与第二下电极340的第三层343的第二部分343_2的侧壁343_2s之间的上电极190在第一水平方向DR1上的宽度W35可以大于第一下电极330的第三层333的第一部分333_1的侧壁333_1s与第二下电极340的第三层343的第一部分343_1的侧壁343_1s之间的上电极190在第一水平方向DR1上的宽度W34。

在下文中，将参考图21和图22描述根据本公开的一些其他实施例的半导体器件。以下描述将基于与图1至图4所示的半导体器件的差异。

图21是示出根据本公开的一些其他实施例的半导体器件的截面图。图22是示出图21的区域R4的放大图。

参考图21和图22，在根据本公开的一些其他实施例的半导体器件中，第一下电极430的第二层432的上表面432a可以形成为低于第一下电极430的第一层131的上表面131a。另外，第二下电极440的第二层442的上表面可以形成为低于第二下电极440的第一层141的上表面。

第一下电极430的第三层433的第一部分433_1的至少一部分可以位于第一下电极430的第一层131之间。第一下电极430的第三层433的第一部分433_1的侧壁433_1可以具有与第一下电极430的第一层131的外壁的斜度轮廓相同的斜度轮廓。另外，第二下电极440的第三层443的第一部分443_1的至少一部分可以位于第二下电极440的第一层141之间。第二下电极440的第三层443的第一部分443_1的侧壁443_1可以具有与第二下电极440的第一层141的外壁的斜度轮廓相同的斜度轮廓。

在下文中，将参考图23和图24描述根据本公开的一些其他实施例的半导体器件。以下描述将基于与图1至图4所示的半导体器件的差异。

图23是示出根据本公开的一些其他实施例的半导体器件的截面图。图24是示出图23的区域R5的放大图。

参考图23和图24，在根据本公开的一些其他实施例的半导体器件中，第一下电极530的第二层132的上表面132a可以形成为低于第一下电极530的第一层531的上表面531a。另外，第二下电极540的第二层142的上表面可以形成为低于第二下电极540的第一层541的上表面。

第一下电极530的第三层533的第一部分533_1的至少一部分可以在第一下电极530的第一层531的上表面531a上围绕第二层132的侧壁。第一下电极530的第三层533的第一部分533_1的侧壁533_1可以具有与第一下电极530的第一层531的外壁的斜度轮廓相同的斜度轮廓。另外，第二下电极540的第三层543的第一部分543_1的至少一部分可以在第二下电极540的第一层541的上表面上围绕第二下电极540的第二层142的侧壁。第二下电极540的第三层543的第一部分543_1的侧壁543_1可以具有与第二下电极540的第一层541的外壁的斜度轮廓相同的斜度轮廓。

在下文中，将参考图25和图26描述根据本公开的一些其他实施例的半导体器件。以下描述将基于与图1至图4所示的半导体器件的差异。

图25是示出根据本公开的一些其他实施例的半导体器件的截面图。图26是示出图25的区域R6的放大图。

参考图25和图26，在根据本公开的一些其他实施例的半导体器件中，第一下电极630可以包括第一层131、第二层632、第三层133和第四层634。另外，第二下电极640可以包括第一层141、第二层642、第三层143和第四层644。

第一下电极630的第二层632可以位于第一下电极630的第一层131之间。第一下电极630的第二层632可以沿着第一下电极630的第一层131的内表面设置。在一种实施方式中，第一下电极630的第二层632可以是共形的。第一下电极630的第四层634可以位于第一下电极630的第二层632之间。

第一下电极630的第一层131的上表面131a、第一下电极630的第二层632的上表面632a和第一下电极630的第四层634的上表面634a中的每一者可以与第一下电极630的第三层133接触。在一种实施方式中，第一下电极630的第一层131的上表面131a、第一下电极630的第二层632的上表面632a和第一下电极630的第四层634的上表面634a可以形成在同一平面上。

第二下电极640的第二层642可以位于第二下电极640的第一层141之间。第二下电极640的第二层642可以沿着第二下电极640的第一层141的内表面设置。在一种实施方式中，第二下电极640的第二层642可以是共形的。第二下电极640的第四层644可以位于第二下电极640的第二层642之间。

第二下电极640的第一层141的上表面、第二下电极640的第二层642的上表面和第二下电极640的第四层644的上表面中的每一者可以与第二下电极640的第三层143接触。在一种实施方式中，第二下电极640的第一层141的上表面、第二下电极640的第二层642的上表面和第二下电极640的第四层644的上表面可以形成在同一平面上。

在一种实施方式中，第一下电极630的第二层632、第二下电极640的第二层642、第一下电极630的第四层634和第二下电极640的第四层644中的每一者可以包括氮化钛硅(TiSiN)。包括在第一下电极630的第二层632和第二下电极640的第二层642中的每一者中的硅(Si)的原子比可以不同于包括在第一下电极630的第四层634和第二下电极640的第四层644中的每一者中的硅(Si)的原子比。在一种实施方式中，第一下电极630的第二层632和第二下电极640的第二层642中的每一者中包括的硅(Si)的原子比可以小于第一下电极630的第四层634和第二下电极640的第四层644中的每一者中包括的硅(Si)的原子比，但是本公开不限于此。

在下文中，将参考图27和图28描述根据本公开的一些其他实施例的半导体器件。以下描述将基于与图1至图4所示的半导体器件的差异。

图27是示出根据本公开的一些其他实施例的半导体器件的截面图。图28是示出图27的区域R7的放大图。

参考图27和图28，在根据本公开的一些其他实施例的半导体器件中，第一下电极730可以包括第一层131、第二层732、第三层133、第四层734和第五层735。另外，第二下电极740可以包括第一层141、第二层742、第三层143、第四层744和第五层745。

第一下电极730的第二层732可以位于第一下电极730的第一层131之间。第一下电极730的第二层732可以沿着第一下电极730的第一层131的内表面设置。在一种实施方式中，第一下电极730的第二层732可以是共形的。第一下电极730的第四层734可以位于第一下电极730的第二层732之间。第一下电极730的第四层734可以沿着第一下电极730的第二层732的内表面设置。在一种实施方式中，第一下电极730的第四层734可以是共形的。第一下电极730的第五层735可以位于第一下电极730的第四层734之间。

第一下电极730的第一层131的上表面131a、第一下电极730的第二层732的上表面732a、第一下电极730的第四层734的上表面734a和第一下电极730的第五层735的上表面735a中的每一者可以与第一下电极730的第三层133接触。在一种实施方式中，第一下电极730的第一层131的上表面131a、第一下电极730的第二层732的上表面732a、第一下电极730的第四层734的上表面734a和第一下电极730的第五层735的上表面735a可以形成在同一平面上。

第二下电极740的第二层742可以位于第二下电极740的第一层141之间。第二下电极740的第二层742可以沿着第二下电极740的第一层141的内表面设置。在一种实施方式中，第二下电极740的第二层742可以是共形的。第二下电极740的第四层744可以位于第二下电极740的第二层742之间。第二下电极740的第四层744可以沿着第二下电极740的第二层742的内表面设置。在一种实施方式中，第二下电极740的第四层744可以是共形的。第二下电极740的第五层745可以位于第二下电极740的第四层744之间。

第二下电极740的第一层141的上表面、第二下电极740的第二层742的上表面、第二下电极740的第四层744的上表面和第二下电极740的第五层745的上表面可以与第二下电极740的第三层143接触。在一种实施方式中，第二下电极740的第一层141的上表面、第二下电极740的第二层742的上表面、第二下电极740的第四层744的上表面和第二下电极740的第五层745的上表面可以形成在同一平面上。

在一种实施方式中，第一下电极730的第一层131、第一下电极730的第二层732、第一下电极730的第四层734和第一下电极730的第五层735可以包括彼此不同的相应材料。在一种实施方式中，第二下电极740的第一层141、第二下电极740的第二层742、第二下电极740的第四层744和第二下电极740的第五层745可以包括彼此不同的相应材料。

在一种实施方式中，第一下电极730的第一层131和第二下电极740的第一层141中的每一者可以包括氮化钛(TiN)。在一种实施方式中，第一下电极730的第二层732和第二下电极740的第二层742中的每一者可以包括钨(W)。在一种实施方式中，第一下电极730的第四层734和第二下电极740的第四层744中的每一者可以包括铜(Cu)或氮化钛硅(TiSiN)。在一种实施方式中，第一下电极730的第五层735和第二下电极740的第五层745中的每一者可以包括多晶硅。

在本文中已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅在通用的和描述性的意义上使用和解释，而不是出于限制的目的。在一些情况下，如本领域普通技术人员在提交本申请时将清楚的，除非另有具体说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离所附权利要求中阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。