一种管理JTAG接口芯片的方法、服务器及介质

技术领域

本申请涉及服务器技术领域，特别涉及一种通过BMC管理JTAG接口芯片的方法、服务器及介质。

背景技术

现今服务器设计要满足多样化的需求，使得需要被支持的装置越来越多。而主板和多数的PCIe(Peripheral ComponentInterconnect Express，外设组件互连标准)装置上的带有JTAG(Joint Test Action Group，联合测试工作组)接口的芯片大都是可以通过JTAG来更新FW(firmware，固件)或者debug，例如CPU(central processing unit，中央处理器)，CPLD(Complex Programming logic device，复杂可编程逻辑器件)，FPGA(FieldProgrammable Gate Array，现场可编程逻辑门阵列)等等。

如图1所示，现有的服务器中的带有JTAG接口的芯片一般都是通过将芯片连接到主板上设置的连接器上，再将PC(Personal Computer，个人计算机)端通过USB(UniversalSerial Bus，通用串行总线)接口连接到连接器上，通过连接器将所述程序烧录到芯片中，从而实现对带有JTAG接口的芯片进行FW更新或debug，其中，图1中的MB表示主板(Mainboard，主板)，notebook表示PC端。但是在此方式下，一个芯片便需要一个连接器，使得主板上的面积被连接器大量占用，且增加了服务器生产的成本。

发明内容

有鉴于此，本申请的目的在于提供一种通过BMC管理JTAG接口芯片的方法、服务器及介质，能够方便地通过BMC对JTAG接口芯片进行管理，减少服务器的成本。其具体方案如下：

第一方面，本申请公开了一种通过BMC管理JTAG接口芯片的方法，应用于服务器，其中，所述服务器中包括BMC、多路复用器及JTAG接口芯片，所述BMC的第一通用型输入输出引脚与所述多路复用器的使能引脚连接，所述BMC的第二通用型输入输出引脚与所述多路复用器的选择引脚连接，所述BMC的第一JTAG接口与所述多路复用器上的输出引脚连接，所述多路复用器上的输入引脚与所述JTAG接口芯片上的第二JTAG接口对应连接，包括：

在所述BMC获取到对所述JTAG接口芯片进行管理的芯片管理指令时，通过所述BMC的第一通用型输入输出引脚输出预设有效使能信号，并通过所述BMC的第二通用型输入输出引脚输出选择信号；

通过所述多路复用器上的使能引脚接收所述预设有效使能信号，通过所述多路复用器上的选择引脚接收所述选择信号，并按照所述选择信号对应的导通关系将所述BMC的第一JTAG接口导通到所述JTAG接口芯片中的目标JTAG接口芯片上的第二JTAG接口，其中，所述导通关系由所述多路复用器确定；

通过所述BMC的第一JTAG接口将所述芯片管理指令传输到所述目标JTAG接口芯片上的第二JTAG接口，以便所述目标JTAG接口芯片执行所述芯片管理指令。

可选地，所述多路复用器为PI3B3257LE，所述JTAG接口芯片为CPLD、PCIe SLOT。

可选地，所述通过所述BMC的第一通用型输入输出引脚输出预设有效使能信号，包括：

通过所述BMC的第一通用型输入输出引脚输出低电平使能信号。

可选地，在所述多路复用器的数量为2时，所述BMC的第一通用型输入输出引脚中的第一个引脚与所述第一多路复用器的使能引脚连接，所述BMC的第一通用型输入输出引脚中的第二个引脚与所述第二多路复用器的使能引脚连接，所述BMC的第二通用型输入输出引脚分别与所述多路复用器中的第一多路复用器的选择引脚和第二多路复用器的选择引脚连接。

可选地，所述按照所述选择信号对应的导通关系将所述BMC的第一JTAG接口导通到所述JTAG接口芯片中的目标JTAG接口芯片上的第二JTAG接口之后，还包括：

在需对所述目标JTAG接口芯片进行复位操作时，通过所述BMC上的第一复位接口将复位信号传输到所述目标JTAG接口芯片上的第二复位接口，以便所述目标JTAG接口芯片接收到所述复位信号之后，执行复位操作，其中，所述JTAG接口芯片为带有JTAG接口的芯片，所述第一复位接口与所述第二复位接口之间直接相连。

第二方面，本申请公开了一种服务器，所述服务器中包括BMC、多路复用器及JTAG接口芯片，所述BMC的第一通用型输入输出引脚与所述多路复用器的使能引脚连接，所述BMC的第二通用型输入输出引脚与所述多路复用器的选择引脚连接，所述BMC的第一JTAG接口与所述多路复用器上的输出引脚连接，所述多路复用器上的输入引脚与所述JTAG接口芯片上的第二JTAG接口对应连接，包括：

所述BMC的第一通用型输入输出引脚，用于在所述BMC获取到对所述JTAG接口芯片进行管理的芯片管理指令时，输出预设有效使能信号；

所述BMC的第二通用型输入输出引脚，用于在所述BMC获取到对所述JTAG接口芯片进行管理的芯片管理指令时，输出选择信号；

所述多路复用器上的使能引脚，用于接收所述预设有效使能信号；

所述多路复用器上的选择引脚，用于接收所述选择信号，并按照所述选择信号对应的导通关系将所述BMC的第一JTAG接口导通到所述JTAG接口芯片中的目标JTAG接口芯片上的第二JTAG接口，其中，所述导通关系由所述多路复用器确定；

所述BMC的第一JTAG接口，用于将所述芯片管理指令传输到所述目标JTAG接口芯片上的第二JTAG接口，以便所述目标JTAG接口芯片执行所述芯片管理指令。

可选地，所述多路复用器为PI3B3257LE，所述JTAG接口芯片为CPLD、PCIe SLOT。

可选地，在所述多路复用器的数量为2时，所述BMC的第一通用型输入输出引脚中的第一个引脚与所述第一多路复用器的使能引脚连接，所述BMC的第一通用型输入输出引脚中的第二个引脚与所述第二多路复用器的使能引脚连接，所述BMC的第二通用型输入输出引脚分别与所述多路复用器中的第一多路复用器的选择引脚和第二多路复用器的选择引脚连接。

可选地，所述服务器，还包括：

所述BMC上的第一复位接口，用于在按照所述选择信号对应的导通关系将所述BMC的第一JTAG接口导通到所述JTAG接口芯片中的目标JTAG接口芯片上的第二JTAG接口之后，需对所述目标JTAG接口芯片进行复位操作时，将复位信号传输到所述目标JTAG接口芯片上的第二复位接口，以便所述目标JTAG接口芯片接收到所述复位信号之后，执行复位操作，其中，所述JTAG接口芯片为带有JTAG接口的芯片，所述第一复位接口与所述第二复位接口之间直接相连。

第三方面，本申请公开了一种计算机可读存储介质，用于保存计算机程序，其中，所述计算机程序被处理器执行时实现前述公开的通过BMC管理JTAG接口芯片的方法。

可见，本申请应用于服务器，其中，所述服务器中包括BMC、多路复用器及JTAG接口芯片，所述BMC的第一通用型输入输出引脚与所述多路复用器的使能引脚连接，所述BMC的第二通用型输入输出引脚与所述多路复用器的选择引脚连接，所述BMC的第一JTAG接口与所述多路复用器上的输出引脚连接，所述多路复用器上的输入引脚与所述JTAG接口芯片上的第二JTAG接口对应连接，包括：在所述BMC获取到对所述JTAG接口芯片进行管理的芯片管理指令时，通过所述BMC的第一通用型输入输出引脚输出预设有效使能信号，并通过所述BMC的第二通用型输入输出引脚输出选择信号；通过所述多路复用器上的使能引脚接收所述预设有效使能信号，通过所述多路复用器上的选择引脚接收所述选择信号，并按照所述选择信号对应的导通关系将所述BMC的第一JTAG接口导通到所述JTAG接口芯片中的目标JTAG接口芯片上的第二JTAG接口，其中，所述导通关系由所述多路复用器确定；通过所述BMC的第一JTAG接口将所述芯片管理指令传输到所述目标JTAG接口芯片上的第二JTAG接口，以便所述目标JTAG接口芯片执行所述芯片管理指令。由此可见，本申请使用BMC对JTAG接口芯片进行管理时，不是直接将BMC与JTAG接口芯片相连接，而是利用多路复用器进行扩展连接，使得BMC可以管理更多的JTAG芯片，且由于一个多路复用器可以连接不同的JTAG芯片，相比于现有技术中一个JTAG芯片需要一个连接器而言，可以节约硬件成本，减少服务器的成本。且可以通过BMC的管理接口对通过多路复用器相连接的JTAG接口芯片进行管理，从而能够方便地通过BMC对JTAG接口芯片进行管理。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有的服务器中的带有JTAG接口的芯片管理示意图；

图2为本申请公开的一种通过BMC管理JTAG接口芯片的方法流程图；

图3为本申请公开的一种BMC、多路复用器和JTAG接口芯片之间的连接示意图；

图4a为本申请公开的一种BMC、多路复用器和JTAG接口芯片之间的连接原理图；

图4b为本申请公开的一种BMC、多路复用器和JTAG接口芯片之间的连接原理图；

图5为本申请公开的图4a、4b所示的原理图中的导通关系；

图6a为本申请公开的利用BMC对JTAG接口芯片进行复位的原理图；

图6b为本申请公开的利用BMC对JTAG接口芯片进行复位的原理图；

图7为本申请公开的一种服务器结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

如图1所示，现有的服务器中的带有JTAG接口的芯片一般都是通过将芯片连接到主板上设置的连接器上，再将PC端通过USB接口连接到连接器上，通过连接器将所述程序烧录到芯片中，从而实现对带有JTAG接口的芯片进行FW更新或debug，其中，图1中的MB为主板，notebook表示PC端。但是在此方式下，一个芯片便需要一个连接器，使得主板上的面积被连接器大量占用，且增加了服务器生产的成本。有鉴于此，本申请提出了一种通过BMC管理JTAG接口芯片的方法，能够方便地通过BMC对JTAG接口芯片进行管理，减少服务器的成本。

参见图2所示，本申请实施例公开了一种通过BMC管理JTAG接口芯片的方法，应用于服务器，其中，所述服务器中包括BMC、多路复用器及JTAG接口芯片，所述BMC的第一通用型输入输出引脚与所述多路复用器的使能引脚连接，所述BMC的第二通用型输入输出引脚与所述多路复用器的选择引脚连接，所述BMC的第一JTAG接口与所述多路复用器上的输出引脚连接，所述多路复用器上的输入引脚与所述JTAG接口芯片上的第二JTAG接口对应连接，该方法包括：

步骤S11：在所述BMC获取到对所述JTAG接口芯片进行管理的芯片管理指令时，通过所述BMC的第一通用型输入输出引脚输出预设有效使能信号，并通过所述BMC的第二通用型输入输出引脚输出选择信号。

在具体的实施过程中，所述服务器包括BMC(Baseboard Management Controller，基板管理控制器)、多路复用器以及JTAG接口芯片，其中，所述JTAG接口芯片为带有JTAG接口的芯片，所述多路复用器的数量大于等于1。所述BMC的第一通用型输入输出引脚(General Purpose Input/Output，GPIO，通用型输入输出)与所述多路复用器的使能引脚连接，所述BMC的第二通用型输入输出引脚与所述多路复用器的选择引脚连接，所述BMC的第一JTAG接口与所述多路复用器上的输出引脚连接，所述多路复用器上的输入引脚与所述JTAG接口芯片上的第二JTAG接口对应连接。由于所述第一JTAG接口和所述第二JTAG接口都包括四个接口，分别是TDO、TDI、TMA、TCK。所以所述BMC的第一JTAG接口与所述多路复用器上的输出引脚连接之后，需要根据所述BMC的第一JTAG接口与所述多路复用器上的输出引脚之间的连接情况，对所述多路复用器上的输入引脚与所述JTAG接口芯片上的第二JTAG接口进行对应连接，例如，所述BMC的第一JTAG接口中的TDO与所述多路复用器上的第二JTAG接口中的第一输出引脚相连接，则所述JTAG接口芯片的第二JTAG接口中的TDO与所述多路复用器的第一输出引脚对应的第一输入引脚相连接。

在所述BMC获取到对所述JTAG接口芯片进行管理的芯片管理指令时，通过所述BMC的第一通用型输入输出引脚输出预设有效使能信号，并通过所述BMC的第二通用型输入输出引脚输出选择信号，其中，所述芯片管理指令可以为更新FW指令以及debug指令等，也即，可以通过所述BMC对所述JTAG接口芯片进行FW更新和debug操作。

也即，可以通过所述BMC上的管理端口对其通过多路复用器连接的JTAG接口芯片进行管理，所以可以通过所述BMC上的管理端口获取用于对所述JTAG接口芯片进行管理的芯片管理指令，当所述BMC获取到所述芯片管理指令时，便表示需要对所述JTAG接口芯片进行管理，所以所述JTAG接口芯片需要与所述BMC导通，也即，需要通过所述BMC的第一通用型输入输出引脚输出预设有效使能信号，并通过所述BMC的第二通用型输入输出引脚输出选择信号，其中，所述预设有效使能信号可以为低电平使能信号，所述预设有效使能信号用于让所述多路复用器处于非断路状态。也即，所述通过所述BMC的第一通用型输入输出引脚输出预设有效使能信号，包括：通过所述BMC的第一通用型输入输出引脚输出低电平使能信号。

步骤S12：通过所述多路复用器上的使能引脚接收所述预设有效使能信号，通过所述多路复用器上的选择引脚接收所述选择信号，并按照所述选择信号对应的导通关系将所述BMC的第一JTAG接口导通到所述JTAG接口芯片中的目标JTAG接口芯片上的第二JTAG接口，其中，所述导通关系由所述多路复用器确定。

可以理解的是，便需要通过所述多路复用器上的使能引脚接收所述预设有效使能信号，通过所述多路复用器上的选择引脚接收所述选择信号，然后按照所述选择信号对应的导通关系将所述BMC的第一JTAG接口导通到所述JTAG接口芯片中的目标JTAG接口芯片上的第二JTAG接口，其中，所述导通关系由所述多路复用器确定，所述导通关系可以根据所述多路复用器对应的真值表确定，具体将所述BMC与所述多路复用器上连接的哪一个JTAG接口芯片导通根据所述选择信号与对应的导通关系确定。

步骤S13：通过所述BMC的第一JTAG接口将所述芯片管理指令传输到所述目标JTAG接口芯片上的第二JTAG接口，以便所述目标JTAG接口芯片执行所述芯片管理指令。

在将所述BMC与所述目标JTAG接口芯片导通之后，便可以通过所述BMC的第一JTAG接口将所述芯片管理指令传输到所述目标JTAG接口芯片上的第二JTAG接口，以便所述目标JTAG接口芯片执行所述芯片管理指令。

在实际实施过程中，按照所述选择信号对应的导通关系将所述BMC的第一JTAG接口导通到所述JTAG接口芯片中的目标JTAG接口芯片上的第二JTAG接口之后，还包括：在需对所述目标JTAG接口芯片进行复位操作时，通过所述BMC上的第一复位接口将复位信号传输到所述目标JTAG接口芯片上的第二复位接口，以便所述目标JTAG接口芯片接收到所述复位信号之后，执行复位操作，其中，所述JTAG接口芯片为带有JTAG接口的芯片，所述第一复位接口与所述第二复位接口之间直接相连。

也即，所述目标JTAG接口芯片的第二复位接口可以为所述BMC的第一复位接口相连接，当所述BMC的第一JTAG接口导通到所述目标JTAG接口芯片的第二JTAG接口时，所以所述BMC的第一复位接口也导通到所述目标JTAG接口芯片的第二复位接口，可以对所述目标JTAG接口芯片进行复位操作。

可见，本申请应用于服务器，其中，所述服务器中包括BMC、多路复用器及JTAG接口芯片，所述BMC的第一通用型输入输出引脚与所述多路复用器的使能引脚连接，所述BMC的第二通用型输入输出引脚与所述多路复用器的选择引脚连接，所述BMC的第一JTAG接口与所述多路复用器上的输出引脚连接，所述多路复用器上的输入引脚与所述JTAG接口芯片上的第二JTAG接口对应连接，包括：在所述BMC获取到对所述JTAG接口芯片进行管理的芯片管理指令时，通过所述BMC的第一通用型输入输出引脚输出预设有效使能信号，并通过所述BMC的第二通用型输入输出引脚输出选择信号；通过所述多路复用器上的使能引脚接收所述预设有效使能信号，通过所述多路复用器上的选择引脚接收所述选择信号，并按照所述选择信号对应的导通关系将所述BMC的第一JTAG接口导通到所述JTAG接口芯片中的目标JTAG接口芯片上的第二JTAG接口，其中，所述导通关系由所述多路复用器确定；通过所述BMC的第一JTAG接口将所述芯片管理指令传输到所述目标JTAG接口芯片上的第二JTAG接口，以便所述目标JTAG接口芯片执行所述芯片管理指令。由此可见，本申请使用BMC对JTAG接口芯片进行管理时，不是直接将BMC与JTAG接口芯片相连接，而是利用多路复用器进行扩展连接，使得BMC可以管理更多的JTAG芯片，且由于一个多路复用器可以连接不同的JTAG芯片，相比于现有技术中一个JTAG芯片需要一个连接器而言，可以节约硬件成本，减少服务器的成本。且可以通过BMC的管理接口对通过多路复用器相连接的JTAG接口芯片进行管理，从而能够方便地通过BMC对JTAG接口芯片进行管理。

在具体的实施过程中，所述多路复用器为PI3B3257LE，所述JTAG接口芯片为CPLD、PCIe SLOT。

所述多路复用器的数量可以大于1，所以在所述多路复用器的数量为2时，所述BMC的第一通用型输入输出引脚中的第一个引脚与所述第一多路复用器的使能引脚连接，所述BMC的第一通用型输入输出引脚中的第二个引脚与所述第二多路复用器的使能引脚连接，所述BMC的第二通用型输入输出引脚分别与所述多路复用器中的第一多路复用器的选择引脚和第二多路复用器的选择引脚连接。

当所述多路复用器为PI3B3257LE，且所述多路复用器包括两个，所述JTAG接口芯片为CPLD、PCIe SLOT3、PCIe SLOT4、PCIe SLOT5时，所述BMC、所述多路复用器和所述JTAG接口芯片之间的连接可参见图3所示，所述BMC的第一通用型输入输出引脚中的第一个引脚与所述第一多路复用器的使能引脚Enable连接，所述BMC的第一通用型输入输出引脚中的第二个引脚与所述第二多路复用器的使能引脚Enable连接，所述BMC的第二通用型输入输出引脚分别与所述多路复用器中的第一多路复用器的选择引脚Select和第二多路复用器的选择引脚Select连接，所述BMC的第一JTAG接口与所述分别于所述第一多路复用器上的输出引脚和所述第二多路复用器的输出引脚均连接，所述第一多路复用器上的第一输入引脚与CPLD的第二JTAG接口对应连接，所述第一多路复用器上的第二输入引脚与PCIe SLOT3的第二JTAG接口对应连接，所述第二多路复用器上的第三输入引脚与PCIe SLOT4的第二JTAG接口对应连接，所述第二多路复用器上的第四输入引脚与PCIe SLOT5的第二JTAG接口对应连接。

参见图4a所示，为所述BMC、所述多路复用器和所述JTAG接口芯片之间的连接的原理图。所述BMC的第一通用型输入输出引脚中的第一个引脚JTAG_MUX1_EN_N与所述第一多路复用器(也即图中的U50)的使能引脚Enable(也即图中的15引脚E#)连接，所述BMC的第二通用型输入输出引脚BMC_JTAG_SELECT与所述多路复用器中的第一多路复用器(也即图中的U50)的选择引脚Select(也即图中的1引脚S)连接，所述第一多路复用器(也即图中的U50)的电源引脚(也即图中的16引脚VCC)连接P3V3的AUX电源，所述第一多路复用器(也即图中的U50)的接地引脚(也即图中的8引脚GND)接地，所述BMC的第一JTAG接口中的ARM_TDO引脚与所述第一多路复用器(也即图中的U50)的输出引脚YA连接，所述BMC的第一JTAG接口中的ARM_TDI引脚与所述第一多路复用器(也即图中的U50)的输出引脚YB连接，所述BMC的第一JTAG接口中的ARM_TMS引脚与所述第一多路复用器(也即图中的U50)的输出引脚YC连接，所述BMC的第一JTAG接口中的ARM_TCK引脚与所述第一多路复用器(也即图中的U50)的输出引脚YD连接，所述第一多路复用器(也即图中的U50)上的IA0与CPLD的CPLD_IO_TDO连接，所述第一多路复用器(也即图中的U50)上的IB0与CPLD的CPLD_IO_TDI连接，所述第一多路复用器(也即图中的U50)上的IC0与CPLD的CPLD_IO_TMS连接，所述第一多路复用器(也即图中的U50)上的ID0与CPLD的CPLD_IO_TCK连接。所述第一多路复用器(也即图中的U50)上的IA1与PCIe SLOT3的SLOT3_TDO连接，所述第一多路复用器(也即图中的U50)上的IB1与PCIe SLOT3的SLOT3_TDI连接，所述第一多路复用器(也即图中的U50)上的IC1与PCIeSLOT3的SLOT3_TMS连接，所述第一多路复用器(也即图中的U50)上的ID1与PCIe SLOT3的SLOT3_TCK连接。

参见图4b所示，为所述BMC、所述多路复用器和所述JTAG接口芯片之间的连接的原理图。所述BMC的第一通用型输入输出引脚中的第二个引脚JTAG_MUX2_EN_N与所述第二多路复用器(也即图中的U57)的使能引脚Enable(也即图中的15引脚E#)连接，所述BMC的第二通用型输入输出引脚BMC_JTAG_SELECT与所述多路复用器中的第二多路复用器(也即图中的U57)的选择引脚Select(也即图中的1引脚S)连接，所述第二多路复用器(也即图中的U57)的电源引脚(也即图中的16引脚VCC)连接P3V3的AUX电源，所述第二多路复用器(也即图中的U57)的接地引脚(也即图中的8引脚GND)接地，所述BMC的第一JTAG接口中的ARM_TDO引脚与所述第二多路复用器(也即图中的U57)的输出引脚YA连接，所述BMC的第一JTAG接口中的ARM_TDI引脚与所述第二多路复用器(也即图中的U57)的输出引脚YB连接，所述BMC的第一JTAG接口中的ARM_TMS引脚与所述第二多路复用器(也即图中的U57)的输出引脚YC连接，所述BMC的第一JTAG接口中的ARM_TCK引脚与所述第二多路复用器(也即图中的U57)的输出引脚YD连接。所述第二多路复用器(也即图中的U57)上的IA0与PCIe SLOT4的SLOT4_TDO连接,所述第二多路复用器(也即图中的U57)上的IB0与PCIe SLOT4的SLOT4_TDI连接，所述第二多路复用器(也即图中的U57)上的IC0与PCIe SLOT4的SLOT4_TMS连接，所述第二多路复用器(也即图中的U57)上的ID0与PCIe SLOT4的SLOT4_TCK连接。所述第二多路复用器(也即图中的U57)上的IA1与PCIe SLOT5的SLOT5_TDO连接，所述第二多路复用器(也即图中的U57)上的IB1与PCIe SLOT5的SLOT5_TDI连接，所述第二多路复用器(也即图中的U57)上的IC1与PCIe SLOT5的SLOT5_TMS连接，所述第二多路复用器(也即图中的U57)上的ID1与PCIe SLOT5的SLOT5_TCK连接。

参见图5所示，为图4a、4b所示的原理图中的导通关系。当JTAG_MUX1_EN_N为High，该第一多路复用器为断路状态无功能。JTAG_MUX1_EN_N为Low又BMC_JTAG_SELECT为Low，BMC的第一JTAG接口导通到CPLD的第二JTAG接口，如果BMC_JTAG_SELECT为High，则BMC的第一JTAG接口导通到PCIE SLOT3的第二JTAG接口。当JTAG_MUX2_EN_N为High，该第二多路复用器为断路状态无功能。JTAG_MUX2_EN_N为Low又BMC_JTAG_SELECT为Low，BMC的第一JTAG接口导通到PCIE SLOT4的第二JTAG接口，如果BMC_JTAG_SELECT为High，则BMC的第一JTAG接口导通到PCIE SLOT5的第二JTAG接口。

参见图6a、6b所示，为利用BMC对JTAG接口芯片进行复位的原理图。将BMC上的第一复位接口ARM_nTRST分别于与PCIE SLOT3上的第二复位接口SLOT3_TRST_N、与PCIE SLOT4上的第二复位接口SLOT4_TRST_N以及与PCIE SLOT5上的第二复位接口SLOT5_TRST_N相连接。当JTAG_MUX1_EN_N为Low，BMC_JTAG_SELECT为High，图中U117的2与4导通，U116的2与6导通，所以BMC上的第一复位接口ARM_nTRST导通到PCIE SLOT3上的第二复位接口SLOT3_TRST_N。当JTAG_MUX2_EN_N为Low，BMC_JTAG_SELECT为Low，图中U23的2与6导通、3与5导通，U42的2与6导通，所以BMC上的第一复位接口ARM_nTRST导通到PCIE SLOT4上的第二复位接口SLOT4_TRST_N。当JTAG_MUX2_EN_N为Low，BMC_JTAG_SELECT为High，图中U118的2与4导通，U116的3与5导通，所以BMC上的第一复位接口ARM_nTRST导通到PCIE SLOT5上的第二复位接口SLOT5_TRST_N。

参见图7所示，本申请实施例公开了一种服务器，所述服务器中包括BMC11、多路复用器12及JTAG接口芯片13，所述BMC11的第一通用型输入输出引脚111与所述多路复用器12的使能引脚连接121，所述BMC的第二通用型输入输出引脚112与所述多路复用器12的选择引脚122连接，所述BMC11的第一JTAG接口113与所述多路复用器12上的输出引脚123连接，所述多路复用器12上的输入引脚124与所述JTAG接口芯片13上的第二JTAG接口131对应连接，

所述BMC11的第一通用型输入输出引脚111，用于在所述BMC获取到对所述JTAG接口芯片进行管理的芯片管理指令时，输出预设有效使能信号；

所述BMC11的第二通用型输入输出引脚112，用于在所述BMC获取到对所述JTAG接口芯片进行管理的芯片管理指令时，输出选择信号；

所述多路复用器12上的使能引脚121，用于接收所述预设有效使能信号；

所述多路复用器12上的选择引脚122，用于接收所述选择信号，并按照所述选择信号对应的导通关系将所述BMC11的第一JTAG接口113导通到所述JTAG接口芯片13中的目标JTAG接口芯片13上的第二JTAG接口131，其中，所述导通关系由所述多路复用器确定；

所述BMC11的第一JTAG接口113，用于将所述芯片管理指令传输到所述目标JTAG接口芯片上的第二JTAG接口131，以便所述目标JTAG接口芯片执行所述芯片管理指令。

可见，本申请应用于服务器，其中，所述服务器中包括BMC、多路复用器及JTAG接口芯片，所述BMC的第一通用型输入输出引脚与所述多路复用器的使能引脚连接，所述BMC的第二通用型输入输出引脚与所述多路复用器的选择引脚连接，所述BMC的第一JTAG接口与所述多路复用器上的输出引脚连接，所述多路复用器上的输入引脚与所述JTAG接口芯片上的第二JTAG接口对应连接，包括：在所述BMC获取到对所述JTAG接口芯片进行管理的芯片管理指令时，通过所述BMC的第一通用型输入输出引脚输出预设有效使能信号，并通过所述BMC的第二通用型输入输出引脚输出选择信号；通过所述多路复用器上的使能引脚接收所述预设有效使能信号，通过所述多路复用器上的选择引脚接收所述选择信号，并按照所述选择信号对应的导通关系将所述BMC的第一JTAG接口导通到所述JTAG接口芯片中的目标JTAG接口芯片上的第二JTAG接口，其中，所述导通关系由所述多路复用器确定；通过所述BMC的第一JTAG接口将所述芯片管理指令传输到所述目标JTAG接口芯片上的第二JTAG接口，以便所述目标JTAG接口芯片执行所述芯片管理指令。由此可见，本申请使用BMC对JTAG接口芯片进行管理时，不是直接将BMC与JTAG接口芯片相连接，而是利用多路复用器进行扩展连接，使得BMC可以管理更多的JTAG芯片，且由于一个多路复用器可以连接不同的JTAG芯片，相比于现有技术中一个JTAG芯片需要一个连接器而言，可以节约硬件成本，减少服务器的成本。且可以通过BMC的管理接口对通过多路复用器相连接的JTAG接口芯片进行管理，从而能够方便地通过BMC对JTAG接口芯片进行管理。

在具体的实施过程中，所述多路复用器12为PI3B3257LE，所述JTAG接口芯片13为CPLD、PCIe SLOT。

在具体的实施过程中，所述第一通用型输入输出引脚111，用于：

输出低电平使能信号。

在具体的实施过程中，在所述多路复用器12的数量为2时，所述BMC11的第一通用型输入输出引脚111中的第一个引脚与所述第一多路复用器12的使能引脚121连接，所述BMC的第一通用型输入输出引脚111中的第二个引脚与所述第二多路复用器12的使能引脚121连接，所述BMC11的第二通用型输入输出引脚112分别与所述多路复用器12中的第一多路复用器的选择引脚122和第二多路复用器的选择引脚122连接。

在具体的实施过程中，所述服务器，还包括：

所述BMC11上的第一复位接口114，用于在按照所述选择信号对应的导通关系将所述BMC11的第一JTAG接口113导通到所述JTAG接口芯片13中的目标JTAG接口芯片上的第二JTAG接口131之后，需对所述目标JTAG接口芯片进行复位操作时，将复位信号传输到所述目标JTAG接口芯片上的第二复位接口132，以便所述目标JTAG接口芯片接收到所述复位信号之后，执行复位操作，其中，所述JTAG接口芯片为带有JTAG接口的芯片，所述第一复位接口114与所述第二复位接口132之间直接相连。

进一步的，本申请实施例还公开了一种计算机可读存储介质，用于保存计算机程序，其中，所述计算机程序被处理器执行时实现前述任一实施例中公开的通过BMC管理JTAG接口芯片的方法。

其中，关于上述通过BMC管理JTAG接口芯片的方法的具体过程可以参考前述实施例中公开的相应内容，在此不再进行赘述。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

最后，还需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得一系列包含其他要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本申请所提供的一种通过BMC管理JTAG接口芯片的方法、服务器及介质进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。