一种半导体器件

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件。

背景技术

横向双扩散金属氧化物半导体场效应管(LDMOS)由于其具有横向沟道且电极均位于器件表面，便于与其他低压电路、器件集成，因此被广泛应用与高压集成电路与智能功率集成电路中。在LDMOS器件的制造过程中，击穿电压与比导通电阻之间存在制约关系，在提高器件击穿电压的同时，比导通电阻也会随着增大。但功率器件的关键在于实现高耐压和低功耗，因此，缓解击穿电压与比导通电阻之间矛盾关系，在提高击穿电压的同时降低比导通电阻，以得到高性能的LDMOS器件，成为功率器件设计时需要考虑的重要问题。

因此，超结结构被应用到LDMOS器件的设计中，主要是通过将常规LDMOS器件中的低掺杂漂移区用一组交替排布的较高浓度的N柱区和P柱区代替。理论上，由于P柱区与N柱区之间的电荷补偿，可以获得很高的击穿电压，而高掺杂的N柱区则可以获得很低的导通电阻，使得在保持高击穿电压的同时大幅降低比导通电阻，进一步提高器件性能。但是，超结结构的应用，需要N柱区与P柱区之间的电荷相平衡，实现N柱区与P柱区全耗尽才能保证器件具有较高的击穿电压。但是，在实际生产过程中，容易出现衬底辅助耗尽效应，导致击穿电压急剧下降。

其中，衬底辅助耗尽效应主要是指：横向超结结构中的N柱区不仅与相邻的P柱区相互耗尽，还与P型衬底相互耗尽，在N柱区与P型衬底形成的纵向PN结和纵向耗尽，打破了超结中N柱区和P柱区之间的电荷平衡，使N柱区提前耗尽，P柱区不能被完全耗尽。而且，纵向PN结的耗尽作用从源端到漏端逐渐增强，这加剧了超结结构中的电荷非平衡。这种非平衡使器件表面的电场分布不均匀，且从源端到漏端逐渐增强，器件因漏端电场过高而提前击穿，造成耐压降低。

发明内容

本发明的目的在于提供一种半导体器件，以解决超结结构的引入，容易发生衬底辅助耗尽效应，导致击穿电压降低的问题。

为解决上述技术问题，本发明提供一种半导体器件，包括：

衬底，所述衬底中形成有漂移区和阱区，所述漂移区中形成有漏区；

超结结构，形成在所述漂移区中并位于所述阱区和所述漏区之间，且所述超结结构的尺寸小于所述阱区至所述漏区之间的间隔尺寸，以使所述超结结构和所述阱区间隔设置；以及，

栅极结构，形成在所述衬底上，并且所述栅极结构覆盖所述阱区并延伸至所述超结结构。

可选的，所述超结结构包括至少一个N柱区和至少一个P柱区，所述N柱区和所述P柱区在垂直于阱区至漏区的方向交替设置。

可选的，所述超结结构的多个柱区中，沿着排布方向设置在边缘位置的柱区为所述P柱区。

可选的，所述超结结构中的P柱区在排布方向上的总宽度大于所述超结结构中的N柱区在排布方向上的总宽度。

可选的，所述漂移区为N型掺杂区，所述衬底为P型衬底。

可选的，所述超结结构还和所述漏区间隔设置。

可选的，所述超结结构距离所述漏区的尺寸小于所述超结结构距离所述阱区的尺寸。

可选的，还包括场氧化层，覆盖在所述漂移区上方并至少部分位于所述栅极结构的下方。

可选的，还包括源区，形成在所述阱区中。

可选的，还包括体接触区，位于所述阱区内。

在本发明提供的半导体器件，超结结构形成在漂移区中并位于阱区和漏区之间，且超结结构的尺寸小于阱区与漏区之间的间隔结构，使超结结构和阱区间隔设置。即，减小超结结构的长度，在阱区与超结结构间保留部分漂移区，通过阱区与超结结构之间的漂移区与衬底进行相互耗尽，提高源端的电场强度，降低超结结构中的电荷非平衡，从而有助于消除衬底辅助耗尽效应，提高器件表面的电场分布的均匀性，大幅提高器件的击穿电压。同时，栅极结构覆盖阱区并延伸至超结结构，有助于提高器件表面的电场均匀性，可进一步提高击穿电压。

附图说明

图1是本发明一实施例提供的半导体器件的立体示意图；

图2是本发明一实施例提供的半导体器件由P柱区指向N柱区方向的剖面示意图；

图3是本发明一实施例提供的半导体器件的俯视示意图；

图中，

100-衬底；200-阱区；300-源区；310-源极；400-体接触区；500-漂移区；600-超结结构；610-N柱区；620-P柱区；700-漏区；710-漏极；800-栅极结构；900-场氧化层。

具体实施方式

现有的LDMOS器件中，希望通过超结结构，使得在保持高击穿电压的同时大幅降低比导通电阻，进一步提高器件性能。但是，在实际生产过程中，超结结构的加入，容易出现衬底辅助耗尽效应，导致击穿电压急剧下降。

本实施例提供了一种半导体器件，设置超结结构形成在漂移区中并位于阱区和漏区之间，且超结结构的尺寸小于阱区与漏区之间的间隔结构，使超结结构和阱区间隔设置。从而，通过阱区与超结结构之间的漂移区与衬底进行相互耗尽，提高源端的电场强度，降低超结结构中的电荷非平衡，从而有助于消除衬底辅助耗尽效应，提高器件表面的电场分布的均匀性，大幅提高器件的击穿电压。

以下结合附图和具体实施例对本发明提出的半导体器件作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

图1是本发明一实施例提供的半导体器件的立体示意图；图2是本发明一实施例提供的半导体器件由P柱区指向N柱区方向的剖面示意图；图3是本发明一实施例提供的半导体器件的俯视示意图。如图1-图3所示，本实施例提供的半导体器件，包括：衬底100、阱区200、源区300、漂移区500、超结结构600、漏区700和栅极结构800。

具体的，如图1所示，本实施例中，所述衬底100上形成有漂移区500和阱区200，所述漂移区500中形成有漏区700；所述超结结构600形成在所述漂移区500中并位于所述阱区200和所述漏区700之间，且所述超结结构600的尺寸小于所述阱区200至所述漏区700之间的间隔尺寸，以使所述超结结构600和所述阱区200间隔设置；所述栅极结构800形成在所述衬底100上，并且所述栅极结构800覆盖所述阱区200并延伸至所述超结结构600。本实施例中，所述衬底100例如为P型衬底，所述阱区200为P型阱区，所述源区300为N型掺杂区，所述漂移区500为N型掺杂区，所述栅极结构900上包括栅氧化层和多晶硅栅电极。同时，所述漏区800上形成有漏极810，所述漏极810为金属漏电极。

继续参考图1所示，所述阱区200中形成有源区300和体接触区400。其中，所述源区300为N型重掺杂区，所述体接触区400与所述源区300相接触，为P型重掺杂区。此外，所述源区300上形成有源极310，所述源极310为金属源电极，位于所述体接触区400与所述源区300的交界区域的上方。

继续参考图1所示，所述超结结构700包括至少一个N柱区710和至少一个P柱区720，所述N柱区710和所述P柱区720在垂直于阱区至漏区的方向(Y方向)交替设置。

本实施例中，位于阱区与超结结构间的漂移区可与衬底和P柱区相互耗尽，而且该漂移区与衬底相互耗尽，可提高源端的电场强度，进一步加快P柱区的耗尽，从而降低超结结构中的非平衡，有助于消除器件衬底辅助耗尽效应，从而提高器件表面的电场分布的均匀性，大幅提高器件的击穿电压。

此外，栅极结构覆盖阱区并延伸至超结结构，可有效降低P柱区与N柱区间形成的PN结所形成的电场峰值，进一步提高器件表面的电场均匀性，有助于提高击穿电压。

进一步的，所述超结结构700的多个柱区中，沿着排布方向设置在边缘位置的柱区为所述P柱区720。具体的，如图1所示，本实施例中，所述超结结构700包括2个P柱区720和1个N柱区710，且排布在边缘位置的柱区为P柱区720，即所述N柱区710位于所述P柱区720之间。

继续参考图1所示，所述超结结构700中的P柱区720在排布方向上的总宽度大于所述超结结构700中的N柱区710在排布方向上的总宽度。其中，所述P柱区720的宽度Wp为所述P柱区720在垂直于阱区至漏区的方向(Y方向)上的尺寸，所述N柱区710的宽度Wn为所述N柱区720在垂直于阱区至漏区的方向(Y方向)上的尺寸。具体的，所述P柱区720的数量例如为N，每个所述P柱区720的宽度依次为Wp1、Wp2、……WpN；N柱区710的数量为例如M(M＝N-1)，每个所述N柱区710的宽度依次为Wn1、Wn2、……WnM，则有(Wp1+Wp2+……+WpN)>(Wn1+Wn2+……+WnM)。本实施例中，例如设置每个P柱区720的宽度均为Wp，每个N柱区710的宽度均为Wn，则有N*Wp>M*Wn。同时，所述P柱区720与所述N柱区710的掺杂浓度。在其他实施例中，也可设置每个P柱区720或每个N柱区710的宽度不相同，以及也可设置所述P柱区720与所述N柱区710的掺杂浓度不同。具体的，例如设置多个所述P柱区的宽度之和为多个所述N柱区710的宽度之和的两倍以上。即，在本实施例中，N*Wp>2*M*Wn。

本实施例中，缩短超结结构的长度，在阱区与超结结构间留出部分漂移区，P柱区分别与N柱区和该漂移区进行相互耗尽，且源端电场强度的增大，加快P柱区的耗尽速度，为避免P柱区提前耗尽，而N柱区不能被完全耗尽，则设置P柱区位于超结结构的边缘位置，且相应增大P柱区的宽度，从而进一步降低超结结构中的电荷非平衡，有助于提高器件的击穿电压。

继续参考图1所示，本实施例中，所述超结结构700还和所述漏区800间隔设置。其中，所述超结结构700距离所述漏区800的尺寸小于所述超结结构700距离所述阱区200的尺寸。即，所述超结结构700将所述漂移区500分为两部分，所述漂移区500靠近所述阱区200的部分的尺寸大于所述漂移区500靠近所述漏区800的尺寸。本实施例中，在漏端也保留部分漂移区，可使该漂移区与衬底相互耗尽，以降低漏端的电场强度，进一步提高器件表面的电场分布均匀性。

同时，本实施例提供的半导体器件还包括场氧化层900，覆盖在所述漂移区500上方并至少部分位于所述栅极结构900的下方。其中，所述场氧化层900的材质例如为二氧化硅。

综上可见，超结结构形成在漂移区中并位于阱区和漏区之间，且超结结构的尺寸小于阱区与漏区之间的间隔结构，使超结结构和阱区间隔设置。即，减小超结结构的长度，在阱区与超结结构间保留部分漂移区，通过阱区与超结结构之间的漂移区与衬底进行相互耗尽，提高源端的电场强度，降低超结结构中的电荷非平衡，从而有助于消除衬底辅助耗尽效应，提供器件表面的电场分布的均匀性，大幅提高器件的击穿电压。同时，栅极结构覆盖阱区并延伸至超结结构，有助于提高器件表面的电场均匀性，可进一步提高击穿电压。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。