流水线模数转换器及其MDAC电路

技术领域

本发明涉及流水线模数转换器技术领域，特别涉及一种流水线模数转换器及其MDAC电路。

背景技术

近年来，伴随着无线通信技术的快速发展，对模数转换器(Analog to DigitalConverter，简称ADC)的设计要求越来越高，ADC有了更高精度更高速度的要求。流水线ADC是实现高速高精度ADC的一种常用结构，而MDAC电路(Multiplying Digital to AnalogConverter，乘法数模转换器)是决定流水线ADC性能的关键模块。

图1示出了根据现有技术的一种MDAC电路的结构示意图；图2示出了根据现有技术的MDAC电路的工作时序示意图。参见图1，MDAC电路包括采样电容CSP和CSN、反馈电容CF1和CF2以及余量放大器AMP。采样电容CSP的第一端同时与开关SP1、开关SP2、开关SP3的第一端连接，开关SP1的第二端连接模拟输入信号VIP，开关SP2的第二端连接参考电压信号VRP，开关SP3的第二端连接参考电压信号VRN；采样电容CSN的第一端同时与开关SN1、开关SN2、开关SN3的第一端连接，开关SN1的第二端连接模拟输入信号VIN，开关SN2的第二端连接参考电压信号VRP，开关SN3的第二端连接参考电压信号VRN；采样电容CSP的第二端与共模参考电压VCMS之间接有开关SP5，采样电容CSP的第二端与余量放大器AMP的正相输入端之间接有开关SP4；采样电容CSN的第二端与共模参考电压VCMS之间接有开关SN5，采样电容CSN的第二端与余量放大器AMP的反相输入端之间接有开关SN4；余量放大器AMP的正相输入端和反相输出端之间接有反馈电容CFP和开关SP6，余量放大器AMP的反相输入端和正相输出端之间接有反馈电容CFN和开关SN6，余量放大器AMP的正相输出端提供输出信号VOUTP，余量放大器AMP的反相输出端提供输出信号VOUTN。

参见图2，时钟信号CKS与时钟信号CKH不同时为高电平，其中，时钟信号CKS的高电平阶段对应MDAC电路的采样阶段，时钟信号CKH的高电平阶段对应MDAC电路的保持阶段。

时钟信号CKS控制开关SN1、开关SP1、开关SN5以及开关SP5的导通和关断，时钟信号CKH控制开关SN4、开关SP4、开关SN6以及开关SP6的导通和关断。在MDAC电路的采样阶段，采样电容CSP和CSN的第一端的共模电压为第一共模电压VCMI＝(VIN+VIP)/2，采样电容CSP、CSN的第二端的共模电压为共模参考电压VCMS，在MDAC电路的保持阶段，采样电容CSP、CSN的第一端的共模电压为第二共模电压VCMR＝(VRP+VRN)/2，第二端的共模电压为余量放大器AMP的输入共模电压VCMB，当MDAC电路由采样阶段向保持阶段切换时，采样电容CSP、CSN的第一端的共模电压会由VCMI切换为VCMR，此时，余量放大器AMP的输入共模电压VCMB＝VCMS+VCMR-VCMI。

为了保证余量放大器AMP正常工作，其输入共模电压VCMB需要等于预设输入共模电压VCMA(余量放大器AMP期望的输入共模电压)。现有技术，会提前将第一共模电压VCMI、第二共模电压VCMR、共模参考电压VCMS、预设输入共模电压VCMA的电压值设置为相等，以使得余量放大器AMP的实际输入共模电压VCMB等于预设输入共模电压VCMA，但是，当第一共模电压VCMI发生变化或者参考电压信号VRN/VRP采用接地电压导致第二共模电压VCMR变化时，会使得余量放大器AMP的输入共模电压VCMB偏离预设输入共模电压VCMA，严重时会导致余量放大器AMP的性能降低，影响流水线ADC的精度和线性度。

因此，有待提出一种新的流水线ADC及其MDAC电路以解决上述问题。

发明内容

鉴于上述问题，本发明的目的在于提供一种流水线模数转换器及其MDAC电路，从而可以提高流水线模数转换器及其MDAC电路的性能。

根据本发明的一方面，提供一种MDAC电路，包括全差分开关电容电路，包括第一采样电容组和余量放大器，所述第一采样电容组的第一端响应于第一时钟信号连接到模拟输入信号，并且响应于第二时钟信号连接到参考电压信号，所述第一采样电容组的第二端响应于所述第二时钟信号连接到所述余量放大器的输入端；共模电压调整电路，用于在所述第一时钟信号的有效阶段期间提供共模参考电压以在所述第一采样电容组的第二端设置共模电压，以及在所述第二时钟信号的有效阶段期间使所述余量放大器的输入共模电压达到预设输入共模电压，其中，所述共模电压调整电路包括第二采样电容组和积分电容，所述第二采样电容组响应于所述第一时钟信号对与所述模拟输入信号相关的第一共模电压进行采样，并响应于所述第二时钟信号对与所述参考电压信号相关的第二共模电压进行采样，并将采样结果与所述预设输入共模电压在所述积分电容上进行运算，以得到所述共模参考电压。

可选地，所述共模参考电压＝所述第一共模电压+所述预设输入共模电压-所述第二共模电压。

可选地，响应于所述第一时钟信号，所述第二采样电容组的第一端连接到所述第一共模电压，所述第二采样电容组的第二端连接到所述积分电容的第一端，响应于所述第二时钟信号，所述第二采样电容组的第一端连接到所述第二共模电压，所述第二采样电容组的第二端连接到所述积分电容的第二端。

可选地，所述预设输入共模电压为所述余量放大器期望的输入共模电压。

可选地，所述积分电容的第一端与所述第一采样电容组的第二端之间设有缓冲器。

可选地，所述第二采样电容组包括：第一采样电容，第一端通过第一开关连接第一参考电压信号，以及通过第二开关连接第一模拟输入信号；第二采样电容，第一端通过第三开关连接第二模拟输入信号，以及通过第四开关连接第二参考电压信号，第二端与所述第一采样电容的第二端连接，其中，所述第二采样电容的第二端还通过第五开关与所述积分电容的第二端连接，以及通过第六开关与所述积分电容的第一端连接，所述第一共模电压为所述第一模拟输入信号和所述第二模拟输入信号的平均电压，所述第二共模电压为所述第一参考电压信号和所述第二参考电压信号的平均电压。

可选地，所述第一参考电压信号或者所述第二参考电压信号采用接地电压。

可选地，所述共模参考电压的调整步长通过改变所述第二采样电容组的等效电容与所述积分电容之间的电容值之比进行调整，所述第一时钟信号和所述第二时钟信号的有效相位不交叠。

可选地，所述第一采样电容组包括第三采样电容和第四采样电容，所述第三采样电容的第一端同时与第七开关、第八开关、第九开关的第一端连接，所述第七开关的第二端连接第一模拟输入信号，所述第八开关的第二端连接第二参考电压信号，第九开关的第二端连接第一参考电压信号，所述第三采样电容的第二端与所述共模参考电压之间接有第十开关，所述第三采样电容的第二端与所述余量放大器的正相输入端之间接有第十一开关；所述第四采样电容的第一端同时与第十二开关、第十三开关、第十四开关的第一端连接，所述第十二开关的第二端连接第二模拟输入信号，所述第十三开关的第二端连接所述第二参考电压信号，所述第十四开关的第二端连接所述第一参考电压信号，所述第四采样电容的第二端与所述共模参考电压之间接有第十五开关，所述第四采样电容的第二端与所述余量放大器的反相输入端之间接有第十六开关；所述余量放大器的正相输入端和反相输出端之间接有第一反馈电容和第十七开关，所述余量放大器的反相输入端和正相输出端之间接有第二反馈电容和第十八开关，所述余量放大器的正相输出端提供第一输出信号，所述余量放大器的反相输出端提供第二输出信号。

根据本发明的另一方面，提供一种流水线模数转换器，包括如上述所述的MDAC电路。

本发明提供的流水线ADC及其MDAC电路，MDAC电路包括全差分开关电容电路和共模电压调整电路，全差分开关电容电路包括第一采样电容组和余量放大器，共模电压调整电路包括第二采样电容组和积分电容，第二采样电容组响应于第一时钟信号对与模拟输入信号相关的第一共模电压进行采样，并响应于第二时钟信号对与参考电压信号相关的第二共模电压进行采样，并将采样结果与预设输入共模电压在积分电容上进行运算，以得到共模参考电压，其中，积分电容在第一时钟信号的有效阶段期间存储上一阶段结束时的共模参考电压与预设输入共模电压之间的差值，以及在第一时钟信号的有效阶段期间和第二采样电容组进行共享电荷，使共模参考电压发生变化，最终使得共模参考电压趋向于一个稳定值，从而保证余量放大器的实际输入共模电压达到预设输入共模电压，提高余量放大器的性能。此外，本发明采用积分电容作为无源积分器，电路实现简单，功耗较低，且共模参考电压的调整范围不受有源积分器运放的输出摆幅限制。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据现有技术的一种MDAC电路的结构示意图；

图2示出了图1所示的MDAC电路的工作时序示意图；

图3示出了根据现有技术的另一种MDAC电路的结构示意图；

图4示出了根据本发明实施例的MDAC电路的共模电压调整电路的结构示意图；

图5示出了根据本发明实施例的一种MDAC电路的工作时序示意图；

图6示出了根据本发明实施例的MDAC电路的电路示意图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件或者模块采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件或电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的，或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

同时，在本专利说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域普通技术人员应当可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本专利说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。

此外，还需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

图3示出了根据现有技术的另一种MDAC电路的结构示意图。图3所示的MDAC电路的工作时序图即为图2所示的工作时序图。

图3所示的MDAC电路在图1所示的MDAC电路的基础上增加了共模电压调整电路200，共模电压调整电路200通过实时跟踪全差分开关电容电路100的采样电容CSP1、CSN1的第一端的第一共模电压VCMI和第二共模电压VCMR的变化来调整余量放大器AMP的输入共模电压VCMB。

具体的，共模电压调整电路200通过采样电容CSP2和CSN2来检测第一共模电压VCMI和第二共模电压VCMR，并通过运算放大器AMP1对余量放大器AMP的预设输入共模电压VCMA进行钳位，结合电容CF3进行积分，从而调整运算放大器AMP1输出的共模参考电压VCMS。由于运算放大器AMP1的钳位，运算放大器AMP1的负输入端始终保持在预设输入共模电压VCMA附近，在流水线ADC的保持阶段，采样电容CSP2和CSN2采样第二共模电压VCMR，此时电容CF3上的电荷量为QF(1)＝CF3*(VCMA-VCMS)，采样电容CSP2和CSN2上的电荷量QR(1)＝CF3*(VCMA-VCMI)，在MDAC电路的采样阶段，运算放大器AMP1的负输入端电荷守恒，因此，运算放大器AMP1的输出电压发生变化，其整体电路可以看作有源积分器，经过数个周期后，共模参考电压VCMS稳定在能使保持阶段余量放大器AMP两端的输入共模电压VCMB接近预设输入共模电压VCMA，从而完成余量放大器AMP的输入共模电压调整。

上述共模调整电路200由于采用了有源积分器，存在两个缺点：

一、电路复杂且功耗较大；

二、当第一共模电压VCMI和第二共模电压VCMR与预设输入共模电压VCMA相差较大时，需要将共模参考电压VCMS调整到一个接近电源或者地的值，但是运算放大器AMP1的输出摆幅会限制其边界值。

针对上述问题，本发明的发明人提出了一种新的流水线ADC及MDAC电路。

图4示出了根据本发明实施例的MDAC电路的共模电压调整电路的结构示意图；图5示出了根据本发明实施例的MDAC电路的工作时序示意图。

参见图4，共模电压调整电路2000包括第二采样电容组CR以及积分电容CRF。第二采样电容组CR的第一端通过开关SRN连接第一共模电压VCMI，以及通过开关SRP连接第二共模电压VCMR，第二采样电容组CR的第二端通过开关SR5连接积分电容CRF的第二端，以及通过开关SR6连接积分电容CRF的第一端。

第二采样电容组CR响应于时钟信号CKS对第一共模电压VCMI进行采样，并响应于时钟信号CKH对第二共模电压VCMR进行采样，并将采样结果与预设输入共模电压VCMA在积分电容CRF上进行运算，以得到共模参考电压VCMS。

参见图5，MDAC电路的工作时序包括有效相位不交叠的时钟信号CKH和CKS。以高电平有效为例，时钟信号CKS为高电平时对应MDAC电路的采样阶段，时钟信号CKH为高电平时对MDAC电路的保持阶段。因此，开关SRN以及开关SR6在采样阶段导通，在保持阶段断开；开关SRP以及开关SR5在采样阶段断开，在保持阶段导通。

具体的，响应于时钟信号CKS，第二采样电容组CR的第一端连接到第一共模电压VCMI，第二采样电容组CR的第二端连接到积分电容CRF的第一端，响应于时钟信号CKH，第二采样电容组CR的第一端连接到第二共模电压VCMR，第二采样电容组CR的第二端连接积分电容CRF的第二端，积分电容CRF的第一端提供共模参考电压VCMS，共模参考电压VCMS＝VCMI-VCMR+VCMA。其原理为积分电容CRF在保持阶段存储上一阶段结束时的共模参考电压VCMS与预设输入共模电压VCMA之间的差值，在采样阶段和第二采样电容组CR共享电荷，使共模参考电压VCMS发生变化，最终使得共模参考电压VCMS趋向于一个稳定值，从而保证余量放大器AMP的输入共模电压VCMB达到预设输入共模电压VCMA，以提高余量放大器AMP的工作性能。

图6示出了根据本发明实施例的MDAC电路的电路示意图。参见图6，将共模电压调整电路2000连接到全差分开关电容电路1000时，可在积分电容CRF的第一端与全差分开关电容电路1000之间增加缓冲器2100，以增强采样阶段共模电压调整电路2000的响应速度。

全差分开关电容电路1000包括第一采样电容组、反馈电容CFP和CFN以及余量放大器AMP，第一采样电容组包括采样电容CSP1和CSN1。

采样电容CSP1的第一端同时与开关SP1、开关SP2、开关SP3的第一端连接，开关SP1的第二端连接模拟输入信号VIP，开关SP2的第二端连接参考电压信号VRP，开关SP3的第二端连接参考电压信号VRN；采样电容CSN1的第一端同时与开关SN1、开关SN2、开关SN3的第一端连接，开关SN1的第二端连接模拟输入信号VIN，开关SN2的第二端连接参考电压信号VRP，开关SN3的第二端连接参考电压信号VRN；采样电容CSP1的第二端与共模参考电压VCMS之间接有开关SP5，采样电容CSP1的第二端与余量放大器AMP的正相输入端之间接有开关SP4；采样电容CSN1的第二端与共模参考电压VCMS之间接有开关SN5，采样电容CSN1的第二端与余量放大器AMP的反相输入端之间接有开关SN4。余量放大器AMP的正相输入端和反相输出端之间接有反馈电容CFP和开关SP6，余量放大器AMP的反相输入端和正相输出端之间接有反馈电容CFN和开关SN6，余量放大器AMP的正相输出端提供输出信号VOUTP，余量放大器AMP的反相输出端提供输出信号VOUTN。

共模电压调整电路2000用于在时钟信号CKS的有效阶段期间提供共模参考信号VCMS以在第一采样电容组上设置共模电压，以及在第二时钟信号的有效阶段期间使所述余量放大器AMP的输入共模电压VCMB达到期望的输入共模电压。

共模电压调整电路2000的第二采样电容组CR包括采样电容CSP2和CSN2。

采样电容CSP2的第一端同时与开关SR1、开关SR2的第一端连接，开关SR2的第二端连接模拟输入信号VIP，开关SR1的第二端连接参考电压信号VRN；采样电容CSN2的第一端同时与开关SR3、开关SR4的第一端连接，开关SR3的第二端连接模拟输入信号VIN，开关SR4的第二端连接参考电压信号VRP；采样电容CSP2的第二端与采样电容CSN2的第二端连接于节点A。积分电容CRF的第一端提供共模参考电压VCMS，积分电容CRF的第二端连接预设输入共模电压VCMA，积分电容CRF的第一端与节点A之间接有开关SR6，积分电容CRF的第二端与节点A之间接有开关SR5。其中，预设输入共模电压VCMA为余量放大器AMP期望的输入共模电压。开关SR1的第二端也可以连接参考电压信号VRP，此时，开关SR4的第二端连接参考电压信号VRN。

在MDAC电路的采样阶段，采样电容CSP1第一端连接到模拟输入信号VIP，采样电容CSN1第一端连接到模拟输入信号VIN，采样电容CSP1、CSN1的第二端连接到共模参考电压VCMS。采样电容CSP2的第一端连接到模拟输入信号VIP，采样电容CSN2第一端连接到模拟输入信号VIN，采样电容CSP2、CSN2的第二端连接到积分电容CRF的第一端。此时，采样电容CSP1、CSN1和采样电容CSP2、CSN2第一端的共模电压均为第一共模电压VCMI＝(VIP+VIN)/2，采样电容CSP1、CSN1和采样电容CSP2、CSN2第二端的共模电压均为共模参考电压VCMS。

在MDAC电路的保持阶段，采样电容CSP1的第一端连接到参考电压信号VRP，采样电容CSN1的第一端连接到参考电压信号VRN，具体连接到哪个VR由流水级中DAC产生的数字码Di来决定，数字码只有0和1两种情况。在这里设定，数字码为0时，采样电容CSP1连接到参考电压信号VRP，采样电容CSN1连接到参考电压信号VRN，数字码为1时，采样电容CSP1连接到参考电压信号VRN，采样电容CSN1连接到参考电压信号VRP，两个差分输入端的情况正好相反。采样电容CSP1的第二端连接到余量放大器AMP的正向输入端，采样电容CSN1的第二端连接到余量放大器AMP的反相输入端。余量放大器AMP的正相输入端和反相输出端通过反馈电容CFP连接在一起，余量放大器AMP的反相输入端和正相输出端通过反馈电容CFN连接在一起。采样电容CSP2的第一端连接到参考电压信号VRP，采样电容CSN2的第一端连接到参考电压信号VRN，采样电容CSP2、CSN2的第二端连接到积分电容CRF的第二端。此时，采样电容CSP1、CSN1和采样电容CSP2、CSN2第一端的共模电压均为第二共模电压VCMR＝(VRP+VRN)/2，采样电容CSP1、CSN1第二端的共模电压为余量放大器AMP的输入共模电压VCMB，采样电容CSP2、CSN2的第二端的共模电压为预设输入共模电压VCMA。

对于全差分开关电容电路1000，在采样阶段，第一采样电容组的第一端对第一共模电压VCMI进行采样，第一采样电容组的第二端的共模电压为共模参考电压VCMS，在保持阶段，第一采样电容组的第一端断开与模拟输入信号VIP和VIN的连接，并连接到参考电压信号VRN和VRP，以对第二共模电压VCMR进行采样，第一采样电容组的第二端的共模电压为余量放大器AMP的输入共模电压VCMB，因此，在采样阶段向保持阶段切换时，第一采样电容组的第一端的共模电压从VCMI变为VCMR，第一采样电容组的第二端的共模电压从VCMS变为VCMB。在采样阶段结束，保持阶段开始时，根据电荷守恒原理，第一采样电容组上的电荷量不变，则有VCMR-VCMI＝VCMB-VCMS，即VCMB＝VCMR-VCMI+VCMS，通过关系式可知可以通过改变共模参考电压VCMS来调节余量放大器AMP的输入共模电压VCMB。

对于共模电压调整电路2000，在保持阶段，第二采样电容组CR的第一端对第二共模电压VCMR进行采样，第二采样电容组CR的第二端连接积分电容CRF的第二端，积分电容CRF第一端的电压为上一阶段结束时的共模参考电压VCMS，积分电容CRF第二端的电压为预设输入共模电压VCMA，即积分电容CRF保存上一阶段结束时的共模参考电压VCMS与预设输入共模电压VCMA之间的差值，在采样阶段，第二采样电容组CR的第一端对第一共模电压VCMI进行采样，第二采样电容组CR的第二端连接积分电容CRF的第一端，积分电容CRF的第一端提供共模参考电压VCMS，第二端为预设输入共模电压VCMA，在保持阶段切换为采样阶段后，根据电荷守恒原理，当余量放大器AMP的输入共模电压VCMB不等于预设输入共模电压VCMA时，第二采样电容组CR和积分电容CRF上的电荷会共享，使得共模参考电压VCMS发生变化。

假设第一周期的采样阶段结束时共模参考电压VCMS的电压值较低，使得保持阶段余量放大器AMP的输入共模电压VCMB不等于预设输入共模电压VCMA，则在第二周期的采样阶段，共模电压调整电路2000的第二采样电容组CR和积分电容CRF通过电荷共享，使共模参考电压VCMS上升，经过多个周期的电荷共享，调整电容VCMS会逐渐趋向于VCMS＝VCMA+VCMI-VCMR，则根据VCMB＝VCMR-VCMI+VCMS＝VCMR-VCMI+VCMA+VCMI-VCMR＝V CMA可知此时余量放大器AMP的输入共模电压VCMB趋向于预设输入共模电压VCMA，从而使余量放大器AMP工作于最优状态。共模参考电压VCMS的变化情况具体可参见图5。

进一步的，通过改变第二采样电容组CR的等效电容和积分电容CRF之间的电容值之比可以改变共模参考电压VCMS的调整步长。

进一步的，参考电压信号VRN/VRP可以采用接地电压，从而使得MDAC电路可以少设置一个缓冲器，从而进一步节省了功耗和面积。

进一步的，本发明还提供一种流水线ADC，包括上述所述的MDAC电路。

本发明实施例提供的流水线ADC及其MDAC电路，MDAC电路包括全差分开关电容电路1000和共模电压调整电路2000，全差分开关电容电路1000包括第一采样电容组和余量放大器AMP，共模电压调整电路2000包括第二采样电容组CR和积分电容CRF，第二采样电容组CR响应于时钟信号CKS对与模拟输入信号VIP/VIN相关的第一共模电压VCMI进行采样，并响应于时钟信号CKH对与参考电压信号VRN/VRP相关的第二共模电压VCMR进行采样，并将采样结果与预设输入共模电压VCMA在积分电容CRF上进行运算，以得到共模参考电压VCMS，其中，积分电容CRF在保持阶段存储上一阶段结束时的共模参考电压VCMS与预设输入共模电压VCMA之间的差值，以及在采样阶段和第二采样电容组CR共享电荷，使共模参考电压VCMS发生变化，最终使得共模参考电压VCMS趋向于一个稳定值，保证余量放大器AMP的输入共模电压VCMB达到预设输入共模电压VCMA。

此外，本发明实施例采用积分电容CRF作为无源积分器，电路实现简单，功耗较低，且共模参考电压VCMS的调整范围不受有源积分器运放的输出摆幅限制。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求及其等效物所界定的范围为准。