半导体器件及其制备方法

技术领域

本发明涉及半导体制造领域，特别是涉及一种半导体器件及其制备方法。

背景技术

集成电路中包括很多连通结构，这些连通结构的材料往往容易发生扩散，如果连通材料扩散到介质层中就有可能导致短路，影响器件良率。

发明内容

基于此，针对上述问题，本发明提供一种半导体器件及其制备方法。

本发明提供一种半导体器件的制备方法，包括：提供第一介质层；于所述第一介质层内形成第一窗口；于所述第一窗口内形成第一连通结构；于所述第一介质层上形成第二介质层，所述第二介质层具有第二窗口，所述第二窗口至少显露部分所述第一连通结构；于所述第二窗口的侧壁及底部形成第一阻挡层，所述第一阻挡层包括开口，所述开口显露所述第一连通结构；于所述第二窗口内形成第二连通结构。

上述半导体器件的制备方法不仅能避免第二连通材料扩散到第一介质层和第二介质层中，而且能提高第一连通结构与第二连通结构之间的电传导效率，于第二窗口的侧壁及底部形成第一阻挡层能避免第二连通材料扩散到第一介质层和第二介质层中，第一阻挡层包括开口，开口显露第一连通结构，使得第一连通结构与第二连通结构能直接接触，使得第一连通结构与第二连通结构之间的电阻降低，能提高第一连通结构与第二连通结构之间电传导效率，提高器件性能。

在其中一个实施例中，所述第一连通结构包括起边，所述起边形成于所述第一连通结构与所述第一介质层的交界处，以使所述第一阻挡层包括所述开口。第一连通结构包括起边，使得在形成第一阻挡层时，第一阻挡层在起边处形成开口，使得第一连通结构与第二连通结构能直接接触，使得第一连通结构与第二连通结构之间的电阻降低，能提高第一连通结构与第二连通结构之间电传导效率，提高器件性能。

在其中一个实施例中，至少所述第一窗口上部的侧壁为倾斜侧壁，以使所述第一连通结构与所述第一介质层的交界处包括起边。第一窗口的侧壁包括倾斜侧壁，在形成第一连通结构时，首先于第一窗口内填充第一连通材料层，然后通过平坦化工艺去除多余的第一连通材料层，在进行平坦化处理时，由于第一窗口的侧壁具有倾斜侧壁，使得形成的第一连通结构具有起边，使得在形成第一阻挡层时，第一阻挡层在起边处形成开口，使得第一连通结构与第二连通结构能直接接触，使得第一连通结构与第二连通结构之间的电阻降低，能提高第一连通结构与第二连通结构之间电传导效率，提高器件性能。

在其中一个实施例中，所述第一窗口的形状包括漏斗状。第一窗口的形状包括漏斗状，在形成第一连通结构时，首先于第一窗口内填充第一连通材料层，然后通过平坦化工艺去除多余的第一连通材料层，在进行平坦化处理时，由于第一窗口的形状是漏斗状，使得形成的第一连通结构的上表面边缘都具有起边，使得在形成第一阻挡层时，第一阻挡层在起边处形成环状开口，使得第一连通结构与第二连通结构能直接接触，使得第一连通结构与第二连通结构之间的电阻降低，能提高第一连通结构与第二连通结构之间电传导效率，提高器件性能。

在其中一个实施例中，于所述第一介质层内形成所述第一窗口包括：于所述第一介质层内形成通孔；于所述通孔内填充第一连通材料层；刻蚀工艺去除部分所述第一连通材料层和部分所述第一介质层，以形成所述第一窗口。

在其中一个实施例中，于所述第一介质层内形成所述第一窗口之前还包括：于所述第一介质层的表面形成第二阻挡层，所述第二阻挡层的上表面低于所述第一连通结构的顶部。于第一介质层的表面形成第二阻挡层，能避免由于开口的存在导致第二连通材料扩散到第一介质层中，进一步减小扩散的风险性，第二阻挡层能作为形成第二窗口时的刻蚀阻挡层，提高刻蚀均匀性，第二阻挡层能作为形成第一连通结构时的抛光阻挡层，使得多余的第一连通材料层去除更干净，而且能减少刮痕。

在其中一个实施例中，所述开口的形状包括环状，所述开口位于所述第一连通结构与所述第一介质层的交界处。

本发明还提供一种半导体器件，包括：第一介质层，所述第一介质层内具有第一窗口；第一连通结构，位于所述第一窗口内；第二介质层，位于所述第一介质层上，所述第二介质层具有第二窗口，所述第二窗口至少显露部分所述第一连通结构；第一阻挡层，位于所述第二窗口的侧壁及底部，所述第一阻挡层包括开口，所述开口显露所述第一连通结构；第二连通结构，位于所述第二窗口内。

上述半导体器件不仅能避免第二连通材料扩散到第一介质层和第二介质层中，而且能提高第一连通结构与第二连通结构之间的电传导效率，第一阻挡层位于第二窗口的侧壁及底部能避免第二连通材料扩散到第一介质层和第二介质层中，第一阻挡层包括开口，开口显露第一连通结构，使得第一连通结构与第二连通结构能直接接触，使得第一连通结构与第二连通结构之间的电阻降低，能提高第一连通结构与第二连通结构之间电传导效率，提高器件性能。

在其中一个实施例中，所述第一连通结构包括起边，所述起边位于所述第一连通结构与所述第一介质层的交界处，以使所述第一阻挡层包括所述开口。第一连通结构包括起边，使得在形成第一阻挡层时，第一阻挡层在起边处形成开口，使得第一连通结构与第二连通结构能直接接触，使得第一连通结构与第二连通结构之间的电阻降低，能提高第一连通结构与第二连通结构之间电传导效率，提高器件性能。

在其中一个实施例中，至少所述第一窗口上部的侧壁为倾斜侧壁，以使所述第一连通结构与所述第一介质层的交界处包括起边。第一窗口的侧壁包括倾斜侧壁，在形成第一连通结构时，首先于第一窗口内填充第一连通材料层，然后通过平坦化工艺去除多余的第一连通材料层，在进行平坦化处理时，由于第一窗口的侧壁具有倾斜侧壁，使得形成的第一连通结构具有起边，使得在形成第一阻挡层时，第一阻挡层在起边处形成开口，使得第一连通结构与第二连通结构能直接接触，使得第一连通结构与第二连通结构之间的电阻降低，能提高第一连通结构与第二连通结构之间电传导效率，提高器件性能。

在其中一个实施例中，所述第一窗口的形状包括漏斗状，所述开口的形状包括环状，所述开口位于所述第一连通结构与所述第一介质层的交界处。第一窗口的形状包括漏斗状，在形成第一连通结构时，首先于第一窗口内填充第一连通材料层，然后通过平坦化工艺去除多余的第一连通材料层，在进行平坦化处理时，由于第一窗口的形状是漏斗状，使得形成的第一连通结构的上表面边缘都具有起边，使得在形成第一阻挡层时，第一阻挡层在起边处形成环状开口，使得第一连通结构与第二连通结构能直接接触，使得第一连通结构与第二连通结构之间的电阻降低，能提高第一连通结构与第二连通结构之间电传导效率，提高器件性能。

在其中一个实施例中，还包括：第二阻挡层，位于所述第一介质层的表面，所述第二阻挡层的上表面低于所述第一连通结构的顶部；所述第一窗口贯穿所述第二阻挡层和所述第一介质层。第二阻挡层位于第一介质层的表面，能避免由于开口的存在导致第二连通材料扩散到第一介质层中，进一步减小扩散的风险性，第二阻挡层能作为形成第二窗口时的刻蚀阻挡层，提高刻蚀均匀性，第二阻挡层能作为形成第一连通结构时的抛光阻挡层，使得多余的第一连通材料层去除更干净，而且能减少刮痕。

在其中一个实施例中，所述第一连通结构与所述第二阻挡层具有重叠部分。

在其中一个实施例中，所述第一阻挡层位于所述第一连通结构的上表面、所述第二窗口底部的部分所述第二阻挡层的上表面和所述第二窗口的侧壁，所述第一连通结构上表面的所述第一阻挡层的底部高于所述第二阻挡层上表面的所述第一阻挡层的顶部。

附图说明

图1为本发明的半导体器件的制备方法的流程图。

图2～图10为本发明的半导体器件的制备方法各步骤所呈现的结构示意图；其中图10亦为本发明的半导体器件所呈现的结构示意图。

图中：10-第一介质层；101-第一窗口；1011-倾斜侧壁；20-第一连通结构；201-第一连通材料层；202-起边；30-第二介质层；301-第二窗口；40-第一阻挡层；401-开口；50-第二连通结构；60-第二阻挡层；70-第三阻挡层。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

在本发明的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

一个实施例，如图1所示，提供一种半导体器件的制备方法，包括：提供第一介质层10；于第一介质层10内形成第一窗口101；于第一窗口101内形成第一连通结构20；于第一介质层10上形成第二介质层30，第二介质层30具有第二窗口301，第二窗口301至少显露部分第一连通结构20；于第二窗口301的侧壁及底部形成第一阻挡层40，第一阻挡层40包括开口401，开口401显露第一连通结构20；于第二窗口301内形成第二连通结构50。

在本实施例中，上述半导体器件的制备方法不仅能避免第二连通材料扩散到第一介质层10和第二介质层30中，而且能提高第一连通结构20与第二连通结构50之间的电传导效率，于第二窗口301的侧壁及底部形成第一阻挡层40能避免第二连通材料扩散到第一介质层10和第二介质层30中，第一阻挡层40包括开口401，开口401显露第一连通结构20，使得第一连通结构20与第二连通结构50能直接接触，使得第一连通结构20与第二连通结构50之间的电阻降低，能提高第一连通结构20与第二连通结构50之间电传导效率，提高器件性能。

S10：如图2所示，提供第一介质层10。

在本实施例中，形成第一介质层10的方法包括物理气相沉积、化学气相沉积或原子层沉积工艺，第一介质层10的材质包括氧化硅、氮化硅、氮氧化硅中的一种或几种组合。

在一个实施例中，步骤S10包括：提供一基底，于基底的上表面形成第一介质层10。

在一个实施例中，步骤S10之后，还包括：

S11：如图3所示，于第一介质层10的表面形成第二阻挡层60。

在一个实施例中，形成第二阻挡层60的方法包括物理气相沉积、化学气相沉积或原子层沉积工艺，第二阻挡层60的材质包括氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氧化硅中的一种或几种组合。

在本实施例中，于第一介质层10的表面形成第二阻挡层60，能避免由于开口401的存在导致第二连通材料扩散到第一介质层10中，进一步减小扩散的风险性，第二阻挡层60能作为形成第二窗口301时的刻蚀阻挡层，提高刻蚀均匀性，第二阻挡层60能作为形成第一连通结构20时的抛光阻挡层，使得多余的第一连通材料层201去除更干净，而且能减少刮痕。

S20：如图4所示，于第一介质层10内形成第一窗口101。

在本实施例中，形成第一窗口101的方法包括干法刻蚀或湿法刻蚀，其中湿法刻蚀更容易形成倾斜侧壁1011。

在一个实施例中，于第一介质层10和第二阻挡层60内形成第一窗口101，第一窗口101贯穿第一介质层10和第二阻挡层60。至少所述第一窗口101上部的侧壁为倾斜侧壁。

在另一个实施例中，步骤S20包括：

S201：于第一介质层10内形成通孔；

S202：于通孔内填充第一连通材料层201；

S203：刻蚀工艺去除部分所述第一连通材料层201和部分所述第一介质层10，以形成所述第一窗口101。

在一个实施例中，至少所述第一窗口101上部的侧壁为倾斜侧壁。

在一个实施例中，第一窗口101的形状包括漏斗状。第一窗口101的形状包括漏斗状，在形成第一连通结构20时，首先于第一窗口101内填充第一连通材料层201，然后通过平坦化工艺去除多余的第一连通材料层201，在进行平坦化处理时，由于第一窗口101的形状是漏斗状，使得形成的第一连通结构20的上表面边缘都具有起边202，使得在形成第一阻挡层40时，第一阻挡层40在起边202处形成环状开口401，使得第一连通结构20与第二连通结构50能直接接触，使得第一连通结构20与第二连通结构50之间的电阻降低，能提高第一连通结构20与第二连通结构50之间电传导效率，提高器件性能。

S30：于第一窗口101内形成第一连通结构20。

在一个实施例中，于第一窗口101内形成第一连通结构20。第一连通结构20的顶部高于第二阻挡层60的上表面，第一连通结构20的上表面与第二阻挡层60的上表面具有重叠部分，也就是第一连通结构20具有起边202。

在一个实施例中，步骤S30包括：

S301：如图5所示，于第一窗口101内和第一介质层10上沉积第一连通材料层201；

S302：如图6所示，通过平坦化工艺去除第一介质层10上的第一连通材料层201，形成第一连通结构20。

在一个实施例中，至少所述第一窗口101上部的侧壁为倾斜侧壁，以使所述第一连通结构20与所述第一介质层10的交界处包括起边202。

在一个实施例中，第一窗口101的形状是漏斗状，于第一窗口101内和第一介质层10上形成第一连通材料层201，然后采用平坦化工艺去除第一介质层10上的第一连通材料层201，以形成第一连通结构20，此时，由于第一连通材料层201与第一介质层10的交界面不是竖直的而是一具有坡度的斜面，而且第一连通材料层201与第一介质层10的材质不同，在这种情况下，进行平坦化会导致形成的第一连通结构20的上表面具有起边202，起边202是指第一连通结构20的上表面的边缘具有凸出部分，凸出部分位于第一介质层10的上方而且与第一介质层10之间具有间隙，凸出部分与第一介质层10具有重叠区域。

在本实施例中，沉积第一连通材料层201的方法包括物理气相沉积、化学气相沉积或原子层沉积工艺，第一连通材料层201包括铜、铝、镍、金、银、钛、钨中的一种或几种组合，平坦化工艺包括化学机械抛光(CMP)。

在本实施例中，第一连通结构20与第一介质层10的交界处包括起边202。具体的，起边202是指第一连通结构20的上部为突出于所述第一介质层10上方的凸部，所述凸部的侧壁为倾斜侧壁，且所述倾斜侧壁相较于所述第一介质层10的上表面倾斜的角度小于90°。第一窗口101的侧壁包括倾斜侧壁1011，在形成第一连通结构20时，首先于第一窗口101内填充第一连通材料层201，然后通过平坦化工艺去除多余的第一连通材料层201，在进行平坦化处理时，由于第一窗口101的侧壁具有倾斜侧壁1011，使得形成的第一连通结构20具有起边202。

在一个实施例中，第一连通结构20包括起边202，起边202形成于第一连通结构20与第一介质层10的交界处，以使第一阻挡层40包括开口401。第一连通结构20包括起边202。

S40：如图7所示，于第一介质层10上形成第二介质层30，第二介质层30具有第二窗口301，第二窗口301至少显露部分第一连通结构20。

在本实施例中，形成第二介质层30的方法包括物理气相沉积、化学气相沉积或原子层沉积工艺，第二介质层30的材质包括氧化硅、氮化硅、氮氧化硅中的一种或几种组合。

在一个实施例中，于第二阻挡层60的上表面形成第二介质层30，第二介质层30具有第二窗口301，第二窗口301至少显露部分第一连通结构20。

在一个实施例中，步骤S40包括：

S401：于第一介质层10上形成第二介质层30；

S402：于第二介质层30内形成第二窗口301，第二窗口301至少显露部分第一连通结构20。

在一个实施例中，第二阻挡层60作为进行步骤S402时的刻蚀阻挡层，提高刻蚀均匀性。

在一个实施例中，于第二介质层30内形成第二窗口301时，还去除部分厚度的第二阻挡层60，去除的第二阻挡层60厚度占第二阻挡层60厚度的比例介于10％～60％之间。

S50：如图8所示，于第二窗口301的侧壁及底部形成第一阻挡层40，第一阻挡层40包括开口401，开口401显露第一连通结构20。

在本实施例中，形成第一阻挡层40的方法包括化学气相沉积、物理气相沉积或原子层沉积工艺，第一阻挡层40的材质包括钛、钽、钨、氮化钛、氮化钽、氮化钨中的一种或几种组合。

在一个实施例中，于第一连通结构20的上表面、暴露的第二阻挡层60的上表面和第二窗口301的侧壁形成第一阻挡层40，第一阻挡层40包括开口401，开口401显露第一连通结构20。第一连通结构20上表面的第一阻挡层40和第二阻挡层60上表面的第一阻挡层40不位于同一水平面上，而且它们之间具有间隙，也就是开口401。

在一个实施例中，开口401的形状包括环状，开口401位于第一连通结构20与第一介质层10的交界处。

在另一个实施例中，开口401位于第一连通结构20与第二阻挡层60的交界处。

S60：如图9所示，于第二窗口301内形成第二连通结构50。

在本实施例中，形成第二连通结构50的方法包括化学气相沉积、物理气相沉积或原子层沉积工艺，第二连通结构50的材质包括铜、铝、镍、金、银、钛、钨中的一种或几种组合，优选的，第二连通结构50的材质为铜。

在一个实施例中，步骤S60包括：

S601：于第二窗口301内和第一阻挡层40表面形成第二连通材料；

S602：采用平坦化工艺去除第二阻挡层60表面的第二连通材料，形成第二连通结构50。

在一个实施例中，第一连通结构20与第一介质层10的交界处包括起边202。具体的，起边202是指第一连通结构20的上部为突出于所述第一介质层10上方的凸部，所述凸部的侧壁为倾斜侧壁，且所述倾斜侧壁相较于所述第一介质层10的上表面倾斜的角度小于90°。第一窗口101的侧壁包括倾斜侧壁1011，在形成第一连通结构20时，首先于第一窗口101内填充第一连通材料层201，然后通过平坦化工艺去除多余的第一连通材料层201，在进行平坦化处理时，由于第一窗口101的侧壁具有倾斜侧壁1011，使得形成的第一连通结构20具有起边202，使得在形成第一阻挡层40时，第一阻挡层40在起边202处出现开口401，倾斜侧壁1011上不具有第一阻挡层40，使得第一连通结构20与第二连通结构50能直接接触，使得第一连通结构20与第二连通结构50之间的电阻降低，能提高第一连通结构20与第二连通结构50之间电传导效率，提高器件性能。

在一个实施例中，第一窗口101的形状是漏斗状，于第一窗口101内和第一介质层10上形成第一连通材料层201，然后采用平坦化工艺去除第一介质层10上的第一连通材料层201，以形成第一连通结构20，此时，由于第一连通材料层201与第一介质层10的交界面不是竖直的而是一具有坡度的斜面，而且第一连通材料层201与第一介质层10的材质不同，在这种情况下，进行平坦化会导致形成的第一连通结构20的上表面具有起边202，起边202是指第一连通结构20的上表面的边缘具有凸出部分，凸出部分位于第一介质层10的上方而且与第一介质层10之间具有间隙，凸出部分与第一介质层10具有重叠区域；然后于第一介质层10上形成第二介质层30，第二介质层30具有第二窗口301；然后沉积第一阻挡层40，此时，由于起边202的存在，凸出部分与第一介质层10存在高度差，此时，凸出部分的上表面和第一介质层10的上表面具有第一阻挡层40，但凸出部分正下方的第一介质层10上没有第一阻挡层40，此时，第一连通结构20凸出部分下方暴露在外；然后，于第二窗口301内形成第二连通结构50，此时，第二连通结构50与第一连通结构20能直接接触，这样能降低第一连通结构20与第二连通结构50之间的电阻，提高电传导效率，提高器件性能。

在本实施例中，于第二窗口301的侧壁及底部形成第一阻挡层40能避免第二连通材料扩散到第一介质层10和第二介质层30中，第一阻挡层40包括开口401，开口401显露第一连通结构20，使得第一连通结构20与第二连通结构50能直接接触，使得第一连通结构20与第二连通结构50之间的电阻降低，能提高第一连通结构20与第二连通结构50之间电传导效率，提高器件性能。

在一个实施例中，第一阻挡层40没有形成开口401但具有薄层区域，此时，也能使得第一连通结构20与第二连通结构50之间的电阻降低，能提高第一连通结构20与第二连通结构50之间电传导效率，提高器件性能。此薄层区域也属于开口401，此方案也属于本发明的保护范围。

在一个实施例中，第二连通材料容易发生扩散，如果第二连通材料扩散到第一介质层10和第二介质层30中可能会导致短路，影响器件性能，第一阻挡层40能够避免第二连通材料扩散到第一介质层10和第二介质层30中，但是第一阻挡层40能提高第一连通结构20和第二连通结构50的接触电阻，开口401能使得第一连通结构20和第二连通结构50直接接触，能够解决上述问题，使得第一连通结构20与第二连通结构50之间的电阻降低，提高第一连通结构20与第二连通结构50之间电传导效率，提高器件性能。

在一个实施例中，步骤S60之后，还包括：

S70：如图10所示，于第二连通结构50上形成第三阻挡层70。

在一个实施例中，形成第三阻挡层70的方法包括化学气相沉积、物理气相沉积或原子层沉积工艺，第三阻挡层70的材质包括氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氧化硅中的一种或几种组合。

一个实施例，如图10所示，提供一种半导体器件，包括：第一介质层10，第一介质层10内具有第一窗口101；第一连通结构20，位于第一窗口101内；第二介质层30，位于第一介质层10上，第二介质层30具有第二窗口301，第二窗口301至少显露部分第一连通结构20；第一阻挡层40，位于第二窗口301的侧壁及底部，第一阻挡层40包括开口401，开口401显露第一连通结构20；第二连通结构50，位于第二窗口301内。

在本实施例中，上述半导体器件不仅能避免第二连通材料扩散到第一介质层10和第二介质层30中，而且能提高第一连通结构20与第二连通结构50之间的电传导效率，第一阻挡层40位于第二窗口301的侧壁及底部能避免第二连通材料扩散到第一介质层10和第二介质层30中，第一阻挡层40包括开口401，开口401显露第一连通结构20，使得第一连通结构20与第二连通结构50能直接接触，使得第一连通结构20与第二连通结构50之间的电阻降低，能提高第一连通结构20与第二连通结构50之间电传导效率，提高器件性能。

在本实施例中，第一介质层10的材质包括氧化硅、氮化硅、氮氧化硅中的一种或几种组合。第二阻挡层60的材质包括氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氧化硅中的一种或几种组合。

在一个实施例中，还包括：第二阻挡层60，位于第一介质层10的表面，所述第二阻挡层60的上表面低于所述第一连通结构20的顶部；第一窗口101贯穿第二阻挡层60和第一介质层10。第二阻挡层60位于第一介质层10的表面，能避免由于开口401的存在导致第二连通材料扩散到第一介质层10中，进一步减小扩散的风险性，第二阻挡层60能作为形成第二窗口301时的刻蚀阻挡层，提高刻蚀均匀性，第二阻挡层60能作为形成第一连通结构20时的抛光阻挡层，使得多余的第一连通材料层201去除更干净，而且能减少刮痕。

在一个实施例中，至少所述第一窗口101上部的侧壁为倾斜侧壁，以使所述第一连通结构20与所述第一介质层10的交界处包括起边202。第一窗口101的侧壁包括倾斜侧壁1011，在形成第一连通结构20时，首先于第一窗口101内填充第一连通材料层201，然后通过平坦化工艺去除多余的第一连通材料层201，在进行平坦化处理时，由于第一窗口101的侧壁具有倾斜侧壁1011，使得形成的第一连通结构20具有起边202，使得在形成第一阻挡层40时，第一阻挡层40在起边202处形成开口401，使得第一连通结构20与第二连通结构50能直接接触，使得第一连通结构20与第二连通结构50之间的电阻降低，能提高第一连通结构20与第二连通结构50之间电传导效率，提高器件性能。

在一个实施例中，第一窗口101的形状包括漏斗状。第一窗口101的形状包括漏斗状，在形成第一连通结构20时，首先于第一窗口101内填充第一连通材料层201，然后通过平坦化工艺去除多余的第一连通材料层201，在进行平坦化处理时，由于第一窗口101的形状是漏斗状，使得形成的第一连通结构20的上表面边缘都具有起边202，使得在形成第一阻挡层40时，第一阻挡层40在起边202处形成环状开口401，使得第一连通结构20与第二连通结构50能直接接触，使得第一连通结构20与第二连通结构50之间的电阻降低，能提高第一连通结构20与第二连通结构50之间电传导效率，提高器件性能。

在本实施例中，第一连通材料层201包括铜、铝、镍、金、银、钛、钨中的一种或几种组合。

在一个实施例中，第一连通结构20包括起边202，起边202位于第一连通结构20与第一介质层10的交界处，以使第一阻挡层40包括开口401。第一连通结构20包括起边202，使得在形成第一阻挡层40时，第一阻挡层40在起边202处形成开口401，使得第一连通结构20与第二连通结构50能直接接触，使得第一连通结构20与第二连通结构50之间的电阻降低，能提高第一连通结构20与第二连通结构50之间电传导效率，提高器件性能。

在本实施例中，第一连通结构20与第一介质层10的交界处包括起边202。具体的，起边202是指第一连通结构20的上部为突出于所述第一介质层10上方的凸部，所述凸部的侧壁为倾斜侧壁，且所述倾斜侧壁相较于所述第一介质层10的上表面倾斜的角度小于90°。

在本实施例中，第二介质层30的材质包括氧化硅、氮化硅、氮氧化硅中的一种或几种组合。

在本实施例中，第一阻挡层40的材质包括钛、钽、钨、氮化钛、氮化钽、氮化钨中的一种或几种组合。

在本实施例中，于第二窗口301的侧壁及底部形成第一阻挡层40能避免第二连通材料扩散到第一介质层10和第二介质层30中，第一阻挡层40包括开口401，开口401显露第一连通结构20，使得第一连通结构20与第二连通结构50能直接接触，使得第一连通结构20与第二连通结构50之间的电阻降低，能提高第一连通结构20与第二连通结构50之间电传导效率，提高器件性能。

在一个实施例中，开口401的形状包括环状，开口401位于第一连通结构20与第一介质层10的交界处。

在一个实施例中，第一阻挡层40没有形成开口401但具有薄层区域，此时，也能使得第一连通结构20与第二连通结构50之间的电阻降低，能提高第一连通结构20与第二连通结构50之间电传导效率，提高器件性能。此薄层区域也属于开口401，此方案也属于本发明的保护范围。

在一个实施例中，第二连通材料容易发生扩散，如果第二连通材料扩散到第一介质层10和第二介质层30中可能会导致短路，影响器件性能，第一阻挡层40能够避免第二连通材料扩散到第一介质层10和第二介质层30中，但是第一阻挡层40能提高第一连通结构20和第二连通结构50的接触电阻，开口401能使得第一连通结构20和第二连通结构50直接接触，能够解决上述问题，使得第一连通结构20与第二连通结构50之间的电阻降低，提高第一连通结构20与第二连通结构50之间电传导效率，提高器件性能。

在本实施例中，第二连通结构50的材质包括铜、铝、镍、金、银、钛、钨中的一种或几种组合，优选的，第二连通结构50的材质为铜。

在一个实施例中，还包括：第三阻挡层70，位于第二连通结构50上。第三阻挡层70的材质包括氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氧化硅中的一种或几种组合。

在一个实施例中，第一连通结构20与第二阻挡层60具有重叠部分。

在一个实施例中，第一阻挡层40位于第一连通结构20的上表面、第二窗口301底部的部分第二阻挡层60的上表面和第二窗口301的侧壁，第一连通结构20上表面的第一阻挡层40的底部高于第二阻挡层60上表面的第一阻挡层40的顶部。

在一个实施例中，第二窗口301内的第二阻挡层60的上表面具有凹部，凹部的深度占第二阻挡层60厚度的比例介于10％～60％之间。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。