集成电路、集成电路的封装方法和电子装置

技术领域

本发明实施例涉及集成电路技术领域，尤其涉及一种集成电路、集成电路的封装方法和电子装置。

背景技术

随着目前集成电路工艺制程及封装技术的发展，新一代智能化产品对MCU、MPU等芯片在功耗及封装尺寸有了更高的要求。随着封装尺寸越来越小，芯片引脚数和封装尺寸的矛盾便越发突出。

例如，目前MCU、MPU等芯片在封装设计开发阶段普遍会依据特定应用场景规划封装引脚的数量和顺序。当已有芯片拓展新的应用或者开发新的市场时就会面临如下问题：

1.已引至封装引脚的外设端口在新应用中不需要；

2.需要用的另外一种或几种外设端口未引至封装引脚；

3.两种情况同时存在。

在封装尺寸要求比较高，而封装引脚数量有限的情况下，拓展新应用或开发新市场普遍会导致封装重新设计而工期延后。

发明内容

本发明实施例提供了一种集成电路、集成电路的封装方法和电子装置，在集成电路内部提供有多种通信类型的通信电路，这样根据不同集成电路的引脚实际需要的通信类型，择性地确定一种类型的通信端口，来导通相应引脚与集成电路输入输出控制器之间的通信。

本发明第一方面提供一种集成电路，其特征在于，包括：

封装在集成电路的外壳内部的芯片引脚处理电路、多种通信类型的通信电路，以及输入输出控制器、端口使能控制器；

封装在所述外壳外部的引脚，所述引脚与所述芯片引脚处理电路连接；

其中，所述端口使能控制器选择性地从所述多种通信类型的通信电路中确定一种类型的通信端口，所述输入输出控制器选择性地配合所述端口使能控制器来控制预定端口的输入输出状态，并通过导通所述引脚与所述输入输出控制器之间的通信。

本发明优选的实施方式中，所述多种通信类型的通信电路至少包括多个分别与所述输入输出控制器连接的第一种类型的通信端口和第二种通信类型的通信端口。

本发明进一步优选的实施方式中，所述多种通信类型的通信电路中每个输出端口分别设置有一个芯片引脚处理模块。

本发明更进一步优选的实施方式中，所述多种通信类型的通信电路中与所述芯片引脚处理电路连接的通信端口的数量大于等于所述引脚的数量，并且基于所述多种通信类型的通信电路中有选择性地选择至少部分通信端口，来确定所述引脚的通信类型。

本发明优选的实施方式中，所述多种通信类型的通信电路中的每个通信电路分别包括输入端口、输出端口和GPIO端口，所述输入端口和所述输出端口支持的通信协议可以相同或者不同。

本发明进一步优选的实施方式中，在所述集成电路设计时，所述端口使能控制器将所有可能用于复用的通信电路设置为上电复位后为GPIO工作，并且GPIO设置为输入状态，同时关闭上下拉电阻；在确定所述多种通信类型的通信电路中需要用到的端口后，将使能相应的端口，对于其他不需要使用的通信电路，保持所述GPIO设置为输入状态，并通过电连接确定为高或者低电平。

本发明第二方面还提供一种集成电路的封装方法，其特征在于，包括：

在集成电路中提供多种通信类型的通信电路，

从所述多种通信类型的通信电路中确定一种类型的通信端口，来导通所述引脚与所述输入输出控制器之间的通信；

封装在集成电路外壳内部的依次电连接的输入输出控制器、多种通信类型的通信电路、芯片引脚处理电路，和在所述集成电路外壳外部的引脚。

本发明优选的实施方式中，所述多种通信类型的通信电路中的每个通信电路分别包括输入端口、输出端口和GPIO端；在所述集成电路设计时，所述端口使能控制器将所有可能用于复用的通信电路设置为上电复位后为GPIO工作，并且GPIO设置为输入状态，同时关闭上下拉电阻；在确定所述多种通信类型的通信电路中需要用到的端口后，将使能相应的端口，对于其他不需要使用的通信电路，保持所述GPIO设置为输入状态，并通过电连接确定为高或者低电平。

本发明优选的实施方式中，当基于第一集成电路重新设计第二种集成电路时，调整所述多种通信类型的通信电路中使用的通信端口，并确定需要用到的引脚，使用芯片引脚处理电路将重新确定的通信端口和重新确定的引脚连接。

本发明第三方面还提供一种电子装置，其特征在于，包括：如第一方面提供的任意一种所述集成电路，安装所述集成电路的电路板。

采用本发明提供的上述技术方案，可以在较少的封装引脚上尽可能多的复用更多种类的协议接口。从而降低针对同一集成电路重复设计封装的发生概率，在不改变产品预期性能的情况下缩短了产品迭代周期，减少新封装的各种仿真测试次数，以及降低测试修改成本，提高了产品的竞争力。

附图说明

图1为本发明实施例提供一种集成电路的结构框图。

图2为本发明实施例提供另一种集成电路的结构框图。

图3为本发明实施例提供又一种集成电路的结构框图。

图4为本发明实施例提供一种集成电路封装方法的流程图。

图5为本发明实施例提供一种集成电路封装方法中集成电路状态示意图一。

图6为本发明实施例提供一种集成电路封装方法中集成电路状态示意图二。

图7为本发明实施例提供一种集成电路封装方法中集成电路状态示意图三。

图8为本发明实施例提供一种电子装置的结构示意图。

具体实施方式

在封装尺寸要求比较高，而封装引脚数量有限的情况下；拓展新应用或开发新市场普遍会导致封装重新设计而工期延后。基于此，本发明实施例提供了一种集成电路、集成电路的封装方法和电子装置，在集成电路内部提供有多种通信类型的通信电路，这样根据不同集成电路的引脚实际需要的通信类型，择性地确定一种类型的通信端口，来导通相应引脚与集成电路输入输出控制器之间的通信。

如图1所示为本实施例提供的一种集成电路的结构框图，该集成电路包括：

封装在集成电路外壳110内部的芯片引脚处理电路130、多种通信类型的通信电路140，以及输入输出控制器150、端口使能控制器160；

封装在集成电路外壳110外部的引脚120，引脚120与芯片引脚处理电路130连接；

其中，端口使能控制器160选择性地从多种通信类型的通信电路140中确定一种类型的通信端口，输入输出控制器150选择性地配合端口使能控制器160来控制预定端口的输入输出状态，并通过导通引脚120与输入输出控制器150之间的通信。并且能够让引脚120按照确定一种类型的通信端口，支持指定类型的通信协议。

由于多种通信类型的通信电路140可以支持多种不同类型的通信，即可以支持多种类型的通信协议，所以可以在后续需要集成电路引脚支持指定类型通信协议时(例如，在以往集成电路产品的基础上重新设计一款集成电路时，或者在后续要让集成电路按照新的通信协议来进行测试时)，直接择性地确定一种类型的通信端口，这样相应引脚与集成电路输入输出控制器之间就可以按照指定的通信端口来支持指定的通信协议。

因此，采用本发明实施例提供的上述技术方案，可以在较少的封装引脚上尽可能多的复用更多种类的协议接口。从而降低针对同一集成电路重复设计封装的发生概率，在不改变产品预期性能的情况下缩短了产品迭代周期，减少新封装的各种仿真测试次数，以及降低测试修改成本，提高了产品的竞争力。

如图1所示，本实施例提供的一种优选的实施方式中，上述集成电路还包括：端口上下拉控制器170，该端口上下拉控制器170与输入输出控制器150、端口使能控制器160一起配合，可以更好地控制从多种通信类型的通信电路140中确定一种类型的通信端口。例如，如图1所示，这些电路模块的直接构造关系为：多种通信类型的通信电路140、输入输出控制器150、端口使能控制器160、端口上下拉控制器170一起组成选择单元(MUX UNIT)，并且可以根据端口数量需要，设置多个选择单元。每个选择单元内部设置有多种通信类型的通信电路140和与多种通信类型的通信电路140并联的GPIO控制器180，该GPIO控制器180内部设置有多种通信类型的通信电路140、输入输出控制器150、端口使能控制器160。

本实施例优选的实施方式中，多种通信类型的通信电路140至少包括多个分别与输入输出控制器连接的第一种类型的通信端口和第二种通信类型的通信端口。进一步地，多种通信类型的通信电路140中每个输出端口分别设置有一个芯片引脚处理模块130。

需要说明的是，上述芯片引脚处理电路130、多种通信类型的通信电路140、输入输出控制器150、端口使能控制器160中各个电路模块，可以根据集成电路设计需求，可以是一个分别为一个集成在一起的电路，也可以是多个分开独立设计的电路模块。其中，这些电路模块可以设计多个不同的多种通信类型的通信电路140，每个多种通信类型的通信电路140内部还可以支持多种不同的通信协议，例如，多种通信类型的通信电路140中分别设置有支持第一协议的第一端口、第二协议的第二端口；第一端口和第二端口可以设置为支持相同的通信协议或者不同的通信协议；例如，部分多种通信类型的通信电路140中第一端口支持协议为协议A，部分多种通信类型的通信电路140中第一端口支持协议为协议B；部分多种通信类型的通信电路140中第二端口支持协议为协议C，部分多种通信类型的通信电路140中第二端口支持协议为协议C；而且多种通信类型的通信电路140还可以设置一个或多个第一端口、一个或多个第二端口。这些不同的实施方式都属于本实施例提供技术方案的保护范围。

另外，本实施例中，芯片引脚处理电路130主要作用是用来在引脚120和集成电路内部进行连接的，由于引脚120通常设置有与芯片引脚处理电路130连接的部分，所以本实施例提及的引脚120通常是集成电路芯片外漏在外壳外部的那部分连接部分；该引脚120可以插接在数据控制板上，让集成电路内部的控制器可以完成与数据控制板上其他电路之间的信息、指令传输和转换。

本实施例优选的实施方式中，多种通信类型的通信电路140中的每个通信电路分别包括输入端口、输出端口和GPIO端口，输入端口和输出端口支持的通信协议可以相同或者不同。进一步优选的实施方式中，在集成电路设计时，端口使能控制器将所有可能用于复用的通信电路设置为上电复位后为GPIO工作，并且GPIO设置为输入状态，同时关闭上下拉电阻；在确定多种通信类型的通信电路中需要用到的端口后，将使能相应的端口，对于其他不需要使用的通信电路，保持GPIO设置为输入状态，并通过电连接确定为高或者低电平。

更具体地，如图2所示，本实施例提供的一种集成电路中，在集成电路(例如，芯片)设计中采用MUX_UNIT单元(上述多种通信类型的通信电路140)来复用多种协议接口及GPIO，复用后的信号连接至芯片的IO_PAD(上述芯片引脚处理电路130)上，并通过连接线引到封装引脚上。其中，连接线的是基板线、wire bonding、flip chip等连接线的统称；wirebonding的中文通常叫做打线接合，是一种集成电路封装产业中的制程之一，利用线径15-50微米的金属线材将芯片(chip)及导线架(lead frame)连接起来的技术，使微小的芯片得以与外面的电路做沟通，而不需要增加太多的面积；flip chip的中文通常叫做倒装芯片，是一种无引脚结构，一般含有电路单元，设计用于通过适当数量的位于其面上的锡球，在电气上和机械上连接于电路。

如图2所示，IO控制器(上述输入输出控制器150、各协议接口和GPIO的IO控制信号，由集成电路内各个协议IP模块送出，可以实现多种协议接口、GPIO的端口方向和控制上下拉电阻。MUX控制器部分根据应用方案的具体情况选择MUX_UNIT单元的哪一个协议接口连接至IO_PAD单元。IO_PAD为芯片内部PAD单元，在封装时可以通过wire bonding或者flipchip方式把芯片内部信号引至封装引脚。

其中，本实施例提及的GPIO，其英文全程为：General-purpose input/output，是通用型之输入输出的简称，功能类似8051的P0—P3，其接脚可以供使用者由程控自由使用，PIN脚依现实考量可作为通用输入(GPI)或通用输出(GPO)或通用输入与输出(GPIO)。

本实施例还提供一种集成电路中，多种通信类型的通信电路140中与芯片引脚处理电路130连接的通信端口的数量大于等于引脚120的数量，并且基于多种通信类型的通信电路140中有选择性地选择至少部分通信端口，来确定引脚的通信类型。

如图2所示，其表示在封装尺寸比较充裕的情况下多个IO_PAD可以和足够多封装引脚连接。而考虑到成本控制和封装尺寸要求，在实际封装设计中会根据具体应用场景封装引脚只与需要的IO_PAD单元连接，不需要的IO_PAD一般不会连接。具体地，如图3所示。此封装的芯片在原应用场景下可以分别使用A协议接口、B协议接口和GPIO，如在拓展市场时新应用场景在需要A协议接口或B协议接口基础上，也同时需要C协议接口或者D协议接口，此封装就需要重新设计。

由于现有的集成电路中，MUX_UNIT单元实现各协议接口的切换，在芯片设计完成后便固定下来。封装引脚在封装设计结束后也会固定下来。在封装面积受限的情况下，封装层面调换协议接口普遍采用以下方法：

1.重新设计封装以及连接关系，

2.不设计新封装，采用外挂协议转换芯片，

3.首次设计封装就采用更高精度的封装工艺，在控制面积的情况下尽可能多的引出封装引脚。

但是这三种方式有以下缺陷：

1.更改封装设计涉及封装设计、封装热仿真、试投产、FT方案修改以及可靠性测试等一系列成本和时间的支出，成本非常高昂且时效性差。

2.协议转换芯片需外购，尺寸、成本、可选择性受限，供应链问题突出。由于选用外挂芯片，整方案的占板(PCB)面积不可避免的增加。

3.首次封装设计采用不必要的高精度封装工艺会导致量产成本高昂，供货商选择受限，PCB、被动元件等都会相应增加成本，产品竞争力降低。

另外，本实施例还提供一组集成电路，包括第一种集成电路和第二种集成电路，第二种集成电路和第一种集成电路内部具有相同或相似的电路构造，但是第二种集成电路和第一种集成电路在引脚数量和/或引脚支持的通信协议方面会有不同；而第一种集成电路按照如上述图1-图3中任意方式构造完成集成电路，第二种集成电路可以在第一种集成电路的基础上按照下述放来来重新调节内部的接线方式，使得第二种集成电路可以快速完成设计和封装。

其中，本实施例提及的集成电路芯片的具体形式包括但不限于：1.片上系统，英文全称System on Chip，英文简称SoC；2.可编程阵列逻辑器，英文全称Field ProgrammableGate Array,英文简称FPGA；3.包括集成电路控制器的单片机等，并且集成电路也经常直接被称作芯片。其可以被安装但不限于以下装置内：计算机、平板、手机、计算机外围设备等电子产品，还可以是可穿戴设备或者智能化的出行工具等。

如图4所示，本实施例还提供一种集成电路的封装方法，该方法包括：

S110、在集成电路中提供多种通信类型的通信电路，

S120、从多种通信类型的通信电路中确定一种类型的通信端口，来导通引脚与输入输出控制器之间的通信；

S130、封装在集成电路外壳内部的输入输出控制器、多种通信类型的通信电路、芯片引脚处理电路，和在集成电路外壳外部的引脚。

因此，采用本发明实施例提供的上述技术方案，可以在较少的封装引脚上尽可能多的复用更多种类的协议接口。从而降低针对同一集成电路重复设计封装的发生概率，在不改变产品预期性能的情况下缩短了产品迭代周期，减少新封装的各种仿真测试次数，以及降低测试修改成本，提高了产品的竞争力。

本实施例提供的提供一种集成电路的封装方法中，使用灵活封装方式，其关键技术手段之一在于在芯片设计时可能复用的MUX_UNIT都设置成GPIO输入并且关闭上下拉(非GPIO为输入关闭上下拉也可)。在此基础上不同IO_PAD上连接线短接并不会产生冲突，为此方法复用创造了可能性。在采用不同应用场景时，软件可以关闭不用的协议接口或保持GPIO输入并关闭上下拉，防止对启用的协议接口产生干扰。同时开启要使用的协议接口，满足新应用场景的需求。

其中，本实施例优选的实施方式中，多种通信类型的通信电路中的每个通信电路分别包括输入端口、输出端口和GPIO端；在集成电路设计时，端口使能控制器将所有可能用于复用的通信电路设置为上电复位后为GPIO工作，并且GPIO设置为输入状态，同时关闭上下拉电阻；在确定多种通信类型的通信电路中需要用到的端口后，将使能相应的端口，对于其他不需要使用的通信电路，保持GPIO设置为输入状态，并通过电连接确定为高或者低电平。

当基于第一集成电路重新设计第二种集成电路时，调整多种通信类型的通信电路中使用的通信端口，并确定需要用到的引脚，使用芯片引脚处理电路将重新确定的通信端口和重新确定的引脚连接。

具体地，如图5-图7所示：如图5所示，在集成电路设计时，MUX控制器将所有可能用于复用的MUX_UNIT设置为上电复位后为GPIO工作，并且GPIO设置为输入状态，同时关闭上下拉电阻。

另外，根据实际情况，如果某个协议接口对应的端口为输入状态并且没打开上下拉电阻，则MUX_UNIT上电复位也可以选择此协议接口工作。

如图6所示，如新应用场景在需要协议接口C或者协议接口D，不需要重新设计封装，可以通过邦定线或者基板连接线把协议接口C或D的IOPAD直接连接至协议接口A或B的IOPAD上。

如图7所示，上电后，根据连接线实际情况选择哪一个接口协议利用封装引脚引出。例如，保持IO_PAD1、IO_PAD2为GPIO模式，A和B协议接口不工作。原封装中未连接出的IOPAD3、IOPAD4通过连接线引到已有封装引脚上并切换为C协议接口。

这样可以实现在不增加封装引脚的情况下，实现利用已有封装引脚复用出更多协议接口；让小尺寸封装可以适应更多的应用场景和更大的市场，并且还降低重复设计封装的概率。

如图8所示，本实施例还提供一种电子装置600，该电子装置600包括：如上述提及的任意一种集成电路，以及安装集成电路的电路板。

具体地，电子装置600包括一个或多个处理器、通信元件等，所述一个或多个处理器例如：一个或多个中央处理单元(CPU)601，和/或一个或多个业务处理器(GPU)613等，处理器可以根据存储在只读存储器(ROM)602中的可执行指令或者从存储部分608加载到随机访问存储器(RAM)603中的可执行指令而执行各种适当的动作和处理。通信元件包括通信组件612和/或通信接口609。其中，通信组件612可包括但不限于网卡，所述网卡可包括但不限于IB(Infiniband)网卡，通信接口609包括诸如LAN卡、调制解调器等的网络接口卡的通信接口，通信接口609经由诸如因特网的网络执行通信处理。

处理器可与只读存储器602和/或随机访问存储器603中通信以执行可执行指令，通过通信总线604与通信组件612相连、并经通信组件612与其他目标设备通信。

此外，在RAM 603中，还可存储有装置操作所需的各种程序和数据。CPU 601或GPU613、ROM 602以及RAM 603通过通信总线604彼此相连。在有RAM 603的情况下，ROM 602为可选模块。RAM 603存储可执行指令，或在运行时向ROM 602中写入可执行指令，可执行指令使处理器执行上述通信方法对应的操作。输入/输出(I/O)接口605也连接至通信总线604。通信组件612可以集成设置，也可以设置为具有多个子模块(例如多个IB网卡)，并在通信总线链接上。

以下部件连接至I/O接口605：包括键盘、鼠标等的输入部分606；包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分607；包括硬盘等的存储部分608；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信接口609。驱动器610也根据需要连接至I/O接口605。可拆卸介质611，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器610上，以便于从其上读出的计算机程序根据需要被安装入存储部分608。

需要说明的，如图6所示的架构仅为一种可选实现方式，在具体实践过程中，可根据实际需要对上述图6的部件数量和类型进行选择、删减、增加或替换；在不同功能部件设置上，也可采用分离设置或集成设置等实现方式，例如GPU和CPU可分离设置或者可将GPU集成在CPU上，通信元件可分离设置，也可集成设置在CPU或GPU上，等等。这些可替换的实施方式均落入本发明的保护范围。

可能以许多方式来实现本发明的方法和装置、电子装置和存储介质。例如，可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本实施例的方法和装置、电子装置和存储介质。用于方法的步骤的上述顺序仅是为了进行说明，本实施例的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。此外，在一些实施例中，还可将本发明实施为记录在记录介质中的程序，这些程序包括用于实现根据本实施例的方法的机器可读指令。因而，本发明还覆盖存储用于执行根据本实施例的方法的程序的记录介质。

本实施例的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开的形式，很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。