NAND闪存及其制作方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种NAND闪存及其制作方法。

背景技术

闪存(Flash Memory)是一种电可擦除可编程只读存储器(ElectricallyErasable Programmable read only memory，EEPROM)，具有非易失、读写速度快、抗震、低功耗、体积小等特性，目前己广泛应用于嵌入式系统、航空航天、消费电子等领域。闪存存储器主要分为NOR型和NAND型两种，NAND闪存相对于NOR闪存拥有更大的容量，适合进行数据存储。

现有技术的NAND闪存制作中，主要研发方向是增加密度与缩小元件，在此过程中，现有NAND闪存的扩展限制主要体现在：1Ynm(相当于14-16nm级别)已达到了单元扩展的极限，单元扩展在1Ynm以下的NAND闪存存在短通道效应的问题。

因此，如何在NAND闪存的制作过程中克服短通道效应是一个亟待解决的问题。

发明内容

鉴于上述现有技术的不足，本发明的目的在于提供一种NAND闪存及其制作方法，旨在解决现有NAND闪存制作过程中存在短通道效应的问题。

本发明的技术方案如下：本发明提供一种NAND闪存及其制作方法，其中制作方法包括以下步骤：S1、提供一硅基底，经掩膜刻蚀、在硅基底内形成沿第一方向阵列排布的多个U型沟槽；S2、依次沉积隧道氧化物和浮栅多晶硅，经刻蚀、在硅基底表面及U型沟槽表面依次形成沿第二方向阵列排布的多个条带状的隧道氧化层和浮栅，在相邻浮栅之间的硅基底内形成浅沟槽隔离结构，第二方向垂直于第一方向；S3、经沉积、刻蚀，在浅沟槽隔离结构内形成绝缘层；S4、沉积阻隔氧化材料、覆盖浮栅和绝缘层形成一层阻隔氧化层；沉积控制栅多晶硅、覆盖阻隔氧化层并充满浮栅之间，形成控制栅；沉积栅极材料，在控制栅上形成栅极。

于本发明的一实施例中，步骤S1中，U型沟槽底部的纵截面呈半圆形。

于本发明的一实施例中，步骤S1中，硅基底表面自然氧化形成有一层基底氧化膜，经掩膜刻蚀、在硅基底内形成沿第一方向阵列排布的多个U型沟槽，具体包括：经沉积，在基底氧化膜上形成一层绝缘膜，经刻蚀、去除基底氧化膜和绝缘膜，在硅基底内形成沿第一方向阵列排布的多个U型沟槽。

于本发明的一实施例中，步骤S2中，浅沟槽隔离结构的纵截面呈倒梯形。

于本发明的一实施例中，步骤S3之后，还包括：刻蚀绝缘层，以与硅基底表面平齐。

于本发明的一实施例中，步骤S4中，形成栅极之后，采用注入技术，在栅极之间注入源极和漏极。

于本发明的一实施例中，步骤S4之后，还包括：S5、沉积氧化物，覆盖栅极形成含有气隙的覆盖氧化层；S6、经刻蚀、在每个条带状的浮栅的两端的覆盖氧化层内形成第一柱状槽，在第一柱状槽内沉积导电金属，形成第一金属接触点；S7、经沉积、在覆盖氧化层上形成第一介电层，经刻蚀、暴露位于每个条带状的浮栅的一端的第一金属接触点的表面，经沉积、覆盖第一金属接触点的表面和部分覆盖氧化层形成第一金属层；S8、经沉积、在第一介电层上形成第二介电层，经刻蚀、贯穿第一介电层和第二介层在第一金属接触点的表面上形成第二柱状槽，在第二柱状槽内沉积导电金属，形成第二金属接触点；S9、覆盖第二金属接触点的表面及第二介电层形成第二金属层。

于本发明的一实施例中，步骤S5中，气隙形成在相邻U型沟槽之间的硅基底上的覆盖氧化层内。

本发明提供一种NAND闪存，基于上述的NAND闪存的制作方法制备而成。

本发明提供一种NAND闪存，包括硅基底，硅基底内凹设有多个U型沟槽，多个U型沟槽沿第一方向呈阵列排布；在硅基底表面及U型沟槽表面设有沿第二方向呈阵列排布的多个条带状的隧道氧化物层，隧道氧化物层上对应设有浮栅、且浮栅之间的硅基底内设有浅沟槽隔离结构；第二方向垂直于第一方向；浅沟槽隔离结构内充满有绝缘层，覆盖绝缘层表面和浮栅依次设有阻隔氧化层，阻隔氧化层上覆盖设有控制栅，控制栅表面设有栅极；自U型沟槽之间的硅基底表面向上延伸至覆盖栅极设有含有气隙的覆盖氧化层，气隙分布在U型沟槽之间的硅基底表面上的覆盖氧化层内；在每个条带状的浮栅的两端的覆盖氧化层内分别设有柱状第一金属接触点，第一金属接触点贯穿覆盖氧化层；覆盖氧化层表面设有第一介电层和第一金属层，金属层设于位于浮栅一端的第一金属接触点表面；覆盖第一介电层和第一金属层设有第二介电层，贯穿第一介电层和第二介电层、在位于浮栅另一端的第一金属接触点表面设有柱状第二金属接触点；覆盖第二金属接触点及第二介电层设有第二金属层。

如上，本发明的NAND闪存及其制作方法，具有以下有益效果：

(1)能够克服短通道效应。

(2)工艺简单，降低投资成本。

附图说明

图1为本发明的NAND闪存及其制作方法于一实施例中的流程图。

图2为本发明的NAND闪存及其制作方法于一实施例中的形成绝缘膜后的硅基底示意图。

图3为本发明的NAND闪存及其制作方法于一实施例中的形成沟槽后的硅基底的俯视图。

图4为本发明的NAND闪存及其制作方法于一实施例中的沟槽横截面示意图。

图5为本发明的NAND闪存及其制作方法于一实施例中的浮栅形成后的示意图。

图6为本发明的NAND闪存及其制作方法于一实施例中的平面化处理后的绝缘层示意图。

图7为本发明的NAND闪存及其制作方法于一实施例中的栅极形成后的示意图。

图8为本发明的NAND闪存及其制作方法于一实施例中的注入源极和漏极的示意图。

图9为本发明的NAND闪存及其制作方法于一实施例中的形成气隙后的示意图。

图10为本发明的NAND闪存及其制作方法于一实施例中的形成第一金属接触点示意图。

图11为本发明的NAND闪存及其制作方法于一实施例中的形成第一金属层示意图。

图12为本发明的NAND闪存及其制作方法于一实施例中的形成第二金属接触点示意图。

图13为本发明的NAND闪存及其制作方法于一实施例中的形成第二金属层示意图。

元件标号说明

21       硅基底

22       绝缘膜

51       隧道氧化物

52       浮栅多晶硅

53       浅沟槽隔离结构

71       阻隔氧化材料

72       控制栅多晶硅

73       栅极

101      第一金属接触点

111      第一金属层

121      第二金属接触点

131      第二金属层

具体实施方式

本发明提供一种NAND闪存及其制作方法，为使本发明的目的、技术方案及效果更加清楚、明确，以下对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明提供的NAND闪存及其制作方法，能够能够克服短通道效应；并且工艺简单，能够降低投资成本。

如图1所示，于一实施例中，本发明的NAND闪存的制作方法包括以下步骤：

步骤S1、提供一硅基底，经掩膜刻蚀、在硅基底内形成沿第一方向阵列排布的多个U型沟槽。

具体地，硅基底表面自然氧化形成有一层基底氧化膜，经沉积，在基底氧化膜上形成一层绝缘膜；如图2所示，于本实施例中，本发明的形成绝缘膜后的硅基底示意图，其中，硅基底21上沉积有绝缘膜22；其中，绝缘膜可以由氮化物薄膜等形成。

经刻蚀、去除基底氧化膜和绝缘膜，在硅基底内形成沿第一方向阵列排布的多个U型沟槽。如图3所示，于本实施例中，本发明的形成沟槽后的硅基底的俯视图,其中，YY’方向为第一方向，XX’方向为第二方向。

进一步具体地，U型沟槽底部的纵截面呈半圆形。如图4所示，于本实施例中，本发明的沟槽YY’方向的横截面示意图，通过形成半圆形的埋入式通道沟槽，从而增加了通道长度，有效地克服短通道效应。

步骤S2、依次沉积隧道氧化物和浮栅多晶硅，经刻蚀、在硅基底表面及U型沟槽表面依次形成沿第二方向阵列排布的多个条带状的隧道氧化层和浮栅，在相邻浮栅之间的硅基底内形成浅沟槽隔离结构，第二方向垂直于第一方向。

具体地，如图5所示，于本实施例中，本发明的浮栅形成后的示意图，在硅基底21上先沉积隧道氧化物51，再形成浮栅多晶硅52，之后在相邻浮栅之间形成浅沟槽隔离结构53，浅沟槽隔离结构的纵截面呈倒梯形。

步骤S3、经沉积、刻蚀，在浅沟槽隔离结构内形成绝缘层。

进一步具体地，如图6所示，于本实施例中，本发明的平面化处理后的绝缘层示意图，刻蚀绝缘层，以与硅基底表面平齐，这里采用传统的化学机械抛光(ChemicalMechanical Polishing，CMP)技术对绝缘层进行平面化处理。

步骤S4、沉积阻隔氧化材料、覆盖浮栅和绝缘层形成一层阻隔氧化层；沉积控制栅多晶硅、覆盖阻隔氧化层并充满浮栅之间，形成控制栅；沉积栅极材料，在控制栅上形成栅极。

具体地，如图7所示，于本实施例中，本发明的栅极形成后的示意图，在浮栅52上沉积阻隔氧化材料71，再沉积控制栅多晶硅72并充满浮栅52之间，在控制栅多晶硅72上形成栅极73，其中，阻隔氧化层的材料包括氧化物、氮化物等。

进一步具体地，形成栅极之后，采用注入技术，在栅极之间注入源极和漏极，如图8所示，于本实施例中，本发明的注入源极和漏极的示意图。

进一步具体地，还包括：步骤S5、沉积氧化物，覆盖栅极形成含有气隙的覆盖氧化层，如图9所示，于本实施例中，本发明的形成气隙后的示意图；步骤S6、经刻蚀、在每个条带状的浮栅的两端的覆盖氧化层内形成第一柱状槽，在第一柱状槽内沉积导电金属，形成第一金属接触点，第一金属接触点101如图10所示，于本实施例中，本发明的形成第一金属接触点的示意图；步骤S7、经沉积、在覆盖氧化层上形成第一介电层，经刻蚀、暴露位于每个条带状的浮栅的一端的第一金属接触点的表面，经沉积、覆盖第一金属接触点的表面和部分覆盖氧化层形成第一金属层，第一金属层111如图11所示，于本实施例中，本发明的形成第一金属层的示意图；步骤S8、经沉积、在第一介电层上形成第二介电层，经刻蚀、贯穿第一介电层和第二介层在第一金属接触点的表面上形成第二柱状槽，在第二柱状槽内沉积导电金属，形成第二金属接触点，第二金属接触点121如图12所示，于本实施例中，本发明的形成第二金属接触点的示意图；步骤S9、覆盖第二金属接触点的表面及第二介电层形成第二金属层，第二金属层131如图13所示，于本实施例中，本发明的形成第二金属层的示意图。其中，导电金属如钨、铜等。

进一步具体地，步骤S5中，气隙形成在相邻U型沟槽之间的硅基底上的覆盖氧化层内。

本发明的NAND闪存，基于上述的NAND闪存的制作方法制备而成。

本发明的NAND闪存，包括硅基底，硅基底内凹设有多个U型沟槽，多个U型沟槽沿第一方向呈阵列排布；在硅基底表面及U型沟槽表面设有沿第二方向呈阵列排布的多个条带状的隧道氧化物层，隧道氧化物层上对应设有浮栅、且浮栅之间的硅基底内设有浅沟槽隔离结构；第二方向垂直于第一方向；浅沟槽隔离结构内充满有绝缘层，覆盖绝缘层表面和浮栅依次设有阻隔氧化层，阻隔氧化层上覆盖设有控制栅，控制栅表面设有栅极；自U型沟槽之间的硅基底表面向上延伸至覆盖栅极设有含有气隙的覆盖氧化层，气隙分布在U型沟槽之间的硅基底表面上的覆盖氧化层内；在每个条带状的浮栅的两端的覆盖氧化层内分别设有柱状第一金属接触点，第一金属接触点贯穿覆盖氧化层；覆盖氧化层表面设有第一介电层和第一金属层，金属层设于位于浮栅一端的第一金属接触点表面；覆盖第一介电层和第一金属层设有第二介电层，贯穿第一介电层和第二介电层、在位于浮栅另一端的第一金属接触点表面设有柱状第二金属接触点；覆盖第二金属接触点及第二介电层设有第二金属层。

综上，本发明提供的NAND闪存及其制作方法，能够能够克服短通道效应；并且工艺简单，能够降低投资成本。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。