面板驱动装置、面板驱动方法、以及电致发光显示设备

相关申请的交叉引用

本申请要求2021年12月24日提交的韩国专利申请第10-2021-0187581号的利益，在此通过引用将该申请并入，如同在本文中完全阐述一样。

技术领域

本公开内容涉及面板驱动装置、面板驱动方法以及电致发光显示设备。

相关技术

电致发光显示设备的每一个像素包括自发射光的发光装置，并且使用基于图像数据的灰度级的数据电压控制从发光装置发射的光的量以调节亮度。

电致发光显示设备使用外部补偿技术以提高图像质量。外部补偿技术基于像素的电特性实时地感测像素电压或电流，并且基于感测的结果对输入图像的数据进行调制，从而补偿像素之间的电特性偏差。

电致发光显示设备在一帧的垂直空白时段中在感测到相对应的像素的电特性之后，对相对应的像素执行恢复操作，并且因此，恢复相对应像素的亮度以显示紧接在感测之前的状态。

因为基于帧频率改变感测像素的恢复时段的长度(即，恢复数据电压的充电和保持时间)，所以相关技术的电致发光显示设备具有感测像素的显示状态通常不被正常地恢复并且发生亮度失真的问题。

发明内容

因此，本公开内容的实施方式涉及面板驱动装置、其驱动方法以及并入其的电致发光显示设备，其基本上消除了由于相关技术的限制和缺点而导致的一个或更多个问题。例如，本公开内容的实施方式可以减少在可变帧频率模式下在感测像素中亮度失真发生。

为了实现这些目的和其他优点，并且根据本公开内容的目的，如本文所体现和广泛描述的，一种电致发光显示设备可以包括：显示面板，显示面板被配置成显示图像并且包括像素；数据电压供应电路，数据电压供应电路被配置成在第一帧的垂直空白时段中的感测时段中将感测数据电压供应至像素，在感测时段之后的恢复时段中将恢复数据电压供应至像素，并且在第一帧之后的第二帧的垂直有效时段中将显示数据电压供应至像素；以及感测电路，感测电路被配置成在第一帧的垂直空白时段中的感测时段中基于感测数据电压来感测像素的电特性，其中，在第二帧的垂直有效时段中要供应至像素的显示数据电压的水平可以基于第一帧的垂直空白时段的长度来确定。

在本公开内容的另一方面，一种用于与显示面板一起使用的面板驱动装置，显示面板被配置成显示图像并且包括像素，面板驱动装置可以包括：数据电压供应电路，数据电压供应电路被配置成在第一帧的垂直空白时段中的感测时段中将感测数据电压供应至像素，在感测时段之后的恢复时段中将恢复数据电压供应至像素，并且在第一帧之后的第二帧的垂直有效时段中将显示数据电压供应至像素；以及感测电路，感测电路被配置成在第一帧的垂直空白时段中的感测时段中基于感测数据电压来感测像素的电特性，其中，在第二帧的垂直有效时段中要供应至像素的显示数据电压的水平可以基于垂直空白时段的长度来确定。

在本公开内容的又一方面，一种用于显示面板的面板驱动方法，显示面板被配置成显示图像并且包括像素，面板驱动方法可以包括：在第一帧的垂直空白时段中的感测时段中将感测数据电压供应至像素，并且基于感测数据电压感测像素的电特性；在感测时段之后的恢复时段中，将恢复数据电压供应至像素；基于第一帧的垂直空白时段的长度来确定显示数据电压；以及在第一帧之后的第二帧的垂直有效时段中，将显示数据电压供应至像素。

附图说明

附图被包括以提供对本公开内容的进一步理解，并且被并入本申请中并构成本申请的一部分，附图示出了本公开内容的实施方式并且与说明书一起用于说明本公开内容的原理。在附图中：

图1是示出根据本公开内容的实施方式的包括面板驱动装置的电致发光显示设备的图；

图2是示出图1的电致发光显示设备中包括的像素阵列的图；

图3是示出图2的像素阵列中包括的像素和连接至其的感测电路的图；

图4是示出本公开内容的比较示例中在固定帧频率模式下显示操作时序、感测操作时序以及恢复操作时序的图；

图5和图6是用于描述可变刷新率(VRR)技术的图，该技术基于输入图像改变帧频率；

图7是用于描述在可变帧频率模式下由于垂直空白时段的长度差异而导致在感测像素中发生亮度失真的示例的图；

图8和图9是用于描述在可变帧频率模式下降低感测像素中亮度失真发生的实施方式的图；

图10是示出查找表的图，其中基于恢复时段的长度将具有不同大小的数据偏移值映射至彼此；以及

图11是示出用于在可变帧频率模式下降低感测像素中亮度失真发生的面板驱动方法的图。

具体实施方式

将通过参照附图描述的以下实施方式来阐明本公开内容的优点和特征以及其实现方法。然而，可以以不同的形式实施本公开内容，并且本公开内容不应当被解释为限于本文阐述的实施方式。而是，提供这些实施方式使得本公开内容将是透彻和完整的并且将向本领域技术人员充分传达本公开内容的范围。此外，本公开内容仅由权利要求的范围限定。

在用于描述本公开内容的各种实施方式的附图中所公开的形状、尺寸、比率、角度、数字等仅是示例性的，并且本公开内容不限于此。相同的附图标记始终指代相同的元件。在整个说明书中，相同的元件由相同的附图标记表示。如本文所使用的，术语“包括”、“含有”、“包括有”等暗示可以添加其他部分，除非使用术语“仅”。如本文所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另有明确说明。

即使没有明确陈述，本公开内容的各种实施方式中的元件也应被解释为包括误差裕度。

在描述位置关系时，例如，当两个部件之间的位置关系被描述为“在……上”、“在……上方”、“在……下”和“靠近……”时，可以在两个部件之间设置一个或更多个其他部件，除非使用“刚好”或“直接”。

应当理解，虽然术语“第一”、“第二”等在本文中可以用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分。例如，在不脱离本公开内容的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。

相似的附图标记贯穿全文指代相似的元件。

在本说明书中，在显示面板的基板上设置的栅极驱动电路可以使用具有n型金属氧化物半导体场效应晶体管(MOSFET)结构的薄膜晶体管(TFT)来实现，但不限于此，并且可以用具有p型MOSFET结构的TFT来实现。TFT可以是包括栅极、源极和漏极的三电极元件。源极可以是向晶体管提供载流子的电极。在TFT中，载流子可以从源极开始流动。漏极可以是使载流子从TFT流出的电极。也就是说，在MOSFET中，载流子从源极流向漏极。在n型TFT(NMOS)中，因为载流子是电子，所以源极电压可以具有比漏极电压低的电压，使得电子从源极流向漏极。在n型TFT中，因为电子从源极流向漏极，所以电流可以从漏极流向源极。另一方面，在p型TFT(PMOS)中，因为载流子是空穴，所以源极电压可以高于漏极电压，使得空穴从源极流向漏极。在p型TFT中，因为空穴从源极流向漏极，所以电流可以从源极流向漏极。应当注意，MOSFET的源极和漏极不是固定的，而是在源极和漏极之间切换。例如，MOSFET的源极和漏极可以在源极和漏极之间切换。因此，在描述本公开内容的实施方式中，源极和漏极中的一者将被描述为第一电极，并且源极和漏极中的另一者将被描述为第二电极。

在以下描述中，当确定相关已知功能或配置的详细描述不必要地模糊了本公开内容的重点时，将省略该详细描述。在下文中，将参照附图详细描述本公开内容的实施方式。

图1是示出根据本公开内容的实施方式的包括面板驱动装置的电致发光显示设备的图。图2是示出图1的电致发光显示设备中包括的像素阵列的图。图3是示出图2的像素阵列中包括的像素和连接至其的感测电路的图。

参照图1至图3，根据本公开内容的实施方式的电致发光显示设备可以包括显示面板10、时序控制器11、数据驱动器12、栅极驱动器13以及感测电路122。在本公开内容中，数据电压供应电路121、栅极驱动器13以及感测电路122可以实现面板驱动装置。数据电压供应电路121和感测电路122可以嵌入在数据驱动器12的集成电路(IC)中。

显示面板10可以包括多条数据线15、多条读出线16以及多条栅极线17。此外，多个像素PXL可以布置在数据线15、读出线16以及栅极线17之间的多个相交区域中。图2所示的像素阵列可以包括布置为矩阵类型的多个像素PXL，并且可以设置在显示面板10的显示区域AA中。

在像素阵列中，像素行可以使用在栅极线17的延伸方向(即，X轴方向)上彼此相邻的像素PXL来实现。每个像素行可以包括在X轴方向上彼此相邻的多个像素PXL。配置同一像素行的像素PXL可以连接至同一栅极线17，并且可以连接至不同的数据线15。配置同一像素行的像素PXL可以连接至不同的读出线16，但不限于此，并且用于实现不同颜色的多个像素PXL可以共享一条读出线16。

在像素阵列中，每个像素PXL可以通过数据线15之一和读出线16之一连接至数据驱动器12，并且可以通过栅极线17之一连接至栅极驱动器13。此外，每个像素PXL可以通过高水平电源线18连接至高水平像素电源EVDD。

在像素阵列中，像素PXL可以包括实现第一颜色的像素、实现第二颜色的像素和实现第三颜色的像素，此外，还可以包括实现第四颜色的像素。第一颜色至第四颜色可以选择性地是红色、绿色、蓝色和白色中的一种。

每个像素PXL可以如图3中那样实现，但不限于此。

如图3所示，布置在第k(其中k是整数)像素行中的像素PXL可以包括发光装置EL、驱动晶体管DT、存储电容器Cst、第一开关晶体管ST1和第二开关晶体管ST2，并且第一开关晶体管ST1和第二开关晶体管ST2可以连接至同一栅极线17(k)。

发光装置EL可以使用像素电流发射光。发光装置EL可以包括连接至源极节点Ns的阳极电极、连接至低水平像素电源EVSS的阴极电极以及设置在阳极电极与阴极电极之间的有机或无机化合物层。有机或无机化合物层可以包括空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)以及电子注入层(EIL)。当施加至阳极电极的电压与施加至阴极电极的低水平像素电源EVSS相比高于EL操作点电压时，可以接通发光装置EL。当接通发光装置EL时，穿过空穴传输层(HTL)的空穴和穿过电子传输层(ETL)的电子可以移动到发射层(EML)以生成激子，因此，光可以从发射层(EML)发射。

驱动晶体管DT可以是驱动元件。驱动晶体管DT可以基于栅极节点Ng与源极节点Ns之间的电压差生成在发光装置EL中流动的像素电流。驱动晶体管DT可以包括连接至栅极节点Ng的栅极电极、连接至高水平像素电源EVDD的第一电极以及连接至源极节点Ns的第二电极。

存储电容器Cst可以连接在栅极节点Ng与源极节点Ns之间，并且可以存储驱动晶体管DT的栅极-源极电压。

第一开关晶体管ST1可以基于栅极信号SCAN(k)将数据线15电连接至栅极节点Ng，并且可以将充载到数据线15中的数据电压VDATA施加至栅极节点Ng。第一开关晶体管ST1可以包括连接至栅极线17(k)的栅极电极、连接至数据线15的第一电极以及连接至栅极节点Ng的第二电极。

第二开关晶体管ST2可以基于栅极信号SCAN(k)将读出线16电连接至源极节点Ns，并且可以基于像素电流将源极节点Ns的电压施加至读出线16，或者可以将充载到读出线16中的参考电压Vref施加至源极节点Ns。第二开关晶体管ST2可以包括连接至栅极线17(k)的栅极电极、连接至源极节点Ns的第一电极以及连接至读出线16的第二电极。

这样的像素结构可以仅是实施方式，并且本发明构思不限于此。应当注意，本发明构思可以被应用于用于感测驱动晶体管DT的电特性(阈值电压或电子迁移率)的各种像素结构。

时序控制器11可以通过第一接口电路连接至主机系统14并且可以通过第二接口电路连接至数据驱动器12。第一接口电路和第二接口电路可以相同或不同。

时序控制器11可以通过第一接口电路从主机系统14接收垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE以及输入视频数据DATA。时序控制器11可以在每帧的垂直有效时段中接收输入视频数据DATA并且可以在每帧的垂直空白时段中不接收输入视频数据DATA。

一帧可以由垂直同步信号Vsync和数据使能信号DE定义，并且此外，可以定义一帧内的垂直有效时段和垂直空白时段。一帧可以被定义为垂直同步信号Vsync的相邻脉冲间隔。垂直有效时段可以被定义为一帧内的在逻辑高水平和逻辑低水平之间对数据使能信号DE进行移位的时段。垂直空白时段可以被定义为一帧内的数据使能信号DE被保持在逻辑低水平处的时段。

垂直空白时段的长度可以基于垂直同步信号Vsync和数据使能信号DE而变化。主机系统14可以基于输入视频数据DATA的复杂度和输入视频数据DATA的帧间变化量等等来改变垂直空白时段的长度以在显示面板10正在被驱动时改变帧频率。当输入视频数据DATA是复杂的并且帧间变化量较大时，例如，主机系统14可以使每帧中的垂直空白时段变长，从而降低帧频率。当垂直空白时段的长度在一帧中变化时，一帧的时间长度和帧频率可以变化。这可以被称为可变刷新率(VRR)技术。VRR技术可以充分地确保用于主机系统14中的图形处理的渲染时间以防止图像的撕裂(tearing)现象，并且因此可以提供更平滑的图像。

主机系统14可以被安装在系统板上。主机系统14可以包括：输入电路，该输入电路接收用户命令/数据；主功率电路，主功率电路生成主功率；VRR控制电路，该VRR控制电路基于输入图像来改变帧频率；以及输出电路，该输出电路输出传送信号。主机系统14可以使用应用处理器、个人计算机(PC)、机顶盒或图形处理电路来实现，但不限于此。

时序控制器11可以控制面板驱动装置以显示-驱动显示面板10，并且因此，可以在显示面板10中再现输入图像。时序控制器11可以在一帧的垂直空白时段中控制面板驱动装置以感测-驱动显示面板10，并且然后，可以恢复-驱动显示面板10。

感测驱动可以用于感测像素PXL中包括的驱动晶体管DT的电特性并且可以例如，由一个像素行单元同时执行。在正被感测驱动的像素PXL中，发光装置可以在感测驱动期间停止光的发射，以增强感测的准确度。感测驱动可以由每帧的垂直空白时段中的一个像素行单元顺序地或非顺序地执行。在每帧的垂直空白时段中除了正被感测驱动的这一个像素行之外的像素行可以保持先前垂直有效时段的显示状态。

恢复驱动可以用于关于感测驱动已经结束的像素行(即感测像素行)，将感测像素行的像素PXL的发射度(亮度)恢复至紧接感测驱动之前的显示状态。恢复数据电压可以被施加至感测像素行的像素PXL以用于恢复驱动。在这种情况下，基于控制器11的控制，面板驱动装置可以将具有与紧接在感测驱动之前的显示数据电压的水平相同水平的恢复数据电压施加至感测像素行的像素PXL。因此，感测像素行中的相对应像素PXL可以再次发光，从而将感测像素行的亮度恢复至紧接在感测驱动之前的状态。

时序控制器11可以生成用于显示驱动、感测驱动和恢复驱动的面板驱动装置的时序控制信号。时序控制器11可以通过第二接口电路分别向数据驱动器12和栅极驱动器13提供时序控制信号。面板驱动装置的时序控制信号可以包括用于控制数据驱动器12的操作时序的数据时序控制信号DDC和用于控制栅极驱动器13的操作时序的栅极时序控制信号GDC。

时序控制器11可以通过第二接口电路从数据驱动器12接收基于感测驱动的感测结果数据。感测像素PXL的每一个中包括的驱动晶体管DT的电特性可以被反映在感测结果数据中。时序控制器11可以基于感测结果数据计算像素补偿值，并且可以将像素补偿值施加至从主机系统14接收的输入视频数据DATA，从而对像素PXL之间的驱动晶体管DT的电特性偏差进行补偿。时序控制器11可以通过第二接口电路将通过基于像素补偿值的校正获得的图像数据DATA供应至数据驱动器12。

时序控制器11可以在每帧的垂直有效时段中基于时序控制信号GDC和DDC控制面板驱动装置的操作，并且因此可以实现显示驱动。在显示驱动中，面板驱动装置可以向像素阵列的所有像素PXL供应用于显示输入图像的显示数据电压。

时序控制器11可以在每帧的垂直空白时段中基于时序控制信号GDC和DDC控制面板驱动装置的操作，并且因此，可以实现感测驱动和显示驱动。在感测驱动中，面板驱动装置可以向感测像素行的像素PXL供应用于感测的感测数据电压。在恢复驱动中，面板驱动装置可以向感测像素行的像素PXL供应用于恢复紧接在感测驱动之前的显示状态的恢复数据电压。因此，可以通过恢复驱动来恢复在感测驱动中中断的像素PXL的发射状态。

可以基于面板内栅极驱动器(GIP)类型将栅极驱动器13设置在显示面板10的非显示区域NA中。栅极驱动器13可以基于栅极时序控制信号GDC生成在导通电压与截止电压之间摆动的扫描信号SCAN。栅极驱动器13可以在每帧的垂直有效时段中逐行将扫描信号SCAN(1)至SCAN(4)顺序地供应至栅极线17中的每一个，包括图2中所示的栅极线17(1)至17(4)。栅极驱动器13可以在每帧的垂直空白时段中向连接至感测像素行的像素PXL的栅极线17供应扫描信号SCAN。

可以利用数据IC来实现数据驱动器12。数据驱动器12可以包括数据电压供应电路(DAC)121和感测电路(SU)122，数据电压供应电路(DAC)121基于数据时序控制信号DDC来生成数据电压VDATA。数据电压VDATA可以被划分为显示数据电压、感测数据电压和恢复数据电压。

数据电压供应电路(DAC)121可以通过数据线15中的一个或更多个被连接至像素阵列。数据电压供应电路(DAC)121可以在每帧的垂直有效时段中生成具有基于图像数据DATA的灰度级而变化的水平的显示数据电压并且可以向数据线15供应显示数据电压。显示数据电压可以与扫描信号SCAN同步地被供应给像素PXL的栅极节点Ng。数据电压供应电路(DAC)121可以在每帧的垂直空白时段中生成感测数据电压并且可以向数据线15供应感测数据电压，然后可以生成恢复数据电压并且可以向数据线15供应恢复数据。感测数据电压和恢复数据电压可以与扫描信号SCAN同步地被供应给感测目标像素PXL的栅极节点Ng。

感测电路(SU)122可以通过读出线16中的一个或更多个被连接至像素阵列。通过读出线16，感测电路(SU)122可以感测基于响应于感测数据电压的在感测目标像素PXL中流动的像素电流或者可以基于像素电流感测感测目标像素PXL的源极节点(Ns)电压。像素电流或源极节点(Ns)电压可以是感测目标像素PXL的电特性并且可以基于感测目标像素PXL的劣化程度而变化。

感测电路(SU)122可以被实现为对源极节点电压进行采样的电压感测类型，或者可以被实现为对像素电流进行采样的电流感测类型。

如图3中所示的示例电压感测型感测电路(SU)122可以包括采样电路SAM和模拟数字转换器ADC。采样电路SAM可以对存储在读出线16的寄生电容器(未示出)中的感测目标像素PXL的源极节点电压直接进行采样。模拟数字转换器ADC可以将通过采样电路SAM的采样获得的模拟电压转换成数字感测结果值并且可以将数字感测结果值传送至时序控制器11。

电流感测型感测电路(SU)122可以包括例如，电流积分器、采样电路和模拟数字转换器。电流积分器可以确定在感测目标像素PXL中流动的像素电流的积分以输出感测电压。采样电路可以对从电流积分器输出的感测电压进行采样。模拟数字转换器可以将通过采样电路的采样获得的模拟电压转换成数字感测结果值，并且可以将数字感测结果值传送至时序控制器11。

在显示驱动、感测驱动和恢复驱动中的每一个中，感测电路(SU)122可以基于将数据电压VDATA供应至数据线15的时序来接通第一开关SW1以将参考电压Vref充载到读出线16。充载到读出线16中的参考电压Vref可以与扫描信号SCAN同步地被供应至像素PXL的源极节点Ns。

图4是示出本公开内容的比较示例中在固定帧频率模式下显示操作时序、感测操作时序以及恢复操作时序的图。

如图4中所示，每帧可以包括垂直有效时段和垂直空白时段。面板驱动装置可以基于在时序控制器的控制下，在与垂直有效时段中顺序地扫描像素阵列的所有像素行的同时在所有像素中写入对应于图像数据的显示数据电压IVDATA。因此，面板驱动装置可以显示-驱动显示面板。面板驱动装置可以基于时序控制器的控制来在垂直空白时段的感测时段RT中选择预定感测像素行(N，M)，并且可以向感测像素行(N，M)的像素供应感测数据电压SVDATA以感测-驱动显示面板。然后，面板驱动装置可以在垂直空白时段的恢复时段中向感测像素行(N，M)的像素供应恢复数据电压VREC以恢复-驱动显示面板。感测像素行(N，M)的像素可以基于显示驱动而被接通(发光)，可以在感测驱动中被截止(可以不发光)，并且可以基于恢复驱动而再次被接通(发光)。感测像素行(N，M)的像素可以通过恢复驱动被恢复到紧接在感测之前的图像数据显示状态(即，垂直有效时段)。

此外，在第N帧的垂直空白时段中执行感测操作和恢复操作的第N像素行以及在第M帧的垂直空白时段中执行感测操作和恢复操作的第M像素行在执行感测操作时可能不发射光因此，可能发生非感测像素行之间的亮度差异并且感测像素行(N，M)可以以线的形式被看到。

为了降低感测像素行(N，M)的可见性，面板驱动装置可以基于在时序控制器的控制下向感测像素行(N，M)供应包括恢复补偿值30A和30B的恢复数据电压VREC。恢复补偿值30A和30B可以基于感测像素行(N，M)而变化。这是因为在显示面板中感测像素行(N，M)的位置可以不同，并且因此，与恢复数据电压VREC相对应的充电和保持时段t2和t4(即，恢复时段)可以在感测像素行(N，M)之间不同。

第N像素行可以被布置为更靠近显示面板的上端，并且可以在垂直有效时段中具有相对高的扫描顺序。因此，可以使用包括相对大的补偿值30A的恢复数据电压VREC来供应第N像素行。另一方面，第M像素行可以被布置为更靠近显示面板的下端并且可以在垂直有效时段中具有相对低的扫描顺序。因此，可以用包括相对较小的补偿值30B的恢复数据电压VREC来供应第M像素行。如上所述，当基于恢复时段的长度调整恢复数据电压VREC的水平时，可以减少感测像素行(N，M)之间的亮度偏差。

上述构思可以仅应用于固定帧频率模式并且可以不应用于诸如VRR技术的可变帧频率模式。这是因为可以在可变帧频率模式下基于相同位置处的像素行的恢复时段的长度基于帧频率而变化，但是在正在供应恢复数据电压VREC的时间处，恢复时段的长度可以如何变化可能不为时序控制器所知或不由时序控制器确定。

图5和图6是用于描述VRR技术的图，该技术基于输入图像改变帧频率。

如图5中所示，主机系统可以基于输入图像的数据渲染时间改变垂直空白时段的长度(即，数据使能信号DE的非过渡时段的长度)以改变帧频率。可以通过帧频率的变化来解决由图像中的突然变化引起的诸如屏幕断线、屏幕抖动或输入延迟等等的问题。主机系统可以基于输入图像的数据渲染时间在40Hz至240Hz的频率范围内调整帧频率。特别地，对于静止图像，主机系统可以在1Hz至10Hz的频率范围内调整帧频率，但本公开内容不限于此。可以基于模型和装置规格来不同地设置可变帧频率的范围。

如图5中所示，示例主机系统可以固定垂直有效时段的长度，并且可以基于输入图像的数据渲染时间来调整垂直空白时段的长度，因此改变帧频率。例如，如图6中所示，在实现144Hz模式下，主机系统可以将垂直空白时段的长度设置成“Vblank1”，并且可以调整与“Vblank1”相对应的数据使能信号DE的非过渡时段的长度。在实现100Hz模式下，主机系统可以将垂直空白时段的长度设置成作为比“Vblank1”大“X”的“Vblank2”，并且可以调整与“Vblank2”相对应的数据使能信号DE的非过渡时段的长度。在实现80Hz模式下，主机系统可以将垂直空白时段的长度设置成作为比“Vblank1”大“Y”的“Vblank3”，并且可以调整与“Vblank3”相对应的数据使能信号DE的非过渡时段的长度。在实现60Hz模式下，主机系统可以将垂直空白时段的长度设置成作为比“Vblank1”大“Z”的“Vblank4”，并且可以调整与“Vblank4”相对应的数据使能信号的非过渡时段的长度。

图7是用于描述在可变帧频率模式下由于垂直空白时段的长度上的差异而导致在感测像素中发生亮度失真的示例的图。

如图7中所示，当垂直空白时段的长度在可变帧频率模式下变化时，恢复时段Prec1和Prec2的相应长度可以变化。例如，与75Hz的帧频率相对应的恢复时段Prec2的长度可以比与120Hz的帧频率相对应的恢复时段Prec1的长度长。

在恢复时段中，可以将恢复数据电压VREC供应至感测像素中包括的驱动晶体管DT的栅极电极，并且可以将参考电压Vref供应至驱动晶体管DT的源极电极。在驱动晶体管DT中流动的像素电流可以与栅极电压VG和源极电压VS之间的差值(即栅极-源极电压Vgs)成比例。可以通过像素电流增加源极电压VS，并且当恢复时段短时，下一帧的显示驱动可以在源极电压VS没有充分增加并且相对低的状态下开始。例如，在75Hz的帧频率与120Hz的帧频率之间的比较中，在恢复时段Prec1的长度相对短的120Hz的帧频率下栅极-源极电压Vgs1可能相对高，而在恢复时段Prec2的长度相对长的75Hz下栅极-源极电压Vgs2可能相对低。因此，在感测像素的恢复亮度比75Hz的帧频率高的120Hz的帧频率下可能更有可能发生亮度失真。

图8和图9是用于描述减少在可变帧频率模式下感测像素中亮度失真发生的示例实施方式的图。图10是示出查找表的图，其中基于垂直空白时段的长度或恢复时段的长度将具有不同大小的数据偏移值映射至彼此。

图8示出了AHz(其中A为120)模式下的驱动波形，并且图9示出了B Hz(其中B为75)模式下的驱动波形。

如图8中所示，在120Hz模式下，数据电压供应电路可以在第一帧的垂直空白时段中的感测时段中将感测数据电压SVDATA20供应至感测像素行的目标像素，可以在感测时段之后的第一恢复时段Prec1中将恢复数据电压VREC 30供应至目标像素，并且可以在第一帧之后的第二帧的垂直有效时段中将第一显示数据电压IVDATA2 40A供应至目标像素。

如图9中所示，在75Hz模式下，数据电压供应电路在第一帧的垂直空白时段中的感测时段中将感测数据电压SVDATA20供应至感测像素的目标像素，可以在感测时段之后的第二恢复时段Prec2中将恢复数据电压VREC 30供应至目标像素，并且可以在第一帧之后的第二帧的垂直有效时段中将第二显示数据电压IVDATA2 40供应至目标像素。

如图8至图10中所示，为了减少在可变帧频率环境下在感测像素中的亮度失真发生，在第二帧的垂直有效时段中供应至目标像素的显示数据电压IVDATA2的水平可以被设置成与垂直空白时段的长度成比例地增加。

为此，时序控制器可以对在第一帧的最后数据使能信号DE的下降边缘FE和第二帧的第一数据使能信号DE的上升边缘RE之间布置的水平同步信号Hsync的数目进行计数以计算垂直空白时段的长度。时序控制器可以计算恢复时段Prec1和Prec2的相应长度，并且恢复时段Prec1和Prec2可以开始于第一帧的垂直空白时段，并且可以持续直到在第二帧的垂直有效时段中将显示数据电压IVDATA2供应至目标像素之前。恢复时段Prec1和Prec2的相应长度可以与相应垂直空白时段的长度成比例。

在图10中，水平同步信号Hsync的计数值Hsync_CNT可以表示垂直空白时段的长度。为了使显示数据电压IVDATA2的水平与垂直空白时段的长度成比例地增加，时序控制器可以从查找表中读取与水平同步信号Hsync的计数值Hsync_CNT相对应的数据偏移值(例如，如图10所示，与Hsync_CNT＝X1所对应的数据偏移值为-10LSB，与Hsync_CNT＝X2所对应的数据偏移值为-5LSB，与Hsync_CNT＝X3所对应的数据偏移值为-1LSB，与Hsync_CNT＝X4所对应的数据偏移值为0LSB，其中，X1

例如，在120Hz模式下，可以通过将第一数据偏移值(例如，-10LSB)添加至显示数据电压IVDATA2获得第一显示数据电压IVDATA2 40A，以及在75Hz模式下，可以通过将第二数据偏移值(例如，0LSB)添加至显示数据电压IVDATA2获得第二显示数据电压IVDATA2 40。

因为与120Hz模式相对应的第一显示数据电压IVDATA2 40A小于与75Hz模式相对应的第二显示数据电压IVDATA2 40，所以可以在恢复时段相对短的120Hz模式下防止看到的感测像素较亮的亮度失真。这是因为显示亮度与显示数据电压的水平成比例。

此外，不管帧频率的变化和/或目标像素的位置变化，可以将恢复数据电压VREC30的水平设置成等于在第一帧的垂直有效空白中供应至目标像素的显示数据电压IVDATA110的水平。在本示例实施方式中，可以不基于目标像素的位置调整恢复数据电压的水平。基于目标像素的位置调整恢复数据电压的水平，时序控制器应当提前具有恢复时段的基于位置的长度的信息。例如，图4中示出的调整恢复数据电压的水平的构思可以被应用于帧频率固定的情况，并且不可以被应用于可变帧频率环境中。这是因为在可变帧频率环境中，基于第二帧的第一数据使能信号DE的上升边缘RE计算垂直空白时段的长度，并且因此，在第二帧的第一数据使能信号ED的上升边缘RE之前不知道恢复时段的长度可以如何变化。也就是，因为恢复时段在第二帧的第一数据使能信号DE的上升边缘RE之前开始于第一帧的垂直空白时段，所以时序控制器在恢复时段开始可能不计算垂直空白时段的长度。因此，在恢复时段开始可能不知道垂直空白时段的长度(或恢复时段的长度)。

图11是示出用于减少在可变帧频率模式下感测像素中亮度失真发生的面板驱动方法的图。

如图11中所示，根据本公开内容的示例实施方式的面板驱动方法可以在垂直空白时段中的感测时段中将感测数据电压供应至显示面板的像素，并且可以基于感测数据电压感测像素的电特性。此外，在感测时段之后的恢复时段中，面板驱动方法可以将恢复数据电压供应至像素以将像素的显示状态恢复至紧接在感测之前的显示状态(S10和S20)。

根据本公开内容的示例实施方式的面板驱动方法可以对在垂直空白时段中布置的水平同步信号Hsync的数目进行计数以计算垂直空白时段的长度(S30)以确定计数值。此外，面板驱动方法可以基于计数值从查找表中读取数据偏移值，并且可以将数据偏移值施加至在下一帧中要输入至像素的显示数据电压(S40和S50)。因此，可以减少在可变帧频率环境下在像素中的可能的亮度失真发生。

在本实施方式中，可以基于在可变帧频率模式下由帧频率的变化引起的恢复时段的变化来调整要在下一帧中供应的显示数据电压。因此，在本实施方式中，可以防止由恢复时段的长度差异引起的亮度的失真，从而提高显示质量。

根据本公开内容的效果不限于上述示例，并且其他各种效果可以被包括在说明书中。

虽然已经参照其示例性实施方式特别地示出并描述了本公开内容，但本领域普通技术人员将理解，在不背离由以下权利要求限定的本公开内容的精神和范围的情况下，可以在其中进行形式和细节的各种改变。