多端口多域时间同步芯片及方法

技术领域

本发明涉及电子设备升级的技术领域，尤其涉及多端口多域时间同步芯片及方法、计算设备和计算机可读存储介质。

背景技术

精确时间同步协议如：IEEE 1588(精确时钟协议，Precision Timing Protocol，PTP)或IEEE 8021.AS(通用精确时间协议，general precise time protocol，gPTP)用于网络中多个网络设备进行精确时间同步。

现有的网络设备上一般只支持单个PTP/gPTP时间域，没有对多时间域的支持。现有网络芯片各端口的计时及校准控制独立提供相应的计时与校准寄存器，PTP/gPTP协议软件在运行时需要通过软件控制方式逐个端口设置相关寄存器进行寄存器计时校准控制，在端口比较多的场景下，软件较复杂，软件运行负载较高。由于各端口独立设置计时与校准电路及寄存器，在每个端口上都有相应的电路实例，增加了电路的规模，增大了芯片的面积。

发明内容

鉴于现有技术的以上问题，本申请提供一种多端口多域时间同步芯片，解决各端口独立设置计时与校准电路及寄存器，在每个端口上都有相应的电路实例，增加了电路的规模，增大了芯片的面积的问题。

为达到上述目的，本申请第一方面提供了一种多端口多域时间同步芯片，包括：

CPU及协议软件模块，用于根据各时间域下协议报文的收发时间和时间矫正域确定时间偏差；

报文转发电路，用于将各时间域下的协议报文在各端口间、各端口和CPU间进行转发；

中心计时节点模块，用于提供基准时间，接收所述CPU及协议软件模块发送的各时间域的所述时间偏差，调整所述基准时间进行各时间域与网络中的主时钟的时间同步；

多个端口模块，用于接收所述中心计时节点模块提供的所述基准时间和各时间域的所述时间偏差，进行端口的各时间域的时间同步。

本申请不需要根据每个域PTP/gPTP协议的时间同步结果逐个设置每个端口的各个域PTP/gPTP计时信息及校准信息，只需要在一个中心计时节点进行相关的配置，芯片中各端口就可以实时准确计时。

为达到上述目的，本申请第二方面提供了一种多端口多域时间同步方法，包括：

报文转发电路将各时间域下的协议报文在各端口间、各端口和CPU间进行转发；

CPU及协议软件模块根据各时间域下的协议报文的收发时间和时间矫正域确定时间偏差；

中心计时节点模块提供基准时间，接收所述CPU及协议软件模块发送的各时间域的所述时间偏差，调整所述基准时间进行各时间域与网络中的主时钟的时间同步；

多个端口模块接收所述中心计时节点模块提供的所述基准时间和各时间域的所述时间偏差，进行端口的各时间域的时间同步。

本申请不需要根据每个域PTP/gPTP协议的时间同步结果逐个设置每个端口的各个域PTP/gPTP计时信息及校准信息，只需要在一个中心计时节点进行相关的配置，芯片中各端口就可以实时准确计时。

本申请第三方面提供了一种计算设备，包括：

通信接口；

至少一个处理器，其与所述通信接口连接；以及

至少一个存储器，其与所述处理器连接并存储有程序指令，所述程序指令当被所述至少一个处理器执行时使得所述至少一个处理器执行上述第一方面任一所述的方法。

本申请第四方面提供了一种计算机可读存储介质，其上存储有程序指令，所述程序指令当被计算机执行时使得所述计算机执行上述第一方面任一所述的方法。

本发明的这些和其它方面在以下(多个)实施例的描述中会更加简明易懂。

附图说明

以下参照附图来进一步说明本发明的各个特征和各个特征之间的联系。附图均为示例性的，一些特征并不以实际比例示出，并且一些附图中可能省略了本申请所涉及领域的惯常的且对于本申请非必要的特征，或是额外示出了对于本申请非必要的特征，附图所示的各个特征的组合并不用以限制本申请。另外，在本说明书全文中，相同的附图标记所指代的内容也是相同的。具体的附图说明如下：

图1为本申请提供的多端口多域时间同步芯片的实施例的结构示意图；

图2为本申请提供的单端口多域时间同步芯片的实施例的结构示意图；

图3为本申请计算设备的示意图。

具体实施方式

说明书和权利要求书中的词语“第一、第二、第三等”或模块A、模块B、模块C等类似用语，仅用于区别类似的对象，不代表针对对象的特定排序，可以理解地，在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。

在以下的描述中，所涉及的表示步骤的标号，如S110、S120……等，并不表示一定会按此步骤执行，在允许的情况下可以互换前后步骤的顺序，或同时执行。

说明书和权利要求书中使用的术语“包括”不应解释为限制于其后列出的内容；它不排除其它的元件或步骤。因此，其应当诠释为指定所提到的所述特征、整体、步骤或部件的存在，但并不排除存在或添加一个或更多其它特征、整体、步骤或部件及其组群。因此，表述“包括装置A和B的设备”不应局限为仅由部件A和B组成的设备。

本说明书中提到的“一个实施例”或“实施例”意味着与该实施例结合描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在本说明书各处出现的用语“在一个实施例中”或“在实施例中”并不一定都指同一实施例，但可以指同一实施例。此外，在一个或多个实施例中，能够以任何适当的方式组合各特定特征、结构或特性，如从本公开对本领域的普通技术人员显而易见的那样。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。如有不一致，以本说明书中所说明的含义或者根据本说明书中记载的内容得出的含义为准。另外，本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。为了准确地对本申请中的技术内容进行叙述，以及为了准确地理解本发明，在对具体实施方式进行说明之前先对本说明书中所使用的术语给出如下的解释说明或定义：

1、普通时钟(ordinary Clock，OC)，IEEE 1588中设备的角色，OC为单端口设备，OC的端口可参与网络中大师时钟(Grand Master时钟)的选举，选举完Grand Master设备后，属于一个时间域(domain)的网络上的所有的OC设备最终同步该域的Grand Master设备。OC对应IEEE 802.1AS中的末端系统(End System)，其属于单端口设备。

2、边界时钟(boundary Clock，BC)，IEEE 1588中设备的角色，BC为多端口设备。BC的端口可参与网络中大师时钟(Grand Master时钟)的选举，选举完Grand Master设备后，属于一个时间域(domain)的网络上的所有的BC设备最终同步该域的Grand Master设备。BC对应IEEE 802.1AS中的中继系统(Relay System)，其属于多端口设备。

3、透传时钟(Transparent Clock，TC)，IEEE 1588中设备的角色，TC为多端口设备。TC又分为E2E(end to end)类型和P2P(Peer to Peer)类型。TC设备在网络中连接各OC或BC设备的端口，提供数据转发通道，TC设备在进行PTP协议event类型报文收发过程时要精确设计戳信息，用于计算协议报文在TC设备内转发的驻留时间(TC设备内协议报文转发时延)及相关链路时延。TC对应IEEE 802.1AS中的中继系统(Relay System)，其属于多端口设备。

网络中精确时间同步需要支持多个时间同步域，每个时间同步域有各自的GrandMaster，网络中各设备(OC,BC,TC)的端口可以属于多个时间同步域。每个设备端口，需要处理多个时间同步域内event类型协议报文时间戳的采样及协议报文处理。而现有的网络设备上一般只支持单个PTP/gPTP时间域，没有对多时间域的支持。基于此，本申请提供了一种多端口多域时间同步芯片及方法，支持多端口芯片(TC或BC)。该实现方法下，精确时间同步协议软件不需要根据每个域PTP/gPTP协议的时间同步结果逐个设置每个端口的各个域PTP/gPTP计时信息及校准信息，只需要在一个中心计时节点进行相关的配置，芯片中各端口就可以实时准确计时。

本申请可以适用于任何形式的交换芯片。

【多端口多域时间同步芯片的实施例】

图1为本申请提供的多端口多域时间同步芯片的实施例的结构示意图，下面参照图1，对本申请多端口多域时间同步第一实施例进行介绍。

该多端口多域时间同步芯片包括：

CPU及协议软件模块，用于根据各时间域下协议报文的收发时间和时间矫正域确定时间偏差；

报文转发电路，用于将各时间域下的协议报文在各端口间、各端口和CPU间进行转发；

中心计时节点模块，用于提供基准时间，接收所述CPU及协议软件模块发送的各时间域的所述时间偏差，调整所述基准时间进行各时间域与网络中的主时钟的时间同步；

多个端口模块，用于接收所述中心计时节点模块提供的所述基准时间和各时间域的所述时间偏差，进行端口的各时间域的时间同步。

在一些实施例中，报文转发电路在各业务端口间转发数据报文和协议报文(包括PTP/gPTP协议报文)，报文转发电路还可以将各业务端口接收的数据报文或协议报文重定向转发到CPU(端口)或拷贝报文到CPU(端口)。

在一些实施例中，CPU及协议软件模块可以直接从多个端口模块获取协议报文的收发时间。也可以通过寄存器访问通路访问多个端口模块，从多个端口模块获取协议报文的收发时间。寄存器访问通路用于提供CPU访问芯片各模块的寄存器或RAM表项的访问通路。

基于此，如图1所示，所述多端口多域时间同步芯片还包括：寄存器访问通路，用于访问并从所述端口模块中读取协议报文的收发时间给所述CPU及协议软件模块；访问所述中心计时节点模块，将所述时间偏差写入所述中心计时节点模块。

在一些实施例中，如图1所示，所述CPU及协议软件模块包括多时间域时钟分析与同步处理单元、多时间域协议报文收发驱动单元和芯片配置管理驱动单元；

所述多时间域时钟分析与同步处理单元用于：根据各时间域下的协议报文的收发时间和时间矫正域确定时间偏差；

所述协议报文收发驱动单元用于：驱动所述报文转发电路实现各时间域下的协议报文在各端口间、各端口和CPU间的接收和发送；

所述芯片配置管理驱动单元用于：驱动所述寄存器访问通路访问所述端口模块和所述中心计时节点模块。

所述芯片配置管理驱动单元还用于：为所述中心计时节点模块配置所述基准时间。

在该实施例中，多时间域时钟分析与同步处理单元即多域PTP/gPTP协议软件，该多域PTP/gPTP协议在CPU上运行，会定期或按需通过报文转发电路接收和发送协议报文，通过端口发送到其他设备。PTP/gPTP协议软件解析接收的协议报文(协议报文中可携带上一级设备出端口的发送时间戳)，读取event类型报文在入端口的接收时间戳(在入端口附加在协议报文尾部，经报文转发电路转发到CPU，或通过寄存器访问通路读取event报文接收时间戳)通过寄存器访问通路读取协议报文在出端口的发送时间戳。PTP/gPTP协议通过上述本网络节点(该芯片)和其他网络节点(其他芯片)的报文收发时间戳信息，及协议报文中携带的经过TC设备产生的时间矫正域(Correction Field)，可计算出各时间域内本网络节点相对于上一跳BC节点或Grand Maser节点的时间偏差offset(为已知方法)。各域PTP/gPTP根据本域时间offset设置中心计时节点，校准中心计时节点的本域时间偏差。将时间偏差发送到中心计时节点模块进行时间调整，中心计时节点模块是从硬件上进行时间的调整，同时，CPU及协议软件模块还需要根据时间偏差调整CPU及协议软件模块中记载的基准时间，这是从软件上进行时间的调整。

该CPU及协议软件模块通过软件来控制中心计时节点模块进行时间校准，该CPU及协议软件只包括一个运行负载即中心计时节点模块，而不包括多个端口模块，这样该软件运行负载低，可以降低CPU及协议软件的运行代价。

在一些实施例中，如图1所示，所述中心计时节点模块包括多个时间域的计时控制与校准电路(域0至域N)，各时间域的计时控制与校准电路包括：计时控制与寄存器，校准控制与寄存器、时间装载存储控制与寄存器；

所述计时控制与寄存器用于：根据所述基准时间进行时间计时控制和存储；

所述校准控制与寄存器用于：存储所述时间偏差，控制所述计时控制与寄存器根据所述时间偏差调整所述基准时间进行各时间域与网络中的主时钟的时间同步；

所述时间装载存储控制与寄存器用于：装载所述基准时间至所述计时控制与寄存器，装载所述时间偏差至所述校准控制与寄存器。

所述时间装载存储控制与寄存器还用于：将所述计时控制与寄存器存储的当前时间快照后存储。

在该实施例中，计时控制与寄存器包括计时控制电路和计时寄存器，该计时控制电路控制计时寄存器进行计时，该计时寄存器根据芯片工作时钟频率每个clock cycle累加计时时间(例如，工作主频为500MHz，每个clock cycle累加计时2ns)。也就是，计时寄存器提供该交换芯片的网络基准时钟。

在该实施例中，校准控制与寄存器包括校准控制电路和校准寄存器，该校准寄存器会存储时间偏差，该校准控制电路会发送控制信号脉冲给计时控制与寄存器的计时控制电路，其中，控制信号脉冲包括使能控制adjust_en和方向控制adjust_dir，adjust_en有效时，adjust_dir为0或1，则该clock cycle计时寄存器停止累加一次(扣减时间)，adjust_dir为1或0，则该clock cycle计时寄存器累加两个clock cycle的时间(主频为500MHz为例，该clock cycle计时累加4ns，增加时间)。

基于此，本申请提出的校准控制与寄存器具体用于：发送控制信号脉冲至所述计时控制与寄存器，所述控制信号脉冲包括使能控制信号脉冲和方向控制信号脉冲(即用于确定校准时间是增加还是减少)，当所述使能控制信号脉冲有效，所述方向控制信号脉冲为第一预设数值(0或1)时，则控制所述计时控制与寄存器中的计时寄存器停止累加第一预设次，当所述使能控制信号脉冲有效，所述方向控制信号脉冲为第二预设数值(1或0)时，则控制所述计时控制与寄存器中的计时寄存器累加第二预设次。

在该实施例中，时间装载存储控制与寄存器即时间Load(装载)/Store(存储)控制与寄存器，包括时间Load电路和Load寄存器、时间Store电路和Store寄存器。其中，时间load电路可以由外部输入或CPU及协议软件模块中的芯片配置管理驱动单元中的PTP/gPTP软件配置load时间值到Load寄存器，然后由时间load电路控制计时控制与寄存器中的计时控制电路接收Load寄存器中存储的时间值到计时控制与寄存器中的计时寄存器中。其中，时间Store电路可以接收外部信号触发或CPU及协议软件模块中的芯片配置管理驱动单元的PTP/gPTP软件设置，将当前计时寄存器的时间，快照后存储在store寄存器中，然后输出。

在一些实施例中，如图1所示，所述多端口多域时间同步芯片还包括：时间信息输入输出接口，用于将设置的所述基准时间装载至所述时间装载存储控制与寄存器中；将所述快照后的当前时间输出。即将存储在store寄存器中的当前计时寄存器的时间输出。

具体的，该时间信息输入输出接口输出的是一个时间值。

在一些实施例中，如图1所示，所述各时间域的计时控制与校准电路还包括：同步脉冲输入输出电路；

所述多端口多域时间同步芯片还包括：芯片间计时同步脉冲输入输出接口；

所述同步脉冲输入输出电路通过所述芯片间计时同步脉冲输入输出接口接收外部同步脉冲信号，将所述计时控制与寄存器中的计时寄存器复位(到指定的初始值)；所述同步脉冲输入输出电路通过所述芯片间计时同步脉冲输入输出接口向芯片外输出同步脉冲信号。

具体的，同步脉冲输入输出电路根据配置及计时寄存器的值，在指定时刻向芯片外(即外部的交换芯片)输出同步脉冲信号。其中，配置指的是配置输出同步脉冲信号的时间，输出的是一个同步脉冲信号，用来提示外部交换芯片从接收该同步脉冲信号的时间开始计时。

该芯片间计时同步脉冲输入输出接口是针对于多个交换芯片之间进行时间同步而设置的。

在一些实施例中，如图1所示，所述各时间域的计时控制与校准电路还包括：同步时钟输出电路；

所述多端口多域时间同步芯片还包括：同步时钟输出接口；

所述同步时钟输出电路通过所述同步时钟输出接口向芯片外输出同步时钟。

具体的，该同步时钟输出电路向外部的交换芯片输出一个同步时钟波形，用来给外部的交换芯片提供一个基准时间，使得外部的交换芯片以该同步时钟为基准进行计时。

其中，时间信息输入输出接口、芯片间计时同步脉冲输入输出接口、同步时钟输出接口属于三个接口。

在一些实施例中，如图1所示，所述多端口多域时间同步芯片还包括：域计时校准同步控制电路，用于从所述中心计时节点模块中获取所述基准时间和计时校准控制信息并同步到所述多个端口模块，计时校准控制信息根据基准时间和各时间域的时间偏差确定，所述计时校准控制信息用于控制所述端口模块进行计时校准。

在该实施例中，中心计时节点模块可以通过一个电路将基准时间和时间偏差直接给到端口模块，这样需要多条总线去实现，这样会使得电路复杂。也可以根据基准时间和时间偏差产生一个计时校准控制信息，该计时校准控制信息即使能控制adjust_en和方向控制adjust_dir，adjust_en有效时，adjust_dir为0或1，则该clock cycle计时寄存器停止累加一次(扣减时间)，adjust_dir为1或0，则clock cycle计时寄存器累加两个clock cycle的时间(主频为500MHz为例，clock cycle计时累加4ns，增加时间)，将这个计时校准控制信息通过域计时校准同步控制电路给到各个端口模块，这样只使用几条总线去实现，会减小代价。中心计时节点模块通过硬件电路方式控制各个端口模块进行时间校准。

在一些实施例中，如图1所示，所述端口模块包括报文收发单元和端口计时节点；

所述报文收发单元用于：从端口接收和发送各时间域下的协议报文；将所述协议报文通过所述报文转发电路转发到其他端口模块的端口发送，或通过所述报文转发电路重定向到所述CPU及协议软件模块，或通过所述报文转发电路转发到其他端口模块同时拷贝到所述CPU及协议软件模块；

所述端口计时节点用于：接收所述协议报文，根据所述协议报文确定所述收发时间；接收所述中心计时节点模块提供的所述基准时间和计时校准控制信息，基于所述基准时间进行计时，基于所述计时校准控制信息调整所述基准时间进行端口的各时间域的时间同步。

所述端口计时节点包括多个时间域单元和所述协议报文域解析电路；各时间域单元包括时戳采样电路和域计时控制与校准电路；

所述协议报文域解析电路用于：解析接收或发送协议报文所属的时间域，根据所述时间域触发对应的时间域单元中的时戳采样电路，采样协议报文的接收时戳和发送时戳；

所述域计时控制与校准电路用于：接收所述中心计时节点模块提供的所述基准时间和计时校准控制信息，基于所述基准时间进行计时，基于所述计时校准控制信息调整所述基准时间进行端口的各时间域的时间同步。

所述时戳采样电路包括接收时戳寄存器和发送时戳寄存器；

所述接收时戳寄存器用于：存储所述接收时戳；

所述发送时戳寄存器用于：存储所述发送时戳。

所述域计时控制与校准电路包括计时寄存器和校准控制电路；

所述计时寄存器用于：存储所述基准时间；

所述校准控制电路用于：基于所述基准时间进行计时，基于所述计时校准控制信息调整所述基准时间进行端口的各时间域的时间同步。

在该实施例中，如图1所示，报文收发单元从外部业务端口接收和发送报文。端口接收的报文通过报文转发电路转发到其他端口发送，或重定向到CPU端口，或转发到其他端口同时拷贝报文到CPU端口。端口在发送和接收event类型的PTP/gPTP协议报文时，将报文同时发送到端口计时节点。

时戳采样电路将evnet报文接收和发送时刻的计时寄存器的值，分别采样存储到接收或发送寄存器组中。端口计时与校准控制电路，接收域计时校准同步控制电路的控制，进行计时及实时校准，生成端口模块的计时信息(计时寄存器)。协议报文域解析电路即PTPEvent协议报文PTP域解析电路，解析接收或发送报文所属的PTP/gPTP时间域，触发各域时戳采样电路，采样报文的接收和发送时戳。

图2为本申请提供的单端口多域时间同步芯片的实施例的结构示意图；如图2所示，在终端类芯片(即单端口设备)中，将图1中的端口模块和中心计时节点的功能合并，不需要报文转发电路及域计时与校准同步电路，这样可以实现单端口多域时间同步。

合并之后，单端口多域时间同步芯片包含：CPU及协议软件模块、端口计时节点电路和报文收发模块。

CPU及协议软件模块，用于提供基准时间，根据各时间域下协议报文的收发时间和时间矫正域确定时间偏差；

端口计时节点电路，用于接收所述CPU及协议软件模块发送的基准时间和各时间域的所述时间偏差，调整所述基准时间进行各时间域与网络中的主时钟的时间同步；

报文收发模块，用于接收并发送各时间域下的协议报文。

具体的，相比多端口多域时间同步芯片，该单端口多域时间同步芯片中的CPU及协议软件模块所包含的功能单元不变，功能不变。而端口计时节点电路包括多端口多域时间同步芯片中的中心计时节点的所有功能和多端口多域时间同步芯片中端口模块的PTPEvent协议报文PTP域解析电路。该端口计时节点电路可以直接进行时间同步。

将本申请具体应用在TSN以太网交换芯片中，中心计时节点可以在芯片管理模块实现，端口模块的计时可以在每个以太网端口的MAC或PHY上实现，每个模块可支持多个域。

【多端口多域时间同步方法的第一具体实施方式】

本申请提供的多端口多域时间同步方法包括以下步骤：

报文转发电路将各时间域下的协议报文在各端口间、各端口和CPU间进行转发；

CPU及协议软件模块根据各时间域下的协议报文的收发时间和时间矫正域确定时间偏差；

中心计时节点模块提供基准时间，接收所述CPU及协议软件模块发送的各时间域的所述时间偏差，调整所述基准时间进行各时间域与网络中的主时钟的时间同步；

多个端口模块接收所述中心计时节点模块提供的所述基准时间和各时间域的所述时间偏差，进行端口的各时间域的时间同步。

【本申请计算设备的实施例】

图3是本申请实施例提供的一种计算设备900的结构性示意性图。该计算设备900包括：处理器910、存储器920、通信接口930。

应理解，图3中所示的计算设备900中的通信接口930可以用于与其他设备之间进行通信。

其中，该处理器910可以与存储器920连接。该存储器920可以用于存储该程序代码和数据。因此，该存储器920可以是处理器910内部的存储单元，也可以是与处理器910独立的外部存储单元，还可以是包括处理器910内部的存储单元和与处理器910独立的外部存储单元的部件。

可选的，计算设备900还可以包括总线。其中，存储器920、通信接口930可以通过总线与处理器910连接。总线可以是外设部件互连标准(Peripheral ComponentInterconnect，PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，EISA)总线等。所述总线可以分为地址总线、数据总线、控制总线等。

应理解，在本申请实施例中，该处理器910可以采用中央处理单元(centralprocessing unit，CPU)。该处理器还可以是其它通用处理器、数字信号处理器(digitalsignal processor，DSP)、专用集成电路(Application specific integrated circuit，ASIC)、现成可编程门矩阵(field programmable gate Array，FPGA)或者其它可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。或者该处理器910采用一个或多个集成电路，用于执行相关程序，以实现本申请实施例所提供的技术方案。

该存储器920可以包括只读存储器和随机存取存储器，并向处理器910提供指令和数据。处理器910的一部分还可以包括非易失性随机存取存储器。例如，处理器910还可以存储设备类型的信息。

在计算设备900运行时，所述处理器910执行所述存储器920中的计算机执行指令执行上述方法的操作步骤。

应理解，根据本申请实施例的计算设备900可以对应于执行根据本申请各实施例的方法中的相应主体，并且计算设备900中的各个模块的上述和其它操作和/或功能分别为了实现本实施例各方法的相应流程，为了简洁，在此不再赘述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本申请实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时用于执行上述方法，该方法包括上述各个实施例所描述的方案中的至少之一。

本申请实施例的计算机存储介质，可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是，但不限于，电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括、但不限于无线、电线、光缆、RF等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言或其组合来编写用于执行本申请操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

注意，上述仅为本申请的较佳实施例及所运用的技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明的构思的情况下，还可以包括更多其他等效实施例，均属于本发明的保护范畴。