延时电路和电子设备

技术领域

本申请属于电子电路技术领域，尤其涉及一种延时电路和电子设备。

背景技术

现有的电子设备内部设有大量的集成电路，在集成电路对信号的延时路径中会用到延时电路，在延时电路对输入信号进行延时的过程中，其内部的反相器会被穿通，使电源与地之间会形成电流通路，从而产生较大的功耗。同时由于延时电路内部的缓冲器上的电流比较小，造成延时电路的抗干扰能力差，容易出现干扰信号导致反相器发生误翻转的问题。

发明内容

本申请实施例提供了一种延时电路和电子设备，可以解决现有的延时电路存在的功耗大、抗干扰能力差的问题。

第一方面，本申请实施例提供了一种延时电路，包括缓冲模块、第一反相模块、充放电模块和第一电流调节模块；所述缓冲模块分别与所述第一电流调节模块、所述充放电模块和所述第一反相模块电连接，所述第一电流调节模块与所述第一反相模块电连接，所述缓冲模块、所述第一电流调节模块和所述第一反相模块均用于与电源电连接，所述缓冲模块、所述第一反相模块和所述充放电模块均用于与地电位电连接；

所述缓冲模块用于为所述充放电模块提供充电电流；所述充放电模块用于根据所述充电电流进行充电，当所述充放电模块充电至第一预设电压时，所述第一反相模块输出第一控制信号，所述第一电流调节模块用于根据所述第一控制信号对所述充电电流进行调节，使所述充电电流增大，以提高所述充放电模块的充电速度。

在第一方面的一种可能的实现方式中，所述延时电路还包括上拉模块；所述上拉模块分别与所述缓冲模块和所述第一电流调节模块电连接，所述上拉模块用于与所述电源电连接；

所述上拉模块用于接收使能信号，当所述使能信号为低电平信号时，所述上拉模块用于将所述缓冲模块上拉至所述电源。

在第一方面的一种可能的实现方式中，所述延时电路还包括第一限流模块；所述第一限流模块与所述第一反相模块串联；所述第一限流模块用于限制流过所述第一反相模块的电流。

在第一方面的一种可能的实现方式中，所述延时电路还包括开关模块；所述开关模块与所述第一限流模块并联；

所述开关模块用于接收使能信号，当所述使能信号为低电平信号，且所述第一限流模块电连接于所述第一反相模块与所述电源之间时，所述开关模块用于将所述第一反相模块上拉至所述电源；

当所述使能信号为低电平信号，且所述第一限流模块电连接于所述第一反相模块与所述地电位之间时，所述开关模块用于将所述第一反相模块下拉至所述地电位。

在第一方面的一种可能的实现方式中，所述延时电路还包括第二限流模块和第二电流调节模块；所述第二限流模块分别与所述缓冲模块和所述第二电流调节模块电连接，所述第二限流模块和所述第二电流调节模块均用于与所述地电位电连接；

所述第二限流模块用于通过所述缓冲模块为所述充放电模块提供放电电流；所述充放电模块用于根据所述放电电流进行放电，当所述充放电模块放电至第二预设电压时，所述第一反相模块输出第二控制信号，所述第二电流调节模块用于根据所述第二控制信号对所述放电电流进行调节，使所述放电电流增大，以提高所述充放电模块的放电速度。

在第一方面的一种可能的实现方式中，所述延时电路还包括下拉模块；所述下拉模块分别与所述缓冲模块、所述第二限流模块和所述第二电流调节模块电连接，所述下拉模块用于与所述地电位电连接；

所述下拉模块用于接收使能信号，当所述使能信号为低电平信号时，所述下拉模块用于将所述缓冲模块下拉至所述地电位。

在第一方面的一种可能的实现方式中，所述第一电流调节模块包括第一开关管；所述第一开关管的第一导通端分别与所述缓冲模块和所述上拉模块电连接，所述第一开关管的第二导通端用于与所述电源电连接，所述第一开关管的控制端与所述第一反相模块电连接。

在第一方面的一种可能的实现方式中，所述上拉模块包括第二开关管；所述第二开关管的控制端用于接收所述使能信号，所述第二开关管的第二导通端用于与所述电源电连接，所述第二开关管的第一导通端分别与所述缓冲模块和所述第一电流调节模块电连接。

在第一方面的一种可能的实现方式中，所述第二电流调节模块包括第六开关管；所述第六开关管的第一导通端分别与所述缓冲模块、所述第二限流模块和所述下拉模块电连接，所述第六开关管的控制端与所述第一反相模块电连接，所述第六开关管的第二导通端用于与所述地电位电连接。

第二方面，本申请实施例提供了一种电子设备，包括第一方面任一项所述的延时电路。

本申请实施例与现有技术相比存在的有益效果是：

本申请实施例提供了一种延时电路，包括缓冲模块、第一反相模块、充放电模块和第一电流调节模块。缓冲模块分别与第一电流调节模块、充放电模块和第一反相模块电连接，第一电流调节模块与第一反相模块电连接，缓冲模块、第一电流调节模块和第一反相模块均用于与电源电连接，缓冲模块、第一反相模块和充放电模块均用于与地电位电连接。

缓冲模块用于为充放电模块提供充电电流。充放电模块用于根据充电电流进行充电，当充放电模块充电至第一预设电压时，第一反相模块输出第一控制信号，第一电流调节模块用于根据第一控制信号对充电电流进行调节，使充电电流增大，以提高充放电模块的充电速度。

本申请通过提高充放电模块的充电速度，使充放电模块上的电压快速变化，既避免了干扰信号导致第一反相模块发生误翻转的问题，又缩短了第一反相模块的工作时间，降低了第一反相模块的功耗。

因此本申请实施例提供的延时电路具有功耗小、抗干扰能力强的优点，解决了现有的延时电路存在的功耗大、抗干扰能力差的问题。

可以理解的是，上述第二方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施例提供的延时电路的原理框图；

图2是本申请另一实施例提供的延时电路的原理框图；

图3是本申请另一实施例提供的延时电路的原理框图；

图4是本申请另一实施例提供的延时电路的原理框图；

图5是本申请另一实施例提供的延时电路的原理框图；

图6是本申请另一实施例提供的延时电路的原理框图；

图7是本申请另一实施例提供的延时电路的原理框图；

图8是本申请另一实施例提供的延时电路的原理框图；

图9是本申请一实施例提供的延时电路的电路连接示意图；

图10是本申请另一实施例提供的延时电路的电路连接示意图；

图11是本申请另一实施例提供的延时电路的电路连接示意图；

图12是本申请一实施例提供的延时电路的时序图。

图中：10、缓冲模块；20、充放电模块；30、第一反相模块；40、第一电流调节模块；50、上拉模块；60、第一限流模块；70、开关模块；80、第二限流模块；90、第二电流调节模块；100、下拉模块。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。

应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当…时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。

另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

现有的延时电路一般由缓冲器、充放电电容和反相器组成。其中反相器由PMOS管和NMOS管组成。在延时电路对输入信号进行延时的过程中，反相器会被穿通，即PMOS管和NMOS管会同时打开，使电源与地之间形成电流通路，从而产生较大功耗。同时由于缓冲器上的电流比较小，造成延时电路的抗干扰能力差，容易出现干扰信号导致反相器发生误翻转的问题。

针对上述问题，本申请实施例提供了一种延时电路，如图1所示，延时电路包括缓冲模块10、第一反相模块30、充放电模块20和第一电流调节模块40。缓冲模块10分别与第一电流调节模块40、充放电模块20和第一反相模块30电连接，第一电流调节模块40与第一反相模块30电连接，缓冲模块10、第一电流调节模块40和第一反相模块30均用于与电源电连接，缓冲模块10、第一反相模块30和充放电模块20均用于与地电位电连接。

具体的，缓冲模块10用于为充放电模块20提供充电电流。充放电模块20用于根据充电电流进行充电，当充放电模块20充电至第一预设电压时，第一反相模块30输出第一控制信号，第一电流调节模块40用于根据第一控制信号对充电电流进行调节，使充电电流增大，以提高充放电模块20的充电速度。当充放电模块20充至电源电压后，第一反相模块30的功耗下降为零，同时缓冲模块10的功耗也下降为零。

本申请通过提高充放电模块20的充电速度，使充放电模块20上的电压快速变化，既避免了干扰信号导致第一反相模块30发生误翻转的问题，又缩短了第一反相模块30的工作时间，降低了第一反相模块30的功耗。

因此本申请实施例提供的延时电路具有功耗小、抗干扰能力强的优点，解决了现有的延时电路存在的功耗大、抗干扰能力差的问题。

示例性的，缓冲模块10用于接收输入信号和第一偏置电压，根据输入信号和第一偏置电压为充放电模块20提供充电电流。其中输入信号包括下降沿信号，通过充放电模块20的充电过程，实现下降沿信号的延时。第一偏置电压可由外部电路产生，本申请对第一偏置电压的生成方式不做限定。

如图2所示，延时电路还包括上拉模块50。上拉模块50分别与缓冲模块10和第一电流调节模块40电连接，上拉模块50用于与电源电连接。

具体的，上拉模块50用于接收使能信号EN，当使能信号EN为高电平信号时，缓冲模块10接收到第一偏置电压，使缓冲模块10具有上拉能力，上拉模块50处于关断状态。当使能信号EN为低电平信号时，缓冲模块10无法接收到第一偏置电压，则缓冲模块10失去上拉能力，这会导致充放电模块20上的电压不确定，进而导致不确定态引起的漏电，从而使延时电路的功耗增大。本申请在使能信号EN为低电平信号时，通过上拉模块50将缓冲模块10上拉至电源，以使缓冲模块10具有上拉能力，使充放电模块20上的电压确定，避免发生不确定态引起的漏电，进一步降低了延时电路的功耗。其中使能信号EN可由外部电路产生，本申请对使能信号EN的生成方式不做限定。

进一步的，延时电路还包括第一限流模块60。第一限流模块60与第一反相模块30串联，那么第一限流模块60可以电连接于第一反相模块30与电源之间，具体如图3所示，也可以电连接于第一反相模块30与地电位之间，具体图4所示。第一限流模块60用于限制流过第一反相模块30的电流，以进一步降低延时电路的功耗。如图3所示，当第一限流模块60电连接于第一反相模块30与电源之间时，第一限流模块60用于接收第一偏置电压，根据第一偏置电压确定流过第一反相模块30的电流，以达到限制流过第一反相模块30的电流的目的。如图4所示，当第一限流模块60电连接于第一反相模块30与地电位之间时，第一限流模块60用于接收第二偏置电压，根据第二偏置电压确定流过第一反相模块30的电流，以达到限制流过第一反相模块30的电流的目的。其中第二偏置电压可由外部电路产生，本申请对第二偏置电压的生成方式不做限定。

进一步的，延时电路还包括开关模块70。开关模块70与第一限流模块60并联。

具体的，开关模块70用于接收使能信号EN。当使能信号EN为高电平信号，且第一限流模块60电连接于第一反相模块30与电源之间时，具体如图5所示，第一限流模块60接收到第一偏置电压，使第一反相模块30具有上拉能力，开关模块70处于关断状态。当使能信号EN为低电平信号，且第一限流模块60电连接于第一反相模块30与电源之间时，具体如图5所示，第一限流模块60无法接收到第一偏置电压，则第一反相模块30失去上拉能力，使第一反相模块30输出的电压不确定，若延时电路的后级还连接有反相器，则会造成后级反相器输入的电压不确定的问题，本申请在使能信号EN为低电平信号时，通过开关模块70将第一反相模块30上拉至电源，使第一反相模块30具有上拉能力，解决了第一反相模块30输出不确定的问题。

当使能信号EN为高电平信号，且第一限流模块60电连接于第一反相模块30与地电位之间时，具体如图6所示，第一限流模块60接收到第二偏置电压，使第一反相模块30具有下拉能力，开关模块70处于关断状态。当使能信号EN为低电平信号，且第一限流模块60电连接于第一反相模块30与地电位之间时，具体如图6所示，第一限流模块60无法接收到第二偏置电压，则第一反相模块30失去下拉能力，使第一反相模块30输出的电压不确定，若延时电路的后级还连接有反相器，则会造成后级反相器输入的电压不确定的问题，本申请在使能信号EN为低电平信号时，通过开关模块70将第一反相模块30下拉至地电位，使第一反相模块30具有下拉能力，解决了第一反相模块30输出不确定的问题。

如图7所示，延时电路还包括第二限流模块80和第二电流调节模块90。第二限流模块80分别与缓冲模块10和第二电流调节模块90电连接，第二限流模块80和第二电流调节模块90均用于与地电位电连接。

具体的，第二限流模块80用于通过缓冲模块10为充放电模块20提供放电电流。充放电模块20用于根据放电电流进行放电，当充放电模块20放电至第二预设电压时，第一反相模块30输出第二控制信号，第二电流调节模块90用于根据第二控制信号对放电电流进行调节，使放电电流增大，以提高充放电模块20的放电速度，当充放电模块20放至地电位后，第一反相模块30的功耗下降为零，同时缓冲模块10的功耗也下降为零。

通过提高充放电模块20的放电速度，使充放电模块20上的电压快速变化，既避免了干扰信号导致第一反相模块30发生误翻转的问题，又缩短了第一反相模块30的工作时间，降低了第一反相模块30的功耗。

需要说明的是，缓冲模块10接收的输入信号包括上升沿信号和下降沿信号。第二限流模块80用于接收第二偏置电压，根据第二偏置电压为充放电模块20提供放电电流。通过充放电模块20的放电过程，实现上升沿信号的延时。

本申请通过设置第二限流模块80和第二电流调节模块90，使得延时电路既可以对上升沿信号进行延时，也可以对下降沿信号进行延时。

如图8所示，延时电路还包括下拉模块100。下拉模块100分别与缓冲模块10、第二限流模块80和第二电流调节模块90电连接，下拉模块100用于与地电位电连接。

具体的，下拉模块100用于接收使能信号EN。当使能信号EN为高电平信号时，第二限流模块80接收到第二偏置电压，使缓冲模块10具有下拉能力，下拉模块100处于关断状态。当使能信号EN为低电平信号时，第二限流模块80无法接收到第二偏置电压，缓冲模块10失去下拉能力，这会导致充放电模块20上的电压不确定，进而导致不确定态引起的漏电，从而使延时电路的功耗增大。本申请在使能信号EN为低电平信号时，通过下拉模块100将缓冲模块10下拉至地电位，以使缓冲模块10具有下拉能力，使充放电模块20上的电压确定，避免发生不确定态引起的漏电，进一步降低了延时电路的功耗。

如图9所示，缓冲模块10包括第一PMOS管PM1、第二PMOS管PM2和第一NMOS管NM1。第一PMOS管PM1的栅极用于接收第一偏置电压BIASP。第一PMOS管PM1的源极用于与电源电连接，接收电源电压VDD。第一PMOS管PM1的漏极分别与第二PMOS管PM2的源极、第一电流调节模块40和上拉模块50电连接。第二PMOS管PM2的栅极和第一NMOS管NM1的栅极均用于接收输入信号IN，其中输入信号IN为下降沿信号。第二PMOS管PM2的漏极分别与充放电模块20、第一反相模块30和第一NMOS管NM1的漏极电连接。第一NMOS管NM1的源极用于与地电位VSS电连接。

具体的，第一PMOS管PM1用于根据第一偏置电压BIASP为充放电模块20提供充电电流。根据实际需求可以调整第一偏置电压BIASP，进而调整充电电流。

第二PMOS管PM2的栅极和第一NMOS管NM1的栅极用于接收下降沿信号，第二PMOS管PM2的栅极和第一NMOS管NM1的栅极处的电压由高变低，那么第二PMOS管PM2的漏极和第一NMOS管NM1的漏极处的电压由低变高，使得充放电模块20以充电电流进行充电，从而实现下降沿信号的延时。

需要说明的是，缓冲模块10也可由实现其功能的其他模块替换，不限于此。

如图9所示，充放电模块20包括充放电电容C0。充放电电容C0的第一端分别与缓冲模块10和第一反相模块30电连接。充放电电容C0的第二端用于与地电位VSS电连接。根据图9可知，充放电电容C0的第一端分别与第二PMOS管PM2的漏极、第一NMOS管NM1的漏极和第一反相模块30电连接。

具体的，本申请通过充放电电容C0的充电过程实现延时的功能，充放电电容C0的容量C会影响延时电路的延时时间，同时延时电路的延时时间还受充电电流和第一反相模块30的翻转电压VTH的影响。本申请实施例提供的延时电路的延时时间t＝C*VTH/IB，其中VTH为第一反相模块30的翻转电压，IB为充电电流，C为充放电电容C0的容量。

需要说明的是，充放电电容C0可以用PMOS管进行替换，其中PMOS管的栅极分别与缓冲模块10和第一反相模块30电连接，PMOS管的漏极和源极均用于与电源电连接，接收电源电压VDD。充放电电容C0还可以用NMOS管进行替代，其中NMOS管的栅极分别与缓冲模块10和第一反相模块30电连接，NMOS管的源极和漏极均用于与地电位VSS电连接。

如图9所示，第一电流调节模块40包括第一开关管M1。第一开关管M1的第一导通端分别与缓冲模块10和上拉模块50电连接，第一开关管M1的第二导通端用于与电源电连接，接收电源电压VDD，第一开关管M1的控制端与第一反相模块30电连接。根据图9可知，第一开关管M1的第一导通端分别与第一PMOS管PM1的漏极、第二PMOS管PM2的源极和上拉模块50电连接。

具体的，当充放电电容C0充电至第一预设电压时，第一反相模块30输出第一控制信号，第一开关管M1在第一控制信号的作用下导通，使充放电电容C0的充电电流增大，进而提高充放电电容C0的充电速度，使充放电电容C0快速充至电源电压VDD，当充放电电容C0充至电源电压VDD时，则下降沿信号完成了延时。本申请通过第一开关管M1提高了充放电电容C0的充电速度，使充放电电容C0上的电压快速变化，既避免了干扰信号导致第一反相模块30发生误翻转的问题，又缩短了第一反相模块30的工作时间，降低了第一反相模块30的功耗。

示例性的，第一开关管M1为PMOS管，第一开关管M1的控制端为PMOS管的栅极，第一开关管M1的第一导通端为PMOS管的漏极，第一开关管M1的第二导通端为PMOS管的源极。

需要说明的是，第一电流调节模块40也可由实现其功能的其他模块替换，不限于此。

如图9所示，上拉模块50包括第二开关管M2。第二开关管M2的控制端用于接收使能信号EN。第二开关管M2的第一导通端分别与缓冲模块10和第一电流调节模块40电连接。第二开关管M2的第二导通端用于与电源电连接，接收电源电压VDD。根据图9可知，第二开关管M2的第一导通端分别与第一PMOS管PM1的漏极、第二PMOS管PM2的源极和第一开关管M1的第一导通端电连接。

具体的，当使能信号EN为高电平信号时，缓冲模块10中的第一PMOS管PM1接收到第一偏置电压BIASP，使缓冲模块10具有上拉能力，第二开关管M2关断。当使能信号EN为低电平信号时，缓冲模块10中的第一PMOS管PM1无法接收到第一偏置电压BIASP，缓冲模块10失去上拉能力，这会导致充放电电容C0上的电压不确定，进而导致不确定态引起的漏电，从而使延时电路的功耗增大。本申请在使能信号EN为低电平信号时，使第二开关管M2导通，将缓冲模块10上拉至电源(即将第二PMOS管PM2的源极上拉至电源)，使缓冲模块10具有上拉能力，从而使充放电电容C0上的电压确定，避免发生不确定态引起的漏电，进一步降低了延时电路的功耗。

示例性的，第二开关管M2为PMOS管，第二开关管M2的控制端为PMOS管的栅极，第二开关管M2的第一导通端为PMOS管的漏极，第二开关管M2的第二导通端为PMOS管的源极。

需要说明的是，上拉模块50也可由实现其功能的其他模块替换，不限于此。

以第一限流模块60电连接于第一反相模块30和电源之间为例说明第一反相模块30、第一限流模块60和开关模块70的具体电路结构及其连接关系。如图9所示，第一反相模块30包括第三PMOS管PM3和第二NMOS管NM2。第三PMOS管PM3的源极通过第一限流模块60用于与电源电连接。第三PMOS管PM3的栅极和第二NMOS管NM2的栅极分别与充放电模块20和缓冲模块10电连接。第三PMOS管PM3的漏极分别与第二NMOS管NM2的漏极和第一电流调节模块40电连接，第三PMOS管PM3的漏极和第二NMOS管NM2的漏极的连接处作为延时电路的输出端，用于输出延时后的信号DELAY_OUT。第二NMOS管NM3的源极用于与地电位VSS电连接。根据图9可知，第三PMOS管PM3的栅极和第二NMOS管NM2的栅极分别与充放电电容C0的第一端、第二PMOS管PM2的漏极和第一NMOS管NM1的漏极电连接。第三PMOS管PM3的漏极分别与第二NMOS管NM2的漏极和第一开关管M1的控制端电连接。

具体的，第一反相模块30在充放电电容C0充电至第一预设电压时，输出第一控制信号，第一电流调节模块40根据第一控制信号调节充电电流，使充电电流增大，提高充放电电容C0的充电速度，使充放电电容C0上的电压快速变化，缩短了第一反相模块30的工作时间，降低了第一反相模块30的功耗，当充放电电容C0充至电源电压VDD后，第一反相模块30的功耗下降为零，同时缓冲模块10的功耗也下降为零。

在延时电路中第一反相模块30被穿通的情况是不可避免的，为了进一步降低第一反相模块30的功耗，本申请设置了第一限流模块60。如图9所示，第一限流模块60包括第三开关管M3。第三开关管M3的控制端用于接收第一偏置电压BIASP。第三开关管M3的第一导通端分别与第一反相模块30和开关模块70电连接。第三开关管M3的第二导通端用于与电源电连接，接收电源电压VDD。根据图9可知，第三开关管M3的第一导通端分别与第三PMOS管PM3的源极和开关模块70电连接。

具体的，第三开关管M3用于接收第一偏置电压BIASP，根据第一偏置电压BIASP导通。同时通过控制第一偏置电压BIASP可以调整流过第一反相模块30的电流，以达到限流的目的，从而进一步降低第一反相模块30的功耗。

示例性的，第三开关管M3为PMOS管，第三开关管M3的控制端为PMOS管的栅极，第三开关管M3的第一导通端为PMOS管的漏极，第三开关管M3的第二导通端为PMOS管的源极。

需要说明的是，第一限流模块60也可由实现其功能的其他模块替换，不限于此。

如图9所示，开关模块70包括第四开关管M4。第四开关管M4的控制端用于接收使能信号EN。第四开关管M4的第一导通端分别与第一反相模块30和第一限流模块60电连接。第四开关管M4的第二导通端用于与电源电连接，接收电源电压VDD。根据图9可知，第四开关管M4的第一导通端分别与第三PMOS管PM3的源极和第三开关管M3的第一导通端电连接。

具体的，当使能信号EN为高电平信号时，第三开关管M3接收到第一偏置电压BIASP，使第一反相模块30具有上拉能力，第四开关管M4关断。当使能信号EN为低电平信号时，第三开关管M3无法接收到第一偏置电压BIASP，第一反相模块30失去上拉能力，这会导致第一反相模块30输出的电压不确定，若延时电路的后级还连接有反相器，则会造成后级反相器输入的电压不确定的问题。本申请在使能信号EN为低电平信号时，使第四开关管M4导通，将第一反相模块30上拉至电源(即将第三PMOS管PM3的源极上拉至电源)，使第一反相模块30具有上拉能力，从而使第一反相模块30输出的电压确定，若延时电路的后级还连接有反相器，解决了后级反相器输入的电压不确定的问题。

示例性的，第四开关管M4为PMOS管，第四开关管M4的控制端为PMOS管的栅极，第四开关管M4的第一导通端为PMOS管的漏极，第四开关管M4的第二导通端为PMOS管的源极。

需要说明的是，开关模块70也可由实现其功能的其他模块替换，不限于此。

如图10所示，延时电路还可以包括第一反相器I1和第二反相器I2。第一反相器I1的输入端分别与第一反相模块30和第一电流调节模块40电连接，第一反相器I1的输出端与第二反相器I2的输入端电连接，第二反相器I2的输出端作为经过延时后的信号DELAY-OUT的输出端。根据图10可知，第一反相器I1的输入端分别与第三PMOS管PM3的漏极、第二NMOS管NM2的漏极和第一开关管M1的控制端电连接。具体的，第一反相器I1和第二反相器I2主要用于提高延时电路的驱动能力。

如图11所示，第二限流模块80包括第五开关管M5。第五开关管M5的控制端用于接收第二偏置电压BIASN。第五开关管M5的第一导通端分别与缓冲模块10、第二电流调节模块90和下拉模块100电连接。第五开关管M5的第二导通端用于与地电位VSS电连接。根据图11可知，第五开关管M5的第一导通端分别与第一NMOS管NM1的源极、第二电流调节模块90和下拉模块100电连接。需要说明的是，缓冲模块10接收的输入信号IN包括上升沿信号和下降沿信号。

具体的，第五开关管M5用于根据第二偏置电压BIASN为充放电电容C0提供放电电流，充放电电容C0用于根据放电电流进行放电，当充放电电容C0放电至第二预设电压时，第一反相模块30输出第二控制信号，第二电流调节模块90用于根据第二控制信号对放电电流进行调节，使放电电流增大，以提高充放电电容C0的放电速度。通过充放电电容C0的放电过程，实现上升沿信号的延时。

示例性的，第五开关管M5为NMOS管，第五开关管M5的控制端为NMOS管的栅极，第五开关管M5的第一导通端为NMOS管的漏极，第五开关管M5的第二导通端为NMOS管的源极。

需要说明的是，第二限流模块80也可由实现其功能的其他模块替换，不限于此。

如图11所示，第二电流调节模块90包括第六开关管M6。第六开关管M6的控制端与第一反相模块30电连接，第六开关管M6的第二导通端用于与地电位VSS电连接，第六开关管M6的第一导通端分别与缓冲模块10、第二限流模块80和下拉模块100电连接。根据图11可知，第六开关管M6的第一导通端分别与第一NMOS管NM1的源极、第五开关管M5的第一导通端和下拉模块100电连接。

具体的，当充放电电容C0充电至第二预设电压时，第一反相模块30输出第二控制信号，第六开关管M6在第二控制信号的作用下导通，使充放电电容C0的放电电流增大，进而提高充放电电容C0的放电速度，使充放电电容C0快速放至地电位VSS，当充放电电容C0放至地电位VSS时，则上升沿信号完成了延时。本申请通过第六开关管M6提高了充放电电容C0的放电速度，使充放电电容C0上的电压快速变化，既避免了干扰信号导致第一反相模块30发生误翻转的问题，又缩短了第一反相模块30的工作时间，降低了第一反相模块30的功耗。

示例性的，第六开关管M6为NMOS管，第六开关管M6的控制端为NMOS管的栅极，第六开关管M6的第一导通端为NMOS管的漏极，第六开关管M6的第二导通端为NMOS管的源极。

需要说明的是，第二电流调节模块90也可由实现其功能的其他模块替换，不限于此。

如图11所示，下拉模块100包括第三反相器I3和第七开关管M7。第三反相器I3的输入端用于接收使能信号EN，第三反相器I3的输出端与第七开关管M7的控制端电连接，第七开关管M7的第二导通端用于与地电位VSS电连接，第七开关管M7的第一导通端分别与第二限流模块80、第二电流调节模块90和缓冲模块10电连接。根据图11可知，第七开关管M7的第一导通端分别与第五开关管M5的第一导通端、第六开关管M6的第一导通端和第一NMOS管NM1的源极电连接。

具体的，当使能信号EN为高电平信号时，第五开关管M5接收到第二偏置电压BIASN，使缓冲模块10具有下拉能力，第七开关管M7关断。当使能信号EN为低电平信号时，第五开关管M5无法接收到第二偏置电压BIASN，缓冲模块10失去下拉能力，这会导致充放电电容C0上的电压不确定，进而导致不确定态引起的漏电，从而使延时电路的功耗增大。本申请在使能信号EN为低电平信号时，使第七开关管M7导通，从而将缓冲模块10下拉至地电位VSS(即将第一NMOS管NM1的源极下拉至地电位VSS)，以使缓冲模块10具有下拉能力，使充放电电容C0上的电压确定，避免发生不确定态引起的漏电，进一步降低了延时电路的功耗。

示例性的，第七开关管M7为NMOS管，第七开关管M7的控制端为NMOS管的栅极，第七开关管M7的第一导通端为NMOS管的漏极，第七开关管M7的第二导通端为NMOS管的源极。

需要说明的是，下拉模块100也可由实现其功能的其他模块替换，不限于此。

下面结合图11和图12所示，再次阐述延时电路的有益效果。从图12中可以看出，如果没有第一开关管M1，充放电电容C0的充电速度比较慢，如果第六开关管M6，充放电电容C0的放电速度比较慢，这样就会使第一反相模块30的工作时间比较长，造成第一反相模块30产生较大的功耗。本申请通过第一开关管M1提高了充放电电容C0的充电速度，通过第六开关管M6提高了充放电电容C0的放电速度，缩短了第一反相模块30的工作时间，从而降低了第一反相模块30的功耗。

从图12中还可以看出，如果没有第一开关管M1，充放电电容C0的充电速度比较慢，如果第六开关管M6，充放电电容C0的放电速度比较慢，即达到第一反相模块30的翻转电压的时间比较长，又由于缓冲模块10上的电流比较小，就容易收到干扰信号的干扰，干扰信号如果达到了第一反相模块30的翻转电压，则会造成误翻转。本申请通过第一开关管M1提高了充放电电容C0的充电速度，通过第六开关管M6提高了充放电电容C0的放电速度，以快速达到第一反相模块30的翻转电压，避免了干扰信号带来的误翻转问题，提高了延时电路的抗干扰性能。

从图12中还可以看出，如果没有第三开关管M3，流过第一反相模块30的电流非常大，本申请通过第三开关管M3限制流过第一反相模块30的电流，进一步降低了第一反相模块30的功耗。

从图12还可以看出，当使能信号EN为低电平信号时，第一偏置电压BIASP和第二偏置电压BIASN消失，此时如果没有第二开关管M2和第七开关管M7，充放电电容C0上的电压是不确定的。本申请利用使能信号EN控制第二开关管M2和第七开关管M7导通，使缓冲模块10既有上拉能力也有下拉能力，从而使充放电电容C0上的电压V

需要说明的是，I

综上，本申请实施例提供的延时电路具有功耗小和抗干扰的优点。

本申请实施例还提供了一种电子设备，包括上述所述的延时电路。由于该电子设备包括上述所述的延时电路，那么延时电路中的缓冲模块用于为充放电模块提供充电电流。延时电路中的充放电模块用于根据充电电流进行充电，当充放电模块充电至第一预设电压时，延时电路中的第一反相模块输出第一控制信号，延时电路中的第一电流调节模块用于根据第一控制信号对充电电流进行调节，使充电电流增大，以提高充放电模块的充电速度。通过提高充放电模块的充电速度，使充放电模块上的电压快速变化，既避免了干扰信号导致第一反相模块发生误翻转的问题，又缩短了第一反相模块的工作时间，降低了第一反相模块的功耗。因此本申请实施例提供的电子设备具有功耗小和抗干扰的优点。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。