显示器热插拔检测电路、工作方法、集成电路和电子设备

本申请涉及显示器接口技术领域，具体而言，涉及一种显示器热插拔检测电路、工作方法、集成电路和电子设备。

目前，显示器热插拔检测的线路通过控制信号对热插拔检测(Hot Plug Detect，HPD)信号的电平高或低进行控制。在HPD信号为高电平时，显示器正常显示基本输入输出系统(BIOS)画面。

在电脑主机和显示器共用同一个电源系统的情况下，电脑主机启动后，BIOS需要配置显卡的输出，但此时显卡的驱动尚未被加载。在Display Port显示器接口输出界面，BIOS不能执行中断处理，因而不能响应显示器接口的状态变化，Display Port显示器接口也不能即时将HPD信号置为高电平，导致电脑主机不能输出BIOS画面至显示器。

由于电源系统及显示器的架构不同，存在电源系统的硬件时延及显示器的软件时延，如果硬件时延及软件时延的持续时间较长，就会出现上述问题。因电源系统的硬件时延改善空间较小，改善成本较高，故目前常用的方案是尽量缩短显示器软件时延，一般通过优化软件的初始化流程及调整子模块时序控制的方法来改善，但改善方法繁琐且需要重复验证。

发明内容

本申请提供一种显示器热插拔检测电路、工作方法、集成电路和电子设备，通过增加延时控制电路对HPD控制线路进行改进，可有效避免现有技术方案中软件改善的繁琐，将HPD信号尽早置为高电平，实现BIOS画面的正常显示。

根据本申请的一方面，提供一种显示器热插拔检测电路，包括：主 控制模块，接收来自显示器的第一控制信号，基于所述第一控制信号生成第一检测信号，将所述第一检测信号输出至显示器接口；延时控制模块，接收来自所述显示器的第二控制信号，基于所述第二控制信号生成第二检测信号，将所述第二检测信号置为高电平，将所述第二检测信号输出至所述显示器接口。

根据一些实施例，所述第一控制信号和所述第二控制信号在所述显示器获取电源后同时发出；所述第一控制信号和所述第二控制信号在所述第一检测信号置为高电平前同时为低电平；所述第一控制信号和所述第二控制信号在所述第一检测信号置为高电平后同时为高电平；以及所述第二控制信号在所述第一检测信号置为高电平后保持高电平状态。

根据一些实施例，所述第一控制信号和所述第二控制信号同时为低电平情况下，所述延时控制模块工作；所述第一控制信号和所述第二控制信号同时为高电平情况下，所述延时控制模块关闭。

根据一些实施例，所述主控制模块包括第一电阻、第三电阻和第一接入端口，其中，所述第一接入端口通过所述第三电阻与所述显示器接口的HPD接收引脚电连接，并接收所述第一控制信号；所述第一电阻接地，所述显示器接口的HPD接收引脚通过所述第一电阻接地。

根据一些实施例，所述延时控制模块包括第一开关子模块和第二开关子模块，所述第一开关子模块与所述第二开关子模块电连接。

根据一些实施例，所述第一开关子模块，包括电源、第一MOS开关管、第一开关管、第二电阻、第五电阻、第六电阻和第二接入端口，其中，所述第二接入端口通过所述第六电阻与所述第一开关管的基极电连接，并接收所述第二控制信号；所述第一开关管的基极作为所述第一开关管的控制端口，通过所述第五电阻接地；所述第一开关管的发射极作为所述第一开关管的输入端口，与所述第一MOS开关管的漏极电连接；所述第一开关管的集电极作为所述第一开关管的输出端口，通过所述第二电阻与所述显示器接口电连接；所述第一MOS开关管的源极与所述电源电连接，所述第一MOS开关管的栅极与所述第二开关子模块的第二开关管的集电极电连接。

根据一些实施例，所述第一MOS开关管处于截止状态，所述第一开 关管的发射极反向偏置，使得所述第一开关管处于截止状态；所述第一MOS开关管处于饱和导通状态且所述第二控制信号为低电平，所述第一开关管的发射极正向偏置，调整所述第二电阻、所述第五电阻和所述第六电阻，使得所述第一开关管处于导通状态，使得所述延时控制模块基于所述第二控制信号将所述第二检测信号置为高电平；所述第一MOS开关管处于饱和导通状态且所述第二控制信号为高电平，所述第一开关管的发射极反向偏置，使得所述第一开关管处于截止状态。

根据一些实施例，所述第二开关子模块包括电源、第四电阻、第七电阻、第八电阻、第二开关管、第一电容和第二电容，其中，所述第二开关管的基极分别通过所述第一电容、所述第四电阻接地，所述第二开关管的基极作为所述第二开关管的控制端口；所述第二开关管的集电极作为所述第二开关管的输出端口，并且所述第二开关管的集电极与所述第一开关子模块的第一MOS开关管的栅极电连接；所述第二开关管的发射极接地，并且通过所述第二电容分别与所述电源、所述第一开关子模块的第一MOS开关管的源极连接；所述电源通过所述第八电阻与所述第二开关管的集电极电连接，且通过所述第七电阻与所述第二开关管的基极电连接。

根据一些实施例，所述第二开关管处于截止状态，使得所述第一MOS开关管处于截止状态；所述第二开关管处于饱和导通状态，使得所述第一MOS开关管处于导通状态；所述第二开关管的导通时长由所述第二开关管的控制端口控制，并且通过所述第二开关管的导通时长控制所述延时控制模块的工作时长。

根据一些实施例，所述延时控制模块的工作时长包括：在所述显示器获取电源后，所述延时控制模块将所述第二检测信号置为高电平的时间；以及所述第二检测信号置为高电平后至所述第一检测信号置为高电平的时间。

根据本申请的一方面，提供一种显示器热插拔检测电路的工作方法，所述电路包括主控制模块和延时控制模块，包括：根据显示器发出的第一控制信号和/或第二控制信号的电平判断所述延时控制模块的工作状态；所述延时控制模块处于工作状态，控制所述延时控制模块根据所述 第二控制信号生成第二检测信号并输出；所述延时控制模块处于关闭状态，控制所述主控制模块根据所述第一控制信号生成第一检测信号并输出。

根据一些实施例，所述延时控制模块工作，所述延时控制模块将所述第二检测信号的电平置为高电平；所述延时控制模块关闭，所述主控制模块将所述第一检测信号的电平置为高电平。

根据一些实施例，所述延时控制模块处于工作状态，控制所述延时控制模块根据所述显示器发出的所述第二控制信号生成第二检测信号并输出，包括：调整所述延时控制模块中的至少一个电阻的阻值，使得所述延时控制模块处于饱和导通状态；生成所述第二检测信号，输出所述第二检测信号；调整所述延时控制模块中的电容，以控制所述延时控制模块的工作时长。

根据本申请的一方面，提供一种集成电路，包括如前述的热插拔检测电路。

根据本申请的一方面，提供一种电子设备，包括如前述的热插拔检测电路或如前述的集成电路。

根据本申请的实施例，可在符合电脑主机和Display Port显示器有效沟通的基础上，尽可能地缩短显示器软件时延，尽早地将HPD信号置为高电平，有效地解决BIOS画面不能正常显示的问题。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例。

图1示出现有技术中电源信号与热插拔检测信号的时序图。

图2示出根据本申请第一实施例的一种显示器热插拔检测电路的电路图。

图3示出根据本申请第二实施例的一种显示器热插拔检测电路的 电路图。

图4示出根据本申请实施例的热插拔检测信号时序图。

图5示出根据本申请实施例的一种显示器热插拔检测电路的工作方法流程图。

图6示出根据本申请示例实施例的电子设备的框图。

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本申请将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本申请的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本申请的技术方案而没有这些特定细节中的一个或更多，或者可以采用其它的方式、组元、材料、装置或操作等。在这些情况下，将不详细示出或描述公知结构、方法、装置、实现、材料或者操作。

附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

本申请提供一种显示器热插拔检测电路、工作方法、集成电路和电子设备，为Display Port的显示器增加了热插拔检测信号延时控制电路， 可有效调整并缩短显示器软件时延，尽早地将热插拔检测信号置为高电平，使得BIOS画面可正常显示。

下面将参照附图，对根据本申请实施例的一种显示器热插拔检测电路、工作方法、集成电路和电子设备进行详细说明。

图1示出现有技术中电源信号与热插拔检测信号的时序图。

如图1所示，10为电源系统为电脑主机供电的信号，包括BIOS启动时段11和操作系统启动时段12。

20为电源系统为使用Display Port接口的显示器供电的信号，包括显示器各模块初始化时段21及各模块时序控制时段22。

40为显示器热插拔检测(HPD)信号。

T1为电源系统的硬件时延，包括电脑主机和显示器外部供应电源提供输出的时间差T

T2为显示器软件时延，为显示器控制模块驱动HPD信号前显示器完成各模块初始化和各模块时序控制的时间段。

电脑主机接收电源系统输出的电源后，信号10变为高电平，经过电源系统的硬件时延T1后，电脑主机开始启动BIOS并输出BIOS画面，在BIOS启动完成后开始启动操作系统，并输出操作系统画面。

显示器接收电源系统输出的电源后，经过电源系统的硬件时延T1，信号20变为高电平，显示器开始依次进行各模块初始化和时序控制，其持续时间为显示器软件时延T2。

显示器控制模块输出控制信号，控制HPD线路生成并输出HPD信号40，在显示器开始进行各模块初始化时，HPD信号40的电平与控制信号的电平相同均为低电平。

在经过显示器软件时延T2后，即显示器完成各模块初始化和时序控制后，HPD信号40被控制信号通过HPD线路置为高电平，显示器开始依次接收电脑主机输出的BIOS画面和操作系统画面并进行显示。

由于电源系统的硬件时延T1和显示器软件时延T2的存在，导致显 示器不能正常显示BIOS画面。

图2示出根据本申请第一实施例的一种显示器热插拔检测电路的电路图。

如图2所示，本申请第一实施例的一种显示器热插拔检测电路包括显示器接口(如Display Port)100、主控制模块200和延时控制模块300，并且显示器接口100、主控制模块200和延时控制模块300都处于显示器侧。

显示器接口100包括HPD接收引脚18，用于接收通过主控制模块200输出的第一检测信号或延时控制模块300输出的第二检测信号。

根据一些实施例，显示器接口100通过HPD接收引脚18接收第一检测信号或第二检测信号，并将第一检测信号或第二检测信号传输至电脑主机，电脑主机根据第一检测信号或第二检测信号的电平判断是否输出BIOS画面至显示器。

一般地，当第一检测信号或第二检测信号的电平为高电平时，显示器显示BIOS画面；第一检测信号或第二检测信号的电平为低电平时，显示器不显示BIOS画面。

主控制模块200,包括电阻R1、电阻R3和第一控制信号的接入端口。

第一控制信号的接入端口通过电阻R3与显示器接口100的HPD接收引脚18电连接，并接收第一控制信号。

电阻R1的一端与HPD接收引脚18电连接，另一端接地。

根据一些实施例，第一控制信号由显示器控制模块输出，当第一控制信号的电平为高电平时，经由主控制模块100生成并输出的第一检测信号的时序与第一控制信号相同。

延时控制模块300包括第一开关子模块和第二开关子模块，并且第一开关子模块和第二开关子模块电连接。

其中，第一开关子模块包括电源(VDD_DP 3V3)、第一MOS开关管U1、第一开关管Q1、电阻R2、电阻R5、电阻R6和第二控制信号的接入端口。

第二开关子模块包括电源(VDD_DP 3V3)、第二开关管Q2、电阻R4、电阻R7、电阻R8、电容C1和电容C2。

第一开关子模块中，第二控制信号的接入端口通过电阻R6与第一开关管Q1的基极B连接，用于接收第二控制信号。

根据一些实施例，第一控制信号和第二控制信号均由显示器控制模块输出，第一控制信号的电平与第二控制信号的电平同时为低电平或高电平。

第一控制信号与第二控制信号同时为低电平的情况下，延时控制模块300工作，HPD接收引脚18接收通过第一开关子模块输出的第二检测信号。

第一控制信号与第二控制信号同时为高电平时，延时控制模块300关闭，HPD接收引脚18接收通过主控制模块200输出的第一检测信号。

第一开关管Q1的基极B作为第一开关管Q1的控制端口，通过电阻R5接地。

第一开关管Q1的发射极E作为第一开关管Q1的输入端口，与第一MOS开关管U1的漏极D连接。

第一开关管Q1的集电极C作为第一开关管Q1的输出端口，通过电阻R2与显示器接口100的HPD接收引脚18电连接，延时控制模块300通过第一开关管Q1的输出端口输出第二检测信号至显示器接口100。

第一MOS开关管U1的栅极G与第二开关管Q2的集电极C电连接。

第一MOS开关管U1的源极S与电源连接，并通过电容C2与第二开关管Q2的发射极E连接。

第一MOS开关管U1的漏极D与第一开关管Q1的输入端口(即第一开关管Q1的发射极E)连接。

根据一些实施例，第一MOS开关管U1为P沟道MOS管，包括截止状态和饱和导通状态。

当第一MOS开关管U1处于截止状态，第一开关管Q1的发射极反向偏置，使得第一开关管Q1处于截止状态。

当第一MOS开关管U1处于饱和导通状态，第一开关管Q1根据第二控制信号的电平低或高而相应地处于导通或截止状态。

第一MOS开关管U1处于饱和导通状态且第二控制信号的电平为低电平的情况下，第一开关管Q1的发射极正向偏置，通过调整电阻R2、电 阻R5和电阻R6的阻值，使得第一开关管Q1的集电极正向偏置，第一开关管Q1处于导通状态，延时控制模块300工作。

第一MOS开关管U1处于饱和导通状态且第二控制信号的电平为高电平的情况下，第一开关管Q1的发射极反向偏置，使得第一开关管Q1处于截止状态，延时控制模块300关闭。

进一步地，延时控制模块300在工作状态下基于第二控制信号将第二检测信号的电平置为高电平。

例如，第一开关管Q1发射极导通电压U

第二控制信号的高电平+3.3V,低电平0V，当第二控制信号的电平为高电平时，第一开关管Q1发射极反向偏置，因而第一开关管Q1截止，主控制模块200线路不受延时控制模块300线路影响。

当第二控制信号的电平为低电平时，第一开关管Q1基极电流

I

假设第一开关管Q1为饱和状态，则

I

在第二开关子模块中，第二开关管Q2的基极B作为第二开关管Q2的控制端口，通过电阻R7与电源连接，并且分别通过电容C1、电阻R4接地。

第二开关管Q2的发射极E接地，并通过电容C2分别与电源和第一开关子模块中的第一MOS开关管U1的源极S连接。

第二开关管Q2的集电极C作为第二开关管Q2的输出端口，通过电阻R8与电源连接，并且第二开关管Q2的集电极C与第一开关子模块中的第一MOS开关管U1的栅极G电连接。

根据一些实施例，第二开关管Q2的状态包括截止状态和饱和导通状 态。

当第二开关管Q2处于截止状态，第二开关管Q2的输出端口(集电极C)控制第一MOS开关管U1的栅极G，第一MOS开关管U1电极的电压U

当第二开关管Q2处于饱和导通状态，第二开关管Q2的输出端口(集电极C)控制第一MOS开关管U1的栅极G，第一MOS开关管U1电极的电压U

进一步地，可通过调整第二开关管Q2的控制端口控制第二开关管Q2的导通时长，进而控制延时控制模块300的工作时长。

例如，第二开关管Q2发射极导通电压U

设V

V

因此，t＝(R4//R7)*C1*Ln[(V

I

假设第二开关管Q2处于饱和导通状态，则

I

当第二开关管Q2处于饱和导通状态，第一MOS开关管U1的U

根据本申请的实施例，可通过调整电容C1的大小来改变t，进而改变第二开关管Q2的导通时间，实现控制延时控制模块300工作时长的功能。

图3示出根据本申请第二实施例的一种显示器热插拔检测电路的电 路图。

如图3所示，本申请第二实施例的一种显示器热插拔检测电路包括显示器接口100、主控制模块200和延时控制模块300’，并且显示器接口100、主控制模块200和延时控制模块300’都处于显示器侧。

第二实施例中的显示器接口100和主控制模块200与第一实施例中的显示器接口100和主控制模块200的组成及连接方式均相同，在此不再赘述。

第二实施例中的延时控制模块300’包括第三开关子模块和第四开关子模块，并且第三开关子模块和第四开关子模块电连接。

其中，第三开关子模块包括电源(VDD_DP 3V3)、第一MOS开关管U1、第三MOS开关管U3、电阻R10、电阻R11、电阻R14和第二控制信号的接入端口。

第四开关子模块包括电源(VDD_DP 3V3)、第二MOS开关管U2、电阻R9、电阻R12、电阻R13、电容C3和电容C4。

第三开关子模块中，第二控制信号的接入端口通过电阻R10与第三MOS开关管U3的栅极G连接，用于接收第二控制信号。

第三MOS开关管U3的栅极G作为第三MOS开关管U3的控制端口，通过电阻R11接地。

第三MOS开关管U3的源极S作为第三MOS开关管U3的输入端口，与第一MOS开关管U1的漏极D连接。

第三MOS开关管U3的漏极D作为第三MOS开关管U3的输出端口，通过电阻R14与显示器接口100的HPD接收引脚18电连接，延时控制模块300’通过第三MOS开关管U3的输出端口输出第二检测信号至显示器接口100。

第一MOS开关管U1的栅极G与第二MOS开关管U2的漏极D电连接。

第一MOS开关管U1的源极S与电源连接，并通过电容C4与第二MOS开关管U2的源极S连接。

第一MOS开关管U1的漏极D与第三MOS开关管U3的输入端口(即第三MOS开关管U3的源极S)连接。

在第四开关子模块中，第二MOS开关管U2的栅极G作为第二MOS 开关管U2的控制端口，通过电阻R9与电源连接，并且分别通过电容C3、电阻R12接地。

第二MOS开关管U2的源极S接地，并通过电容C4分别与电源和第一MOS开关管U1的源极S连接。

第二MOS开关管U2的漏极D作为第二MOS开关管U2的输出端口，通过电阻R13与电源连接，并且第二MOS开关管U2的漏极D与第一MOS开关管U1的栅极G电连接。

根据本申请的实施例，第二实施例中采用P沟道MOS开关管替代第一实施例中的第一开关管，采用N沟道MOS开关管替代第一实施例中的第二开关管，通过对电阻、电容等元件的调节，可取得与第一实施例相同的效果。

图4示出根据本申请实施例的热插拔检测信号时序图。

如图4所示，信号10为电脑主机侧的电源信号，信号20为显示器侧的电源信号，信号30为第一控制信号，信号40为主控制模块输出的第一检测信号，信号50为第二控制信号，信号60为延时控制模块输出的第二检测信号。

第一控制信号和第二控制信号均为控制信号，连接至显示器控制模块的GPIO口，由显示器控制模块设定为高电平或低电平，并且同时启动。

T1为电源系统的硬件时延，包括电脑主机的电源交流输入和交流输出的时延T

T2为显示器软件时延，为显示器主板获取电源后进行各模块初始化到控制第一控制信号、第二控制信号的电平为高电平的时间。

T3为显示器获取电源后，通过本申请实施例的延时控制模块线路将显示器接口的HPD信号(即第二检测信号)置为高电平的时间，并且T3

根据一些实施例，可通过调整延时控制模块线路的导通时间改变T3的大小。

电脑主机接收电源系统输出的电源后，信号10变为高电平，经过电源系统的硬件时延T1后，电脑主机开始启动BIOS并输出BIOS画面。

显示器接收电源系统输出的电源后，经过电源系统的硬件时延T1， 信号20变为高电平，显示器开始依次进行各模块初始化和时序控制。

显示器控制模块同时输出信号30和信号50，并通过主控制模块输出信号40，在显示器开始进行各模块初始化和时序控制时，信号40的电平与信号30的电平及信号50的电平相同均为低电平，此时，延时控制模块根据信号50的电平开始工作。

经过T3时段后，信号60被延时控制模块基于信号50置为高电平，显示器完成各模块初始化和时序控制，开始显示BIOS画面。

如图4所示，在现有技术中，信号30(主控制模块的控制信号，即第一控制信号)及信号40(显示器接口HPD信号，即第一检测信号)需要经过T2时间后才能从低电平或高阻抗状态设置为高电平状态，因T2时间较长而影响了电脑主机和显示器的沟通。

本申请实施例的延时控制模块线路在信号50(延时控制模块的控制信号，即第二控制信号)为低电平或高阻抗状态时工作，只需经过T3时间即可将信号60(显示器接口HPD信号，即第二检测信号)置为高电平状态，使得显示器显示电脑主机的BIOS画面，并且T3较T2小很多，与现有技术相比，大幅提高了显示BIOS画面的速度。

在信号50(延时控制模块的控制信号，即第二控制信号)经过T2时间后保持为高电平时，本申请实施例的延时控制模块线路关闭为高阻抗状态，从而不影响原有线路的工作，信号40(显示器接口HPD信号，即第一检测信号)仅受控于原有控制线路的信号30(主控制模块的控制信号，即第一控制信号)。

图5示出根据本申请实施例的一种显示器热插拔检测电路的工作方法流程图。

如图5所示，在S501，根据显示器发出的第一控制信号和/或第二控制信号的电平判断延时控制模块的工作状态。

根据一些实施例，第一控制信号和第二控制信号由显示器控制模块输出，可通过软件设定为高电平或低电平。

其中，第一控制信号通过主控制模块的第一接入端口接入主控制模块线路；第二控制信号通过延时控制模块的第二接入端口接入延时控制模块线路。

根据一些实施例，第一控制信号和第二控制信号同时为低电平情况下，延时控制模块工作；第一控制信号和第二控制信号同时为高电平情况下，延时控制模块关闭。

在S503，延时控制模块处于工作状态，控制延时控制模块根据第二控制信号生成第二检测信号并输出。

根据本申请的第一实施例，延时控制模块处于工作状态，其线路中的第一开关管Q1处于饱和导通状态，根据第一开关管Q1控制端口的第二控制信号，延时控制模块将第二检测信号的电平置为高电平，并通过第一开关管Q1输出端口输出至显示器接口。

在S505，延时控制模块处于关闭状态，控制主控制模块根据第一控制信号生成第一检测信号并输出。

根据本申请的第一实施例，延时控制模块处于关闭状态，其线路中的第一开关管Q1处于截止状态，延时控制模块线路不会影响到主控制模块线路。

主控制模块根据第一接入端口接收到的第一控制信号，将第一检测信号的电平置为高电平，并输出至显示器接口。

根据一些实施例，显示器发送第一检测信号或第二检测信号至电脑主机，并在第一检测信号或第二检测信号的电平为高电平时，显示电脑主机输出到显示器的BIOS画面。

图6示出根据本申请示例实施例的电子设备的框图。

如图6所示，电子设备600仅仅是一个示例，不应对本申请实施例的功能和使用范围带来任何限制。

如图6所示，电子设备600以通用计算设备的形式表现。电子设备600的组件可以包括但不限于：至少一个处理单元610、至少一个存储单元620、连接不同系统组件(包括存储单元620和处理单元610)的总线630、显示单元640等。其中，存储单元存储有程序代码，程序代码可以被处理单元610执行，使得处理单元610执行本说明书描述的根据本申请各种示例性实施方式的方法。例如，处理单元610可以执行如图5中所示的方法。

存储单元620可以包括易失性存储单元形式的可读介质，例如随机 存取存储单元(RAM)6201和/或高速缓存存储单元6202，还可以进一步包括只读存储单元(ROM)6203。

存储单元620还可以包括具有一组(至少一个)程序模块6205的程序/实用工具6204，这样的程序模块6205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。

总线630可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。

电子设备600也可以与一个或多个外部设备700(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备600交互的设备通信，和/或与使得该电子设备600能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口650进行。并且，电子设备600还可以通过网络适配器660与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。网络适配器660可以通过总线630与电子设备600的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备600使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。

通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施例可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。根据本申请实施例的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、移动终端或者网络设备等)执行根据本申请实施例的方法。

软件产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意 以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。

计算机可读存储介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读存储介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。可读存储介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言的任意组合来编写用于执行本申请操作的程序代码，程序设计语言包括面向对象的程序设计语言—诸如Java、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。

上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被一个该设备执行时，使得该计算机可读介质实现前述功能。

本领域技术人员可以理解上述各模块可以按照实施例的描述分布于装置中，也可以进行相应变化唯一不同于本实施例的一个或多个装置中。上述实施例的模块可以合并为一个模块，也可以进一步拆分成多个子模块。

根据本申请的一些实施例，本申请的技术方案通过对现有硬件线路 的改进，增加了热插拔检测信号延时控制电路，在电脑主机和显示器进行有效沟通的基础上，尽早地将热插拔检测信号置为高电平，解决了BIOS画面不能正常显示的问题。

以上对本申请实施例进行了详细介绍，以上实施例的说明仅用于帮助理解本申请的方法及其核心思想。同时，本领域技术人员依据本申请的思想，基于本申请的具体实施方式及应用范围上做出的改变或变形之处，都属于本申请保护的范围。综上所述，本说明书内容不应理解为对本申请的限制。