具有发光器件的显示装置

相关申请的交叉引用

本申请要求于2022年8月12日提交的韩国专利申请第10-2022-0101309号的权益，该韩国专利申请如同在本文中完全阐述一样通过引用并入本文。

技术领域

本公开内容涉及发光器件和驱动电路设置在像素区域中的显示装置。

背景技术

通常，显示装置向用户提供图像。例如，显示装置可以包括在器件基板的每个像素区域中的发光器件。发光器件可以发射显示特定颜色的光。例如，发光器件可以包括顺序堆叠在器件基板上的第一电极、发光层和第二电极。

在每个像素区域中可以设置电连接至发光器件的驱动电路。驱动电路可以根据栅极信号向发光器件提供与数据信号对应的驱动电流。可以通过信号布线将栅极信号和数据信号施加至每个像素区域的驱动电路。例如，每个像素区域的驱动电路可以电连接至施加栅极信号的栅极线之一和施加数据信号的数据线之一。

由每个像素区域的发光器件产生的光可以通过器件基板发射到外部。例如，每个像素区域的驱动电路可以不与对应像素区域的发光器件交叠。因此，在显示装置中，从每个像素区域的发光器件发射的光可以不被对应像素区域的驱动电路阻挡。

信号布线可以设置在像素区域外部。例如，像素区域中的每一个可以由信号布线来限定。信号布线中的每一个可以沿一个方向延伸。例如，数据线可以沿第一方向延伸，并且栅极线可以沿垂直于第一方向的第二方向延伸。每个像素区域的驱动电路可以通过连接布线电连接至信号布线。

发明内容

发明人认识到可以通过修复工艺来切割连接布线。例如，连接布线可以形成为通过激光照射熔化/切割的不透明导电层。因此，在显示装置中，从每个像素区域的发光器件发射的光可以被连接布线阻挡。也就是说，在显示装置中，每个像素区域的发射区域的面积可能由于连接布线而减小。因此，在显示装置中，每个像素区域的发光效率可能被降低。

本公开内容涉及基本上消除了由于相关技术的限制和缺点而引起的一个或更多个问题的显示装置。

本公开内容提供了能够在不影响修复工艺的情况下提高每个像素区域的发光效率的显示装置。

本公开内容提供了能够在不降低工艺效率的情况下防止由于连接布线而导致的在每个像素区域中的发射区域的面积减小的显示装置。

本公开内容的其他改进、技术益处和特征将部分地在下面的描述中阐述，并且部分地在本领域普通技术人员在研究下文后将变得明显，或者可以从本公开内容的实践中获知。本公开内容的技术益处和其他特征可以通过在书写的说明书和权利要求书以及附图中特定指出的结构来实现和获得。

为了实现这些技术益处和其他特征，并且根据本公开内容，如本文所体现和广泛描述的，提供了一种包括器件基板的显示装置。发光器件设置在器件基板的发射区域上。发光器件电连接至驱动电路。驱动电路设置在发光器件外部。在发光器件和驱动电路外部设置信号布线。信号布线沿一个方向延伸。驱动电路通过连接布线电连接至信号布线。连接布线包括第一布线区和第二布线区。第二布线区的透射率比第一布线区的透射率高。第二布线区与发射区域交叠。

在连接布线的第二布线区与发光器件之间可以设置滤色器。

第一布线区可以具有比第二布线区的电阻低的电阻。

第二布线区的厚度可以小于第一布线区的厚度。

第一布线区可以包括下布线层和上布线层。上布线层可以设置在下布线层上。上布线层的电阻可以低于下布线层的电阻。第二布线区可以包含与下布线层相同的材料。

上布线层可以包含金属。

第二布线区可以具有比下布线层的电阻低的电阻。

下布线层可以是氧化物半导体的非导体化区域。第二布线区可以是氧化物半导体的导体化区域。

在一个实施方式中，提供了一种包括器件基板的显示装置。在器件基板上设置堤绝缘层。堤绝缘层与像素区域中的发射区域相邻，或者堤绝缘层围绕或限定像素区域中的发射区域。在器件基板的发射区域上设置发光器件。发光器件包括顺序堆叠的第一电极、发光层和第二电极。在器件基板的像素区域与堤绝缘层之间设置驱动电路。驱动电路包括至少一个薄膜晶体管。信号布线设置在像素区域外部。信号布线通过连接布线电连接至驱动电路。连接布线包括与发光器件的第一电极交叠的透明布线区。透明布线区的透射率高于信号布线的透射率。

在连接布线和信号布线上可以设置中间绝缘层。在中间绝缘层上可以设置中间电极。连接布线的透明布线区可以通过中间电极电连接至信号布线。中间电极可以部分地覆盖透明布线区的与器件基板相对的上表面。

连接布线的透明布线区可以包含与薄膜晶体管的半导体图案相同的材料。

连接布线的透明布线区可以具有与半导体图案的源极区和漏极区的电阻相同的电阻。

薄膜晶体管的源电极和漏电极可以分别包括下导电层和上导电层。上导电层可以设置在下导电层上。上导电层的电阻可以低于下导电层的电阻。下导电层可以包含与半导体图案相同的材料。

下导电层可以具有与半导体图案的沟道区的电阻相同的电阻。

上导电层可以包含与薄膜晶体管的栅电极不同的材料。

附图说明

附图被包括以提供对本公开内容的进一步理解并且被并入在本申请中并且构成本申请的一部分，附图示出了本公开内容的实施方式，并且与说明书一起用来说明本公开内容的原理。在附图中：

图1是示意性地示出根据本公开内容的实施方式的显示装置的视图；

图2是示出了根据本公开内容的实施方式的显示装置中的每个像素区域的电路的视图；

图3是根据本公开内容的实施方式的显示装置中的一部分的放大图；

图4是图3中的K1的放大图；

图5是沿图3的I-I’截取的视图；

图6是沿图3的II-II’截取的视图；

图7是沿图4的III-III’截取的视图；

图8是沿图4的IV-IV’截取的视图；

图9至图22是顺序地示出根据本公开内容的实施方式的形成显示装置的方法的视图；

图23是根据本公开内容的实施方式的显示装置中的一部分的放大图；

图24是图23中的K2的放大图；

图25是沿图24的V-V’截取的视图；

图26是沿图24的VI-VI’截取的视图；

图27至图34是顺序地示出根据本公开内容的实施方式的形成显示装置的方法的视图；以及

图35是示出根据本公开内容的实施方式的显示装置的视图。

具体实施方式

在下文中，通过参照示出本公开内容的一些实施方式的附图的以下详细描述，将清楚地理解与本公开内容的实施方式的上述技术益处、技术结构和操作效果有关的细节。在此，提供了本公开内容的实施方式，以便允许本公开内容的技术精神令人满意地转移给本领域技术人员，并且因此本公开内容可以以其他形式实施，而不限于下述实施方式。

此外，在整个说明书中相同或极其类似的元件可以由相同的附图标记表示，并且在附图中，为了方便起见，层和区域的长度和厚度可以被放大。将理解，当第一元件被称为在第二元件“上”时，尽管第一元件可以设置在第二元件上以便与第二元件接触，但是可以在第一元件与第二元件之间置入第三元件。

此外，诸如例如“第一”和“第二”的术语可以用于将任何一个元件与另一个元件区分开。然而，在不脱离本公开内容的技术精神的情况下，可以根据本领域技术人员的方便，任意地命名第一元件和第二元件。

本公开内容的说明书中所使用的术语仅用于描述特定的实施方式，并不旨在限制本公开内容的范围。例如，以单数形式描述的元件旨在包括复数个元件，除非上下文另有明确指示。此外，在本公开内容的说明书中，还将理解，术语“包括”和“包含”指定存在所述特征、整数、步骤、操作、元件、部件和/或其组合，但是不排除存在或添加一个或更多个其他特征、整数、步骤、操作、元件、部件和/或组合。

而且，除非使用“直接”，否则术语“连接”和“耦接”可以包括两个部件通过位于所述两个部件之间的一个或更多个其他部件“连接”或“耦接”。

除非另有限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与示例性实施方式所属领域的普通技术人员通常理解的含义相同的含义。还应当理解，诸如常用词典中定义的那些术语的术语应当被解释为具有与其在相关技术的背景下的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确如此定义。

(实施方式)

图1是示意性地示出根据本公开内容的实施方式的显示装置的视图。图2是示出根据本公开内容的实施方式的显示装置中的每个像素区域的电路的视图。

参照图1和图2，根据本公开内容的实施方式的显示装置可以包括显示面板DP。显示面板DP可以生成提供给用户的图像。例如，显示面板DP可以包括多个像素区域PX。

显示面板DP可以通过信号布线DL、GL、PL和RL电连接至数据驱动器DD、栅极驱动器GD和电力单元PU。信号布线GL、DL、PL和RL可以包括数据线DL、栅极线GL、电力电压供应线PL和参考电压供应线RL。数据驱动器DD可以通过数据线DL向显示面板DP的每个像素区域PX施加数据信号，并且栅极驱动器GD可以通过栅极线GL顺序地向显示面板DP的每个像素区域PX施加栅极信号。电力单元PU可以通过电力电压供应线PL向显示面板DP的每个像素区域PX供应电力电压，并且可以通过参考电压供应线RL向显示面板DP的每个像素区域PX供应参考电压。

信号布线DL、GL、PL和RL中的每一个可以沿一个方向延伸。例如，数据线DL、电力电压供应线PL和参考电压供应线RL可以沿第一方向延伸。显示面板DP的像素区域PX可以连接到信号布线DL、GL、PL和RL。例如，栅极线GL可以沿垂直于第一方向的第二方向延伸。栅极线GL中的每一个可以与数据线DL、电力电压供应线PL和参考电压供应线RL相交。例如，像素区域PX可以设置在数据线DL、栅极线GL、电力电压供应线PL和参考电压线RL之间。

数据驱动器DD和栅极驱动器GD可以由时序控制器TC控制。例如，数据驱动器DD可以从时序控制器TC接收数字视频数据和源极时序信号，并且栅极驱动器GD可以从时序控制器TC接收时钟信号、复位信号和启动信号。

在显示面板DP的每个像素区域PX中可以设置发光器件500和驱动电路DC。发光器件500可以发射显示特定颜色的光。驱动电路DC可以电连接至发光器件500。驱动电路DC可以根据栅极信号向发光器件500供应与数据信号对应的驱动电流。例如，每个像素区域PX的驱动电路DC可以电连接至栅极线GL之一、数据线DL之一、电力电压供应线PL之一和参考电压线RL之一。因此，在根据本公开内容的实施方式的显示装置中，显示面板DP的每个像素区域PX可以根据栅极信号实现具有与数据信号对应的亮度的特定颜色。

由驱动电路DC供应至发光器件500的驱动电流可以保持一帧。例如，每个像素区域PX的驱动电路DC可以包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3和存储电容器Cst，如图2所示。

图3是根据本公开内容的实施方式的显示装置中的一部分的放大图。图4是图3中的K1的放大图。图5是沿图3的I-I’截取的视图。图6是沿图3的II-II’截取的视图。图7是沿图4的III-III’截取的视图。图8是沿图4的IV-IV’截取的视图。

参照图2至图8，第一薄膜晶体管T1可以根据栅极信号向第二薄膜晶体管T2传输数据信号。第一薄膜晶体管T1可以包括第一半导体图案、第一栅极绝缘层、第一栅电极、第一源电极和第一漏电极。第一半导体图案可以包括设置在第一源极区与第一漏极区之间的第一沟道区。第一栅极绝缘层和第一栅电极可以顺序堆叠在第一半导体图案的第一沟道区上。例如，第一源极区和第一漏极区可以设置在第一栅极绝缘层外部。第一源电极可以电连接至第一半导体图案的第一源极区。第一漏电极可以电连接至第一半导体图案的第一漏极区。例如，第一薄膜晶体管T1的第一栅电极可以电连接至栅极线GL，并且第一薄膜晶体管T1的第一源电极可以电连接至数据线DL。

第二薄膜晶体管T2可以产生与数据信号对应的驱动电流。发光器件500可以电连接至第二薄膜晶体管T2。例如，第二薄膜晶体管T2可以用作将与数据信号对应的驱动电流施加至发光器件500的驱动薄膜晶体管。

第二薄膜晶体管T2可以具有与第一薄膜晶体管T1相同的结构。例如，第二薄膜晶体管T2可以包括第二半导体图案221、第二栅极绝缘层222、第二栅电极223、第二源电极224和第二漏电极225，如图6所示。

第二半导体图案221可以包括半导体。例如，第二半导体图案221可以包含氧化物半导体，例如铟镓锌氧化物(IGZO)。第二半导体图案221可以包括第二源极区221s、第二沟道区221c和第二漏极区221d。第二沟道区221c可以设置在第二源极区221s与第二漏极区221d之间。第二源极区221s和第二漏极区221d可以具有比第二沟道区221c的电阻低的电阻。例如，第二源极区221s和第二漏极区221d可以是氧化物半导体的导体化的区域。第二沟道区221c可以是氧化物半导体的非导体化的区域。

第二半导体图案221可以包含与第一半导体图案相同的材料。第二半导体图案221可以与第一半导体图案同时形成。例如，第一半导体图案的第一源极区和第一漏极区可以是氧化物半导体的导体化的区域，并且第一半导体图案的第一沟道区可以是氧化物半导体的非导体化的区域。第一源极区和第一漏极区可以具有与第二源极区221s和第二漏极区221d相同的电阻，并且第一沟道区的电阻可以与第二沟道区221c的电阻相同。第二半导体图案221可以具有与第一半导体图案相同的厚度。

第二栅极绝缘层222可以设置在第二半导体图案221的第二沟道区221c上。例如，第二半导体图案221的第二源极区221s和第二漏极区221d可以设置在第二栅极绝缘层222外部。第二栅极绝缘层222可以包含绝缘材料。例如，第二栅极绝缘层222可以包含无机绝缘材料，例如硅氧化物(SiO)和硅氮化物(SiN)。

第二栅极绝缘层222可以包含与第一栅极绝缘层相同的材料。例如，第二栅极绝缘层222可以与第一栅极绝缘层同时形成。第一栅极绝缘层的厚度可以与第二栅极绝缘层222的厚度相同。

第二栅电极223可以设置在第二栅极绝缘层222上。例如，第二栅电极223可以与第二半导体图案221的第二沟道区221c交叠。第二栅电极223可以包含导电材料。例如，第二栅电极223可以包含金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。第二栅电极223可以通过第二栅绝缘层222与第二半导体图案221绝缘。例如，第二栅极绝缘层222的侧面可以与第二栅电极223的侧面连续。第二栅电极223可以电连接至第一漏电极。例如，第二半导体图案221的第二沟道区221c根据栅极信号可以具有与数据信号对应的电导率。

第二栅电极223可以与第一栅电极同时形成。例如，第二栅电极223可以包含与第一栅电极相同的材料。第一栅电极的厚度可以与第二栅电极223的厚度相同。

第二源电极224可以电连接至第二半导体图案221的第二源极区221s。第二源电极224可以与第二半导体图案221的第二源极区221s直接接触。第二源电极224可以与第二栅电极223间隔开。例如，第二源电极224可以与第二半导体图案221的第二源极区221s的一侧接触。

第二源电极224可以具有多层结构。例如，第二源电极224可以具有第二源极下层224a和第二源极上层224b的堆叠结构。第二源极下层224a可以设置在与第二半导体图案221相同的层上。例如，第二源极区221s的一侧可以与第二源极下层224a接触。

第二源极下层224a可以包含与第二半导体图案221相同的材料。例如，第二源极下层224a可以包含氧化物半导体。第二源极下层224a可以与第二半导体图案221同时形成。例如，第二源极下层224可以物理地连接至第二半导体图案221。第二源极下层224a可以被视为具有第二半导体图案221的单个图案。因此，在根据本公开内容的实施方式的显示装置中，可以使第二源电极224与第二半导体图案221之间的接触电阻最小化。第二源极下层224a可以具有与第二半导体图案221相同的厚度。

第二源极上层224b可以设置在第二源极下层224a上。例如，第二源极上层224b可以不接触第二源极区221s的一侧。第二源极上层224b可以包含导电材料。第二源极上层224b的电阻可以低于第二源极下层224a的电阻。例如，第二源极上层224b可以包含金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。因此，在根据本公开内容的实施方式的显示装置中，第二源电极224可以具有足够低的电阻。第二源极上层224b可以包含与第二栅电极223不同的材料。例如，第二源极上层224b的朝向第二源极下层224a的下表面可以与第二源极下层224a的朝向第二源极上层224b的上表面直接接触。

第二源电极224可以与第一源电极同时形成。例如，第一源电极可以具有第一源极下层和第一源极上层的堆叠结构。第一源极下层可以包含与第二源极下层224a相同的材料。例如，第一源极下层可以被视为具有第一半导体图案的单个图案。第一源极上层可以包含与第二源极上层224b相同的材料。例如，第一源极上层的朝向第一源极下层的下表面可以与第一源极下层的朝向第一源极上层的上表面直接接触。第一源电极的电阻可以与第二源电极224的电阻相同。

第二漏电极225可以电连接至第二半导体图案221的第二漏极区221d。第二漏电极225可以与第二半导体图案221的第二漏极区221d直接接触。第二漏电极225可以与第二栅电极223间隔开。例如，第二漏电极225可以与第二半导体图案221的第二漏极区221d的一侧直接接触。

第二漏电极225可以具有多层结构。第二漏电极225可以具有与第二源电极224相同的结构。例如，第二漏电极225可以具有第二漏极下层225a和第二漏极上层225b的堆叠结构。第二漏极下层225a可以设置在与第二半导体图案221相同的层上。例如，第二漏极区221d的一侧可以与第二漏极下层225a接触。

第二漏极下层225a可以包含与第二半导体图案221相同的材料。例如，第二漏极下层225a可以包含氧化物半导体。第二漏极下层225a可以与第二半导体图案221同时形成。例如，第二漏极下层225a可以物理地连接至第二半导体图案221。第二漏极下层225a可以被视为具有第二半导体图案的单个图案。因此，在根据本公开内容的实施方式的显示装置中，可以使第二漏电极225与第二半导体图案221之间的接触电阻最小化。第二漏极下层225a可以具有与第二半导体图案221相同的厚度。

第二漏极上层225b可以设置在第二漏极下层225a上。例如，第二漏极上层225b可以不接触第二漏极区221d的一侧。第二漏极上层225b可以包含导电材料。第二漏极上层225b的电阻可以低于第二漏极下层225a的电阻。例如，第二漏极上层225b可以包含金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。因此，在根据本公开内容的实施方式的显示装置中，第二漏电极225可以具有足够低的电阻。第二漏极上层225a可以包含与第二栅电极223不同的材料。例如，第二漏极上层225b的朝向的第二漏极下层225a的下表面可以与第二漏电极下层225a的朝向第二漏极上层225b的上表面直接接触。

第二漏电极225可以与第一漏电极同时形成。例如，第一漏电极可以具有第一漏极下层和第一漏极上层的堆叠结构。第一漏极下层可以包含与第二漏极下层225a相同的材料。例如，第一漏极下层可以被视为具有第一半导体图案的单个图案。第一漏极上层可以包含与第二漏极上层225b相同的材料。例如，第一漏极上层的朝向第一漏极下层的下表面可以与第一漏极下层的朝向第一漏极上层的上表面直接接触。第一漏电极的电阻可以与第二漏电极225的电阻相同。

第一薄膜晶体管T1和第二薄膜晶体管T2可以设置在器件基板100上。器件基板100可以包含绝缘材料。器件基板100可以包含透明材料。例如，器件基板100可以包含玻璃或塑料。

在器件基板100与第二薄膜晶体管T2之间可以设置光阻挡图案105。光阻挡图案105可以防止第二薄膜晶体管T2的特性由于外部光而发生变化。例如，光阻挡图案105可以与第二薄膜晶体管T2的第二半导体图案221交叠。光阻挡图案105可以包含能够阻挡光的材料。光阻挡图案105可以包含导电材料。例如，光阻挡图案105可以包含金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。

光阻挡图案105可以与第二薄膜晶体管T2绝缘。例如，在光阻挡图案105与第二薄膜晶体管T2之间可以设置缓冲绝缘层110。缓冲绝缘层110可以延伸超过光阻挡图案105。例如，光阻挡图案105的侧面可以被缓冲绝缘层110覆盖。缓冲绝缘层110可以沿着器件基板100的上表面朝向第二薄膜晶体管T2延伸。例如，第一薄膜晶体管T1可以设置在缓冲绝缘层110上。因此，在根据本公开内容的实施方式的显示装置中，可以防止在形成第一薄膜晶体管T1和第二薄膜晶体管T2的过程中由于器件基板100造成的污染。

第二薄膜晶体管T2可以设置在电力电压供应线PL与发光器件500之间。例如，第二薄膜晶体管T2的第二源电极224可以通过第一连接布线310电连接至电力电压供应线PL。第一连接布线310可以设置在与第二薄膜晶体管T2的第二源电极224相同的层上。例如，第一连接布线310可以设置在缓冲绝缘层110上，如图5和图6所示。

第一连接布线310可以包括第一不透明布线区311和第一透明布线区312。第一不透明布线区311和第一透明布线区312可以并排设置在缓冲绝缘层110上。第一透明布线区312的透射率可以高于第一不透明布线区311的透射率。第一透明布线区312可以具有小于第一不透明布线区311的厚度。例如，第一不透明布线区311可以具有第一下布线层311a和第一上布线层311b的堆叠结构，并且第一透明布线区312可以具有单层结构。

第一透明布线区312可以设置在与第一不透明布线区311的第一下布线层311a相同的层上。第一透明布线区312可以包含与第一下布线层311a相同的材料。第一透明布线区312可以具有比第一下布线层311a的电阻低的电阻。例如，第一下布线层311a可以是氧化物半导体的非导体化的区域，并且第一透明布线区312可以是氧化物半导体的导体化的区域。第一透明布线区312可以与第一下布线层311a直接接触。例如，第一透明布线区312的一侧可以物理连接至第一下布线层311a的一侧。第一透明布线区312可以被视为具有第一下布线层311a的单个图案。第一透明布线区312可以具有与第一下布线层311a相同的厚度。

第一上布线层311b可以设置在第一下布线层311a上。例如，第一上布线层311b的朝向第一下布线层311a的下表面可以与第一下布线层311a的朝向第一上布线层311b的上表面直接接触。第一上布线层311b可以不与第一透明布线区312接触。第一上布线层311b可以包含导电材料。第一上布线层311b可以具有比第一下布线层311a和第一透明布线区312的电阻低的电阻。例如，第一上布线层311b可以包含金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。

第一连接布线310可以通过修复工艺来切割。例如，修复工艺可以包括将激光照射到第一连接布线310的第一不透明布线区311的一部分的工艺。激光可以穿过第一下布线层311a，但是第一上布线层311b可以被激光加热。因此，在根据本公开内容的实施方式的显示装置中，第一上布线层311b的一部分可以通过激光的照射而熔化。并且，在根据本公开内容的实施方式的显示装置中，由于第一下布线层311a与第一上布线层311b直接接触，因此第一下布线层311a的一部分可能由于从第一上布线层311b产生的热量而熔化。也就是说，在根据本公开内容的实施方式的显示装置中，可以通过用于修复工艺的激光照射来去除第一上布线层311b的一部分和第一下布线层311a的一部分。

第二薄膜晶体管T2的第二源电极224可以电连接至第一连接布线310的第一不透明布线区311。可以使用形成第二源电极224的工艺来形成第一连接布线310的第一不透明布线区311。例如，第一下布线层311a可以包含与第二源极下层224a相同的材料，并且第一上布线层311b可以包含与第一源极上层224b相同的材料。第二源极上层224b的电阻可以与第一上布线层311b的电阻相同。例如，第二源极下层224a可以是氧化物半导体的非导体化的区域。第二源极下层224a可以具有与第二半导体图案221的第二沟道区221c相同的电阻。

第一连接布线310的第一不透明布线区311可以与第二源电极224直接接触。例如，第一下布线层311a可以物理地连接至第二源极下层224a，并且第一上布线层311b可以物理地连接至第二源极上层224b。第一下布线层311a可以被视为具有第二源极下层224a的单个图案，并且第一上布线层311b可以被视为具有第二源极上层224b的单个图案。例如，第一下布线层311a可以与第二源极下层224a同时形成，并且第一上布线层311b可以与第二源极上层224b同时形成。因此，在根据本公开内容的实施方式的显示装置中，可以提高工艺效率。

电力电压供应线PL可以设置在与第一连接布线310不同的层上。例如，电力电压供应线PL可以设置在器件基板100与缓冲绝缘层110之间。电力电压供应线PL可以设置在与光阻挡图案105相同的层上。电力电压供应线PL可以包含与光阻挡图案105相同的材料。例如，电力电压供应线PL可以包含金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。电力电压供应线PL可以与光阻挡图案105同时形成。例如，第一连接布线310的第一透明布线区312可以具有比电力电压供应线PL高的透射率。

电力电压供应线PL可以通过第一中间电极410电连接至第一连接布线310的第一不透明布线区311。第一中间电极410可以包含导电材料。第一中间电极410可以具有相对低的电阻。例如，第一中间电极410可以包含金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。第一中间电极410可以包含与第一上布线层311b不同的材料。第一中间电极410可以设置在与第一上布线层311b不同的层上。例如第一上布线层311b的一部分可以被第一中间绝缘层121覆盖，并且第一中间绝缘层121上的第一中间电极410可以包括通过穿透第一中间绝缘层121而直接接触第一上布线层311b的区域，以及通过穿透第一中间绝缘层121和缓冲绝缘层110而直接接触电力电压供应线PL的区域。

第一中间绝缘层121可以包含绝缘材料。例如，第一中间绝缘层121可以包含无机绝缘材料，例如硅氧化物(SiO)和硅氮化物(SiN)。第一中间绝缘层121可以包含与第二栅极绝缘层222相同的材料。例如，第一中间绝缘层121可以与第二栅极绝缘层222同时形成，并且第一中间电极410可以与第二栅电极223同时形成。第一中间电极410可以包含与第二栅电极223相同的材料。

第三薄膜晶体管T3可以根据栅极信号重置存储电容器Cst。第三薄膜晶体管T3可以设置在与第二薄膜晶体管T2相同的层上。例如，第三薄膜晶体管T3可以设置在缓冲绝缘层110上。第三薄膜晶体管T3可以具有与第二薄膜晶体管T2相同的结构。例如，第三薄膜晶体管T3可以包括第三半导体图案231、第三栅极绝缘层232、第三栅电极233、第三源电极234和第三漏电极235，如图7所示。

第三半导体图案231可以包括半导体图案。例如，第三半导体图案231可以包含氧化物半导体，例如，铟镓锌氧化物(IGZO)。第三半导体图案231可以包括设置在第三源极区231s与第三漏极区231d之间的第三沟道区231c。第三源极区231s和第三漏极区231d可以具有比第三沟道区231c的电阻低的电阻。例如，第三源极区231s和第三漏极区231d可以是氧化物半导体的导体化区域(conductive region)。第三沟道区231c可以是氧化物半导体的非导体化的区域。

第三半导体图案231可以与第二半导体图案221同时形成。例如，第三半导体图案231可以包含与第二半导体图案221相同的材料。第三源极区231s和第三漏极区231d可以具有与第二源极区221s和第二漏极区221d相同的电阻。第三沟道区231c的电阻可以与第二沟道区221c的电阻相同。第三半导体图案231可以具有与第二半导体图案221相同的厚度。

第三栅极绝缘层232可以设置在第三半导体图案231的第三沟道区231c上。例如，第三半导体图案231的第三源极区231s和第三漏极区231d可以设置在第三栅极绝缘层232外部。第三栅极绝缘层232可以包含绝缘材料。例如，第三栅极绝缘层232可以包含无机绝缘材料，例如硅氧化物(SiO)和硅氮化物(SiN)。

第三栅极绝缘层232可以包含与第二栅极绝缘层222相同的材料。例如，第三栅极绝缘层232可以与第二栅极绝缘层222同时形成。第三栅极绝缘层232的厚度可以与第二栅极绝缘层222的厚度相同。

第三栅电极233可以设置在第三栅极绝缘层232上。例如，第三栅电极233可以与第三半导体图案231的第三沟道区231c交叠。第三栅电极233可以包含导电材料。例如，第三栅电极233可以包含金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。第三栅电极233可以通过第三栅极绝缘层232与第三半导体图案231绝缘。例如，第三栅极绝缘层232的侧面可以与第三栅电极233的侧面连续。第三栅电极233可以电连接至栅极线GL。例如，栅极信号可以同时施加至第一栅电极和第三栅电极233。第三薄膜晶体管T3可以与第一薄膜晶体管T1同时导通/关断。

第三栅电极233可以与第二栅电极223同时形成。例如，第三栅电极233可以包含与第二栅电极223相同的材料。第三栅电极233的厚度可以与第二栅电极223的厚度相同。

第三源电极234可以电连接至第三半导体图案231的第三源极区231s。第三源电极234可以与第三半导体图案231的第三源极区231s直接接触。第三源电极234可以与第三栅电极233间隔开。例如，第三源电极234可以与第三半导体图案231的第三源极区231s的一侧直接接触。

第三源电极234可以具有多层结构。第三源电极234可以具有与第二源电极224相同的结构。例如，第三源电极234可以具有第三源极下层234a和第三源极上层234b的堆叠结构。第三源电极234可以与第二源电极224同时形成。例如，第三源极下层234a可以包含与第二源极下层224a相同的材料，并且第三源极上层234b可以包含与第二源极上层224b相同的材料。第三源极下层234a可以是氧化物半导体的非导体化的区域。第三源极下层234a的一侧可以物理地连接至第三源极区231s的一侧。例如，第三源极下层234a可以被视为具有第三半导体图案231的单个图案。第三源极上层234b的朝向第三源极下层234a的下表面可以与第三源极下层234a的朝向第三源极上层234b的上表面直接接触。第三源电极234的电阻可以与第二源电极224的电阻相同。

第三漏电极235可以电连接至第三半导体图案231的第三漏极区231d。第三漏电极235可以与第三半导体图案231的第三漏极区231d直接接触。第三漏电极235可以与第三栅电极233间隔开。例如，第三漏电极235可以与第三半导体图案231的第三漏极区231d的一侧直接接触。

第三漏电极235可以具有多层结构。第三漏电极235可以具有与第二漏电极225相同的结构。例如，第三漏电极235可以具有第三漏极下层235a和第三漏极上层235b的堆叠结构。第三漏电极235可以与第二漏电极225同时形成。例如，第三漏极下层235a可以包含与第二漏极下层225a相同的材料，并且第三漏极上层235b可以包含与第二漏极上层225b相同的材料。第三漏极下层235a可以是氧化物半导体的非导体化的区域。第三漏极下层235a的一侧可以物理地连接至第三漏极区231d的一侧。例如，第三漏极下层235a可以被视为具有第三半导体图案231的单个图案。第三漏极上层235b的朝向第三漏极下层235a的下表面可以与第三漏极下层235a的朝向第三漏极上层235b的上表面直接接触。第三漏电极235的电阻可以与第二漏电极225的电阻相同。

第三薄膜晶体管T3可以设置在参考电压供应线PL与存储电容器Cst之间。例如，第三薄膜晶体管T3的第三源电极234可以通过第二连接布线320电连接至参考电压供应线PL。第二连接布线320可以设置在与第三薄膜晶体管T3的第三源电极234相同的层上。例如，第二连接布线320可以设置在缓冲绝缘层110上，如图8所示。第二连接布线320可以设置在与第一连接布线310相同的层上。

第二连接布线320可以包括第二不透明布线区321和第二透明布线区322。第二不透明布线区321和第二透明区322可以并排设置在缓冲绝缘层110上。第二透明布线区322的透射率可以高于第二不透明布线区321的透射率。第二透明布线区322可以具有小于第二不透明布线区321的厚度TH1的厚度TH2，如说明书附图12所示。例如，第二不透明布线区321可以具有第二下布线层321a和第二上布线层321b的堆叠结构，并且第二透明布线区322可以具有单层结构。

第二透明布线区322可以设置在与第二不透明布线区321的第二下布线层321a相同的层上。第二透明布线区322可以包含与第二下布线层321a相同的材料。第二透明布线区322可以具有比第二下布线层321a的电阻低的电阻。例如，第二下布线层321a可以是氧化物半导体的非导体化的区域，并且第二透明布线区322可以是氧化物半导体的导体化的区域。第二透明布线区322可以与第二下布线层321a直接接触。例如，第二透明布线区322的一侧可以物理地连接至第二下布线层321a的一侧。第二透明布线区322可以被视为具有第二下布线层321a的单个图案。第二透明布线区322可以具有与第二下布线层321a相同的厚度。

第二上布线层321b可以设置在第二下布线层321a上。例如，第二上布线层321b的朝向第二下布线层321a的下表面可以与第二下布线层321a的朝向第二上布线层321b的上表面直接接触。第二上布线层321b可以不与第二透明布线区322接触。第二上布线层321b可以包含导电材料。第二上布线层321b可以具有比第二下布线层321a和第二透明布线区322的电阻低的电阻。例如，第二上布线层321b可以包含金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。

第二连接布线320可以与第一连接布线310同时形成。例如，第二下布线层321a和第二透明布线区322可以包括与第一下布线层311a和第一透明布线区312相同的材料，并且第二上布线层321b可以包含与第一上布线层311b相同的材料。第二透明布线区322的电阻可以与第一透明布线区312的电阻相同。

第二连接布线320可以通过修复工艺来切割。例如，修复工艺可以包括将激光照射到第二连接布线320的第二不透明布线区321的一部分的工艺。因此，在根据本公开内容的实施方式的显示装置中，可以通过用于修复工艺激光照射来去除第二上布线层321b的一部分和第二下布线层321a的一部分。

第三薄膜晶体管T3的第三源电极234可以电连接至第二连接布线320的第二不透明布线区321。可以使用形成第三薄膜晶体管T3的工艺来形成第二连接布线320。例如，第二下布线层321a和第二透明布线区322可以形成在与第三半导体层321相同的层上，并且第二上布线层321b可以由与第三源极上层234b和第三漏极上层235b相同的材料形成。第二透明布线区322可以具有与第三半导体图案321的第三源极区321s和第三漏极区321d的电阻相同的电阻，并且第二下布线层321a可以具有与第三半导体图案321的第三沟道区321c的电阻相同的电阻。因此，在根据本公开内容的实施方式的显示装置中，可以有效地提高工艺效率。

第二连接布线320的第二不透明布线区321可以具有与第三源电极234相同的堆叠结构。第二连接布线320的第二不透明布线区321可以与第三源电极234直接接触。例如，第二下布线层321a可以物理地连接至第三源极下层234a，并且第二上布线层321b可以物理地连接至第三源极上层234b。第二下布线层321a可以被视为具有第三源极下层234a的单个图案，并且第二上布线层321b可以被视为具有第三源极上层234b的单个图案。

参考电压供应线RL可以设置在与第二连接布线320不同的层上。例如，参考电压供应线RL可以设置在器件基板100与缓冲绝缘层110之间。参考电压供应线RL可以设置在与电力电压供应线PL相同的层上。参考电压供应线路RL可以包含与电力电压供应线PL相同的材料。例如，参考电压供应路RL可以包含金属，例如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)。参考电压供应线RL可以与电力电压供应线PL同时形成。例如，第二连接布线320的第二透明布线区322可以具有比参考电压供应线RL高的透射率。

参考电压供应线RL可以通过第二中间电极420电连接至第二连接布线320的第二不透明布线区321。第二中间电极420可以包括导电材料。第二中间电极420可以具有相对低的电阻。例如，第二中间电极420可以包括诸如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)的金属。第二中间电极420可以包括与第二上布线层321b不同的材料。第二中间电极420可以设置在与第二上布线层321b不同的层上。例如，第二上布线层321b的一部分可以被第二中间绝缘层122覆盖，并且第二中间绝缘层122上的第二中间电极420可以包括通过穿透第二中间绝缘层122而直接接触第二上布线层321b的区域和通过穿透第二中间绝缘层122和缓冲绝缘层110而直接接触参考电压供应线RL的区域。

第二中间绝缘层122可以包括绝缘材料。例如，第二中间绝缘层122可以包括无机绝缘材料，例如硅氧化物(SiO)和硅氮化物(SiN)。第二中间绝缘层122可以包括与第三栅极绝缘层232相同的材料。例如，第二中间绝缘层122可以与第三栅极绝缘层232同时形成，并且第二中间电极420可以与第三栅电极233同时形成。第二中间电极420可以包括与第三栅电极233相同的材料。

存储电容器Cst可以将施加至第二薄膜晶体管T2的第二栅电极223的信号保持一帧。例如，存储电容器Cst可以电连接在第二薄膜晶体管T2的第二栅电极223与第二漏电极225之间。存储电容器Cst可以具有彼此绝缘的导电图案251和252的堆叠结构。例如，如图7所示，存储电容器Cst可以具有电容器绝缘层253设置在第一导电图案251与第二导电图案252之间的结构。

第一导电图案251可以电连接至第二薄膜晶体管T2的第二栅电极223。例如，第一导电图案251可以电连接至第一薄膜晶体管T1的第一漏电极。第一导电图案251可以设置在与第一漏电极相同的层上。例如，第一导电图案251可以设置在缓冲绝缘层110上。第一导电图案251可以具有与第一漏电极相同的堆叠结构。例如，第一导电图案251可以具有下图案层251a和上图案层251b的堆叠结构。

可以使用形成第一漏电极的工艺来形成第一导电图案251。例如，下图案层251a可以包括与第一漏电极的第一漏极下层相同的材料，并且上图案层251b可以包括与第一漏电极的第一漏极上层相同的材料。下图案层251a可以与第一漏极下层直接接触，并且上图案层251b可以与第一漏极上层直接接触。例如，下图案层251a的一侧可以物理连接至第一漏极下层的一侧，并且上图案层251b的一侧可以物理连接至第一漏极上层的一侧。下图案层251a可以被视为具有第一漏极下层的单个图案，并且上图案层251b可以被视为具有第一漏极上层的单个图案。

第二导电图案252可以设置在第一导电图案251的上图案层251b上。例如，第二导电图案252可以包括与第一导电图案251交叠的区域。第二导电图案252可以包括导电材料。第二导电图案252可以包括具有相对低的电阻的材料。例如，第二导电图案252可以包括诸如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)的金属。

第二导电图案252可以电连接至第二薄膜晶体管T2的第二漏电极225。第二导电图案252可以电连接至第三薄膜晶体管T3的第三漏电极235。第二导电图案252可以与第三漏电极235的第三漏极上层235b直接接触。例如，如图7所示，第二导电图案252的端部可以部分地覆盖与器件基板100相对的第三漏极上层235b的上表面。

第二导电图案252可以通过电容器绝缘层253与第一导电图案251绝缘。电容器绝缘层253可以包括绝缘材料。例如，电容器绝缘层253可以包括无机绝缘材料，例如硅氧化物(SiO)和硅氮化物(SiN)的。电容器绝缘层253可以包括与第三栅极绝缘层232相同的材料。例如，电容器绝缘层253可以与第三栅极绝缘层232同时形成，并且第二导电图案252可以与第三栅电极233同时形成。第二导电图案252可以包括与第三栅电极233相同的材料。

光阻挡图案105可以在器件基板100与第一导电图案251之间延伸。可以将特定电压施加至光阻挡图案105。例如，如图6所示，光阻挡图案105可以通过第二导电图案252电连接至第二漏电极225。即，在根据本公开内容的实施方式的显示装置中，光阻挡图案105的一部分可以用作存储电容器Cst的导电图案。例如，在根据本公开内容的实施方式的显示装置中，存储电容器Cst可以具有其中形成在光阻挡图案105与第一导电图案251之间的电容器和形成在第一导电图案251与第二导电图案252之间的电容器串联连接的结构。因此，在根据本公开内容的实施方式的显示装置中，可以减小存储电容器Cst的尺寸。因此，在根据本公开内容的实施方式的显示装置中，可以减小由每个像素区域PX中的驱动电路DC所占的面积。

下钝化层130可以设置在每个像素区域PX的驱动电路DC上。下钝化层130可以防止由于外部冲击和湿气引起的每个像素区域PX中的驱动电路DC的损坏。例如，下钝化层130可以完全覆盖每个像素区域PX的第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3和存储电容器Cst。下钝化层130可以包括绝缘材料。例如，下钝化层130可以包括无机绝缘材料，例如硅氧化物(SiO)和硅氮化物(SiN)。

可以在下钝化层130上设置上覆层140。上覆层140可以消除由于每个像素区域PX的像素驱动电路DC而产生的厚度差。例如，上覆层140的与器件基板100相对的上表面可以是平坦表面。上覆层140可以包括绝缘材料。上覆层140可以包括与下钝化层130不同的材料。例如，上覆层140可以包括有机绝缘材料。

可以在上覆层140上设置堤绝缘层150。堤绝缘层150可以包括绝缘材料。例如，堤绝缘层150可以包括有机绝缘材料。堤绝缘层150可以包括与上覆层140不同的材料。

堤绝缘层150可以限定每个像素区域PX中的发射区域EA。例如，堤绝缘层150可以包括设置在每个像素区域PX中的开口。每个像素区域PX的驱动电路DC可以设置在对应的像素区域PX的发射区域EA外部。例如，每个像素区域PX的第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3和存储电容器Cst可以设置在器件基板100与堤绝缘层150之间。

每个像素区域PX的发光器件500可以设置在与堤绝缘层150相邻的对应的像素区域PX的发射区域EA中。例如，每个像素区域PX的发光器件500可以包括第一电极510、发光层520和第二电极530，它们顺序地堆叠在对应的像素区域PX的发射区域EA上。

第一电极510可以设置在上覆层140上。例如，朝向器件基板100的第一电极510的下表面可以与上覆层140的上表面直接接触。因此，在根据本公开内容的实施方式的显示装置中，可以防止根据从每个发光器件500发射的光的生成位置的亮度偏差。第一电极510可以包括导电材料。第一电极510可以包括具有相对高透射率的材料。例如，第一电极510可以是由透明导电材料例如铟锡氧化物ITO和铟锌氧化物IZO制成的透明电极。

第一电极510可以电连接至第二薄膜晶体管T2。例如，如图7所示，第一电极510可以通过穿透下钝化层130和上覆层140与第二导电图案252直接接触。因此，在根据本公开内容的实施方式的显示装置中，可以将由每个像素区域PX的驱动电路DC生成的驱动电流提供给针对一帧的对应的像素区域PX的第一电极510。

发光层520可以生成具有与第一电极510和第二电极530之间的电压差对应的亮度的光。例如，发光层520可以包括具有发射材料的发射材料层(EML)。发射材料可以包括有机材料、无机材料或混合材料。例如，根据本公开内容的实施方式的显示装置可以是包括有机发射材料的有机发光显示装置。

发光层520可以具有多层结构。例如，发光层520还可以包括空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)中的至少一个。因此，在根据本公开内容的实施方式的显示装置中，可以改进发光层520的发射效率。

第二电极530可以包括导电材料。第二电极530可以包括与第一电极510不同的材料。第二电极530的透射率可以比第一电极510的透射率更高。例如，第二电极530可以包括金属，例如铝(Al)和银(Ag)。因此，在根据本公开内容的实施方式的显示装置中，由发光层520生成的光可以通过第一电极510和器件基板100向外部发射。

可以根据相邻像素区域PX的发光器件500独立地控制每个像素区域PX的发光器件500。每个像素区域PX的第一电极510可以与相邻像素区域PX的第一电极510间隔开。每个像素区域PX的第一电极510可以与相邻像素区域PX的第一电极510绝缘。例如，堤绝缘层150可以覆盖每个像素区域PX中的第一电极510的边缘。

每个像素区域PX的发光层520和第二电极530可以堆叠在由堤绝缘层150暴露的对应的像素区域PX的第一电极510的一部分上。每个像素区域PX的发光层520和第二电极520可以延伸至堤绝缘层150上。每个像素区域PX的发光层520可以连接至相邻像素区域PX的发光层520。从每个像素区域PX的发光器件500发射的光可以显示与从相邻像素区域PX的发光器件500发射的光相同的颜色。例如，每个像素区域PX的发光器件500可以发射白光。像素区域PX中的每一个可以实现与相邻像素区域PX不同的颜色。例如，与发射区域EA交叠的滤色器800可以设置在每个像素区域PX中。滤色器800可以使用通过光来实现特定颜色。例如，每个像素区域PX的滤色器800可以设置在从对应的像素区域PX中的发光器件500发射的光的路径上。每个像素区域PX的滤色器800可以设置在对应的像素区域PX的器件基板100与发光器件500之间。例如，每个像素区域PX的滤色器800可以设置在对应的像素区域PX的下钝化层130与上覆层140之间。由于每个像素区域PX的滤色器800引起的厚度差可以通过上覆层140去除。

施加至每个像素区域PX的第二电极530的电压可以与施加至相邻像素区域PX的第二电极530的电压相同。例如，每个像素区域PX的第二电极530可以电连接至相邻像素区域PX的第二电极530。每个像素区域PX的第二电极530可以包括与相邻像素区域PX的第二电极530相同的材料。例如，每个像素区域PX的第二电极530可以与相邻像素区域PX的第二电极530同时形成。因此，在根据本公开内容的实施方式的显示装置中，可以简化形成每个像素区域PX中的第二电极530的工艺。

第一连接布线310和/或第二连接布线320可以包括与像素区域PX中的一个的发射区域EA交叠的区域。例如，每个第一连接布线310的第一透明布线区312和每个第二连接布线320的第二透明布线区322可以设置在像素区域PX中的一个的第一电极510与器件基板100之间。因此，在根据本公开内容的实施方式的显示装置中，从每个像素区域PX的发光器件500发射的光可以不被第一连接布线310和第二连接布线320阻挡。即，在根据本公开内容的实施方式的显示装置中，可以增加在每个像素区PX中限定的发射区域EA的面积。因此，在根据本公开内容的实施方式的显示装置中，可以改进每个像素区域PX的亮度效率。

封装基板700可以设置在每个像素区域PX的第二电极530上。封装基板700可以防止由于外部冲击和湿气引起的发光装置500的损坏。例如，封装基板700可以包括具有特定强度或更高强度的材料。封装基板700可以包括具有相对高热导率的材料。例如，封装基板700可以包括金属，例如铝(Al)、镍(Ni)和铁(Fe)。因此，在根据本公开内容的实施方式的显示装置中，从每个像素区域PX的驱动电路DC和发光器件500生成的热可以通过封装基板700发射。因此，在根据本公开内容的实施方式的显示装置中，可以使发光层520的劣化最小化。

封装基板700可以附接至其中形成有发光装置500的装置基板100上。例如，在发光装置500与封装基板700之间的空间中可以设置封装元件600。封装元件600可以包括粘合材料。封装元件600可以包括绝缘材料。例如，封装元件600可以包括基于烯烃的材料。封装元件600可以具有相对低的水蒸气透过率(WVTR)。因此，在根据本公开内容的实施方式的显示装置中，可以阻挡外部湿气通过封装元件600渗透。

图9至图22是顺序地示出根据本公开内容的实施方式的形成显示装置的方法的视图。

将参照图7至图22描述根据本公开内容的实施方式的形成显示装置的方法。首先，如图9和图10所示，根据本公开内容的实施方式的形成显示装置的方法可以包括在器件基板100上形成光阻挡图案105和参考电压供应线RL的步骤，以及在光阻挡图案105和参考电压供应线RL上形成缓冲绝缘层110的步骤。

参考电压供应线RL可以与光阻挡图案105同时形成。例如，形成光阻挡图案105和参考电压供应线RL的步骤可以包括在器件基板100上形成导电材料层的步骤，以及使导电材料层图案化的步骤。导电材料层可以包括具有相对低的电阻的材料。例如，导电材料层可以由诸如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)的金属形成。

缓冲绝缘层110可以由绝缘材料形成。例如，缓冲绝缘层110可以由诸如硅氧化物(SiO)和硅氮化物(SiN)的无机绝缘材料形成。器件基板110的朝向光阻挡图案105和参考电压供应线RL的上表面可以被缓冲绝缘层110完全覆盖。例如，光阻挡图案105的一侧和参考电压供应线RL的一侧可以被缓冲绝缘层110覆盖。

数据线和电力电压供应线可以形成在器件基板100上。数据线和电力电压供应线可以与参考电压供应线RL同时形成。例如，数据线和电力电压供应线可以形成在器件基板100与缓冲绝缘层110之间。数据线和电力电压供应线可以与参考电压供应线RL间隔开。例如，数据线和电力电压供应线可以平行于参考电压供应线RL形成。

根据本公开内容的实施方式的形成显示装置的方法可以包括在缓冲绝缘层110上形成第一导电图案251、第三半导体图案231、第三源电极234、第三漏电极235和第二连接布线320的步骤。

第一导电图案251可以形成为两层结构。例如，第一导电图案251可以形成为下图案层251a和上图案层251b的堆叠结构。第三源电极234可以形成为两层结构。例如，第三源电极234可以形成为第三源极下层234a和第三源极上层234b的堆叠结构。第三漏电极235可以形成为两层结构。例如，第三漏电极235可以形成为第三漏极下层235a和第三漏极上层235b的堆叠结构。

第二连接布线320可以包括并排设置的第二不透明布线区321和第二透明布线区322。第二透明布线区322可以与由后续工艺形成的发射区域EA交叠。第二透明布线区322的透射率可以比第二不透明布线区321的透射率高。例如，第二透明布线区322的透射率可以高于参考电压供应线RL的透射率。第二透明布线区322可以形成为具有小于第二不透明布线区321的厚度。例如，第二不透明布线区321可以形成为第二下布线层321a和第二上布线层321b的堆叠结构，并且第二透明布线区322可以形成为单层结构。

可以使用半色调掩模形成第一导电图案251、第三半导体图案231、第三源电极234、第三漏电极235和第二连接布线320。例如，形成第一导电图案251、第三半导体图案231、第三源电极234、第三漏电极235的步骤可以包括：在缓冲绝缘层110上形成氧化物半导体材料层的步骤；在氧化物半导体材料层上形成导电材料层的步骤；布置与第一导电图案251、第三半导体图案231、第三源电极234、第三漏电极235和第二连接布线320交叠的半色调掩模并且在上图案层251b、第三源极上层234b、第三漏极上层235b和第二上布线层321b上具有相对大的厚度的步骤；使用半色调掩模顺序地蚀刻导电材料层和氧化物半导体材料层的步骤；通过去除具有相对小的厚度的半色调掩模的区域来形成与上图案层251b、第三源极上层234b、第三漏极上层235b和第二上布线层321b交叠的掩模图案的步骤；以及去除由掩模图案暴露的导电材料层的一部分的步骤。因此，在根据本公开内容的实施方式的形成显示装置的方法中，上图案层251b、第三源极上层234b、第三漏极上层235b和第二上布线层321b可以由相同的材料形成，并且下图案层251b、第三半导体图案231、第三源极下层234a、第三漏极下层235a和第二下布线层321a可以由相同的材料形成。第三半导体图案231可以形成为单层结构。

如图13和图14所示，根据本公开内容的实施方式的形成显示装置的方法可以包括：在其中具有第一导电图案251、第三半导体图案231、第三源电极234、第三漏电极235和第二连接布线320的器件基板100上形成层间绝缘层120的步骤；以及在层间绝缘层120中形成接触孔CH1、CH2和CH3的步骤。

层间绝缘层120可以包括绝缘材料。例如，层间绝缘层120可以由诸如硅氧化物(SiO)和硅氮化物(SiN)的无机绝缘材料形成。

接触孔CH1、CH2和CH3可以包括部分地暴露第三漏极上层235b的上表面的第一接触孔CH1、部分地暴露第二上布线层321b的上表面的第二接触孔CH2、以及部分地暴露参考电压供应线RL的上表面的第三接触孔CH3。第一接触孔CH1和第二接触孔CH2可以穿透层间绝缘层120。第三接触孔CH3可以穿透层间绝缘层120和缓冲绝缘层110。由于第三漏极上层235b和第二上布线层321b由金属形成，因此可以在与形成第一接触孔CH1和第二接触孔CH2的工艺相同的工艺室中执行形成第三接触孔CH3的工艺。因此，在根据本公开内容的实施方式的形成显示装置的方法中，可以有效地改进工艺效率。

如图15和图16所示，根据本公开内容的实施方式的形成显示装置的方法可以包括在其中形成有接触孔CH1、CH2和CH3的器件基板100上形成第二导电图案252、第三栅电极233和第二中间电极420的步骤。

第二导电图案252可以形成在第一导电图案251的上表面上。第二导电图案252的端部可以形成在第一接触孔CH1中。例如，第二导电图案252可以与第一接触孔CH1中的第三漏极上层235b直接接触。第二导电图案252的端部可以部分地覆盖由第一接触孔CH1暴露的第三漏极上层235b的一部分。

第三栅电极233可以形成在第三半导体图案231的一部分上。例如，第三栅电极233可以形成在第三源极上层234b与第三漏极上层235b之间。第三栅电极233可以与第三源极上层234b和第三漏极上层235b间隔开。例如，第三栅电极233可以形成在第三半导体图案231的中心区域上。

第二中间电极420可以形成在第二上布线层321b的一部分和参考电压供应线RL的一部分上。例如，第二中间电极420可以通过第二接触孔CH2与第二上布线层321b直接接触，并且通过第三接触孔CH3与参考电压供应线RL直接接触。

第二导电图案252、第三栅电极233和第二中间电极420可以同时形成。例如，形成第二导电图案252、第三栅电极233和第二中间电极420的步骤可以包括在其中形成有接触孔CH1、CH2和CH3的层间绝缘层120上形成导电材料层的步骤，以及使导电材料层图案化的步骤。第二导电图案252、第三栅电极233和第二中间电极420可以由具有相对低的电阻的材料形成。例如，导电材料层可以由诸如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)的金属形成。

如图17和图18所示，根据本公开内容的实施方式的形成显示装置的方法可以包括使用层间绝缘层120形成电容器绝缘层253、第三栅极绝缘层232和第二中间绝缘层122的步骤。

形成电容器绝缘层253、第三栅极绝缘层232和第二中间绝缘层122的步骤可以包括使用第二导电图案252、第三栅电极233和第二中间电极420使层间绝缘层120图案化作为蚀刻掩模的步骤。例如，电容器绝缘层253可以形成在第二导电图案252下方，第三栅极绝缘层232可以形成在第三栅电极233下方，并且第二中间绝缘层122可以形成在第二中间电极420下方。第一导电图案251、第二导电图案252和电容器绝缘层253可以构成存储电容器Cst。第三半导体图案231、第三栅极绝缘层232、第三栅电极233、第三源电极234和第三漏电极235可以构成第三薄膜晶体管T3。

未被第三栅电极233、第三源极上层234b和第三漏极上层235b、上布线层321b和第二中间电极420覆盖的第三半导体图案231和第二透明布线区322的一部分可以暴露于在使层间绝缘层120图案化的工艺中使用的蚀刻剂或蚀刻气体。例如，可以通过使层间绝缘层120图案化的工艺来使第三栅电极233与第三源极上层234b之间的第三半导体图案231的一部分、第三栅电极233与第三漏极上层235b之间的第三半导体图案231的一部分、以及第二透明布线区322导体化。

通过使层间绝缘层120图案化的工艺而导体化的区域可以具有比未导体化的区域的电阻更低的电阻。例如，通过使层间绝缘层120图案化的工艺，第三栅电极233与第三源极上层234b之间的第三半导体图案231的部分可以变成第三源极区231s，并且通过使层间绝缘层120图案化的工艺，第三栅电极233与第三漏极上层235b之间的第三半导体图案231的部分可以变成第三漏极区231d。第三源极区231s和第三漏极区231d可以形成在第三栅极绝缘层232外部。

第三半导体图案231的未通过使层间绝缘层120图案化的工艺而导体化的一部分可以变成第三沟道区231c。例如，第三半导体图案231的第三沟道区231c可以与第三栅电极233交叠。可以不通过使层间绝缘层120图案化的工艺来使与第三源极上层234b交叠的第三源极下层234a、与第三漏极上层235b交叠的第三漏极下层235a、以及与上布线层321b交叠的下布线层321a导体化。例如，第三半导体图案231的第三沟道区231c、第三源极下层234a、第三漏极下层235a和下布线层321a可以是氧化物半导体的未被导体化的区域。第二透明布线区322可以具有比第二下布线层321a低的电阻。

如图19和图20所示，根据本公开内容的实施方式的形成显示装置的方法可以包括：在其中形成有存储电容器Cst和第三薄膜晶体管T3的器件基板100上形成下钝化层130的步骤；在下钝化层130上形成滤色器800的步骤；形成覆盖滤色器800的上覆层140的步骤；以及形成通过穿透下钝化层130和上覆层140暴露第二导电图案252的一部分的第四接触孔CH4的步骤。

下钝化层130和上覆层140可以由绝缘材料形成。上覆层140可以由与下钝化层130不同的材料形成。例如，下钝化层130可以由诸如硅氧化物(SiO)和硅氮化物(SiN)的无机绝缘材料形成，并且上覆层140可以由有机绝缘材料形成。

滤色器800可以形成在由后续工艺限定的发射区域EA中。例如，滤色器800可以形成在第二透明布线区322上。

如图21和图22所示，根据本公开内容的实施方式的形成显示装置的方法可以包括在上覆层140上形成发光器件500和堤绝缘层150的步骤。

堤绝缘层150可以围绕发射区域EA。例如，堤绝缘层150可以包括与发射区域EA交叠的开口。堤绝缘层150可以由绝缘材料形成。例如，堤绝缘层150可以由有机绝缘材料形成。

发光器件500可以形成在发射区域EA中。发光器件500可以形成为第一电极510、发光层520和第二电极530的堆叠结构。例如，发光器件500的第一电极510可以通过第四接触孔CH4与第二导电图案252直接接触。第一电极510的边缘可以被堤绝缘层150覆盖。例如，发光层520和第二电极530可以形成在其中形成有堤绝缘层150的器件基板100上。

如图7和图8所示，根据本公开内容的实施方式的形成显示装置的方法可以包括使用封装元件600将封装基板700附着在其中形成有发光器件500的器件基板100上的步骤。

封装元件600可以包括绝缘材料。封装元件600可以具有相对低的水蒸气透过率。例如，封装元件600可以包括基于烯烃的材料。封装基板700可以包括具有特定强度或更高强度的材料。封装基板700可以包括具有相对高热导率的材料。例如，封装基板700可以包括金属，例如铝(Al)、镍(Ni)和铁(Fe)。

因此，根据本公开内容的实施方式的显示装置可以包括每个像素区域PX中的发光器件500和驱动电路DC，其中，电连接至驱动电路DC的发光器件500可以设置在发射区域EA中，其中，设置在发射区域EA外部的驱动电路DC可以通过连接布线310和320电连接至信号布线DL、GL、PL和RL，并且其中，具有相对高透射率的每个连接布线310和320的透明布线区312和322可以与像素区域PX中的一个的第一电极510交叠。因此，在根据本公开内容的实施方式的显示装置中，从每个像素区域PX的发光器件500发射的光可以不被连接布线310和320阻挡。即，在根据本公开内容的实施方式的显示装置中，可以增加每个像素区域PX的发射区域EA，而不影响修复工艺。因此，在根据本公开内容的实施方式的显示装置中，可以改进每个像素区域PX的亮度效率。

描述了根据本公开内容的实施方式的显示装置，其中：数据驱动器DD、栅极驱动器GD、定时控制器TC和电力单元PU设置在显示面板DC外部；多个像素区域PX设置在显示面板DP的显示区域AA中；以及信号布线DL、GL、PL和RL穿过设置在显示区域AA外部的显示面板DP的边框区域BZ。然而，在根据本公开内容的另一实施方式的显示装置中，数据驱动器DD、栅极驱动器GD、定时控制器TC和电力单元PU中的至少一个可以形成在显示面板DP的边框区域BZ上。例如，根据本公开内容的另一实施方式的显示装置可以是GIP(Gate In Panel，门面板)型显示装置，其中栅极驱动器GD安装在显示面板DP的边框区域BZ上。

描述了根据本公开内容的实施方式的显示装置，其中第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3同时形成。然而，在根据本公开内容的另一实施方式的显示装置中，第一薄膜晶体管T1的第一半导体图案、第二薄膜晶体管T2的第二半导体图案221和第三薄膜晶体管T3的第三半导体图案231可以设置在彼此不同的层上。例如，在根据本公开内容的另一实施方式的显示装置中，第三薄膜晶体管T3的第三半导体图案231可以包括与第二薄膜晶体管T2的第二半导体图案221不同的材料。第三薄膜晶体管T3的第三半导体图案231可以具有与第二薄膜晶体管T2的第二半导体图案221不同的特性。例如，第三薄膜晶体管T3的第三半导体图案231可以由低温多晶硅(LTPS)形成，并且第二薄膜晶体管T2的第二半导体图案221可以由氧化物半导体形成。因此，在根据本公开内容的另一实施方式的显示装置中，可以改进针对每个像素PX中的驱动电路DC的配置的自由度。

描述了根据本公开内容的实施方式的显示装置，其中第三薄膜晶体管T3与第一薄膜晶体管T1同时导通/截止。然而，在根据本公开内容的另一实施方式的显示装置中，可以根据第一薄膜晶体管T1独立地控制第三薄膜晶体管T3。例如，在根据本公开内容的另一实施方式的显示装置中，信号布线GL、DL、PL和RL可以包括将复位信号顺序地施加至每个像素区域PX中的第三薄膜晶体管T3的第三栅电极233的复位布线。因此，在根据本公开内容的另一实施方式的显示装置中，可以改进针对每个像素区域PX中的驱动电路DC的布置的自由度。

描述了根据本公开内容的实施方式的显示装置，其中每个薄膜晶体管T1、T2和T3的源电极224和234以及漏电极225和235具有下层224a、225a、234a和235a以及上层224b、225b、234b和235b的堆叠结构。然而，在根据本公开内容的另一实施方式的显示装置中，每个薄膜晶体管T1、T2和T3的源电极224和234以及漏电极225和235可以形成为各种形状。例如，如图23至图25所示，在根据本公开内容的另一实施方式的显示装置中，第三薄膜晶体管T3的第三源电极234和第三漏电极235可以具有单层结构。

第三源电极234和第三漏电极235可以设置在与第三半导体图案231相同的层上。例如，第三源电极234和第三漏电极235可以包括与第三半导体图案231相同的材料。第三源电极234和第三漏电极235可以具有比第三半导体图案231的第三沟道区的电阻低的电阻。例如，第三源电极234和第三漏电极235可以是氧化物半导体的导体化的区域。第三源电极234可以与第三半导体图案231的第三源极区直接接触，并且第三漏电极235可以与第三半导体图案231的第三漏极区直接接触。第三源电极234可以具有与第三半导体图案231的第三源极区相同的电阻，并且第三漏电极235可以具有与第三半导体图案231的第三漏极区相同的电阻。例如，第三源电极234和第三漏电极235可以与第三半导体图案231的第三源极区和第三漏极区同时形成。第三源电极234和第三漏电极235可以物理连接至第三半导体图案231。例如，第三源电极234和第三漏电极235可以被视为具有第三半导体图案231的单个图案。

描述了根据本公开内容的实施方式的显示装置，其中参考电压供应线RL通过第二中间电极420电连接至第二连接布线320的第二不透明布线区321。然而，在根据本公开内容的另一实施方式的显示装置中，第二中间电极420可以电连接至第二连接布线320的第二透明布线区322。例如，如图23至图26所示，在根据本公开内容的另一实施方式的显示装置中，连接在每个像素区域PX的第三薄膜晶体管T3与参考电压供应线RL之间的第二连接布线320可以是具有单层结构的透明布线。例如，第二连接布线320可以包括并排设置在缓冲绝缘层110上的第一透明区320a和第二透明区320b。

第二透明区320b可以与第一透明区320a直接接触。例如，第二透明区320b的一侧可以物理连接至第一透明区320a的一侧。第二透明区320b可以被视为具有第一透明区320a的单个图案。

第二透明区320b可以包括与第一透明区320a相同的材料。例如，第一透明区320a和第二透明区320b可以包括氧化物半导体，例如，铟镓锌氧化物(IGZO)。第一透明区320a和第二透明区320b可以包括与第三半导体图案231相同的材料。例如，第二连接布线320可以与第三半导体图案231同时形成。

第一透明区320a的电阻可以低于第二透明区320b的电阻。例如，第一透明区320a可以是氧化物半导体的导体化的区域，并且第二透明区320b可以是氧化物半导体的非导体化的区域。第二中间电极420可以通过第一透明区320a电连接至第三源电极234。例如，第一透明区320a可以与第三源电极234直接接触。第一透明区320a的一侧可以物理连接至第三源极区234。例如，第一透明区320a可以被视为具有第三源电极234的单个图案。第二中间电极420的端部可以与第一透明区320a的与器件基板100相对的上表面直接接触。第二透明区320b可以不布置在第二中间电极420与第三源电极234之间。例如，第二透明区320b可以与第二中间绝缘层122交叠。

图27至图34是顺序地示出根据本公开内容的另一实施方式的形成显示装置的方法的视图。

将参照图25至图34描述根据本公开内容的另一实施方式的形成显示装置的方法。首先，如图27和图28所示，形成根据另一实施方式的显示装置的方法可以包括在其中形成有覆盖参考电压供应线RL的缓冲绝缘层110的器件基板100上形成初步图案230和第二连接布线320的步骤。

可以由半导体形成初步图案230。例如，可以由诸如铟镓锌氧化物IGZO的氧化物半导体形成初步图案230。初步图案230可以形成为与其中通过后续工艺形成第三半导体图案231、第三源电极234和第三漏电极235的区域交叠。

第二连接布线320可以形成为单层结构。第二连接布线320可以具有比参考电压供应线RL高的透射率的材料形成。例如，第二连接布线320可以由诸如铟镓锌氧化物IGZO的氧化物半导体形成。第二连接布线320可以与初步图案230同时被形成。例如，形成初步图案230和第二连接布线320的步骤可以包括：在缓冲绝缘层110上形成氧化物半导体材料层的步骤；在氧化物半导体材料层上布置与初步图案230和第二连接布线320交叠的掩模图案的步骤；以及使用掩模图案使氧化物半导体材料层图案化的步骤。因此，在根据本公开内容的另一实施方式的形成显示装置的方法中，初步图案230和第二连接布线320可以形成为由氧化物半导体制成的单层结构。

如图29和图30所示，根据本公开内容的实施方式的形成显示装置的方法可以包括：在其中形成有初步图案230和第二连接布线320的器件基板100上形成层间绝缘层120的步骤；以及在其中形成有层间绝缘层120的器件基板100上形成暴露第二连接布线320的初步区域320p的第五接触孔CH5和暴露参考电压供应线RL的一部分的第六接触孔CH6的步骤。

第五接触孔CH5可以穿透层间绝缘层120。例如，第二连接布线320的初步区域320p可以与第五接触孔CH5交叠。可以通过形成第五接触孔CH5的工艺来使第二连接布线320的初步区域320p导体化。例如，可以通过在形成第五接触孔CH5的工艺中使用的蚀刻剂或蚀刻气体来使第二连接布线320的初步区域320p导体化。第六接触孔CH6可以穿透层间绝缘层120和缓冲绝缘层110。

如图31和图32所示，根据本公开内容的实施方式的形成显示装置的方法可以包括：在层间绝缘层120上形成第三栅电极233和第二中间电极420的步骤；以及使用第三栅电极233和第二中间电极420形成第三栅极绝缘层232和第二中间绝缘层122的步骤。

第三栅电极233可以形成在初步图案230的一部分上。例如，第三栅电极233可以形成为与通过后续工艺形成第三沟道区的区域交叠。

第二中间电极420可以通过第五接触孔CH5与第二连接布线320的初步区域320p直接接触，并且通过第六接触孔CH6与参考电压供应线RL直接接触。例如，参考电压供应线RL可以通过第二中间电极420电连接至第二连接布线320的初步区域320p。

第二中间电极420的端部可以形成在第五接触孔CH5中。例如，第二中间电极420的端部可以部分地覆盖初步区域320p的由第五接触孔CH5暴露的上表面。第二中间电极420的端部可以与第五接触孔CH5中的初步区域320p的上表面直接接触。

第二中间电极420可以由与第三栅电极233相同的材料形成。第二中间电极420可以与第三栅电极233同时形成。例如，形成第三栅电极233和第二中间电极420的步骤可以包括：在其中形成有第五接触孔CH5和第六接触孔CH6的器件基板100的层间绝缘层120上形成导电材料层的步骤；以及使导电材料层图案化的步骤。导电材料层可以由具有相对低的电阻的材料形成。例如，导电材料层可以由诸如铝(Al)、铬(Cr)、铜(Cu)、钼(Mo)、钛(Ti)和钨(W)的金属形成。

第三栅极绝缘层232可以形成在第三栅电极233下方。第二中间绝缘层122可以形成在第二中间电极420下方。第二中间绝缘层122可以与第三栅极绝缘层232同时形成。例如，形成第三栅极绝缘层232和第二中间绝缘层122的步骤可以包括使用第三栅电极233和第二中间电极420使层间绝缘层122图像化的步骤。第二中间绝缘层122可以由与第三栅极绝缘层232相同的材料形成。

设置在第三栅电极233外部的初步图案230的一部分可以暴露于在使层间绝缘层120图案化的工艺中使用的蚀刻剂或蚀刻气体。例如，可以通过在使层间绝缘层120图案化的工艺中使用的蚀刻剂或蚀刻气体来使设置在第三栅电极233外部的初步图案230的一部分导体化。初步区域230的导体化部分可以变成第三源极区、第三漏极区域、第三源电极234和第三漏电极235。初步图案230的与第三栅电极233交叠的部分可以不被导体化。例如，初步图案230的与第三栅电极233交叠的部分可以变成第三沟道区。第三源极区、第三漏极区和第三沟道区可以构成第三半导体图案231。第三半导体图案231可以形成在第三源电极234与第三漏电极235之间。例如，第三源极区可以形成在第三源电极234与第三沟道区之间，并且第三漏极区可以形成在第三沟道区与第三漏电极235之间。第三半导体231、第三栅极绝缘层232、第三栅电极233、第三源电极234和第三漏电极235可以构成第三薄膜晶体管T3。

可以通过使层间绝缘层120图案化的工艺来使第二连接布线320的设置在第二中间电极420外部的部分导体化。通过使层间绝缘层120图案化的工艺而导体化的第二连接布线320的一部分可以物理连接至第二连接布线320的初步区域320p。例如，第二连接布线320可以包括第一透明区320a和第二透明区320b，第一透明区320a是氧化物半导体的导体化的区域，第二透明区320b是氧化物半导体的未导体化的区域。第一透明区320a可以包括设置在第三源极区234与第二中间电极420之间的区域、以及直接接触第二中间电极420的端部的区域。第二透明区320b可以与第二中间绝缘层320b交叠。第一透明区320a与第二透明区320b之间的边界表面可以与第二中间绝缘层122的一侧垂直对准。第三源电极234的一侧可以与第一透明区320a的一侧直接接触。

如图25和图26所示，根据本公开内容的实施方式的形成显示装置的方法可以包括：在第三薄膜晶体管T3、第二中间电极420和第二连接布线320上形成下钝化层130的步骤；在下钝化层130上形成上覆层140的步骤；在上覆层140上形成第一电极510、堤绝缘层150、发光层520和第二电极530的步骤；以及使用封装元件600将封装基板700附着在其中形成有第二电极530的器件基板100上的步骤。

也就是说，根据本公开内容的另一实施方式的显示装置可以包括连接在第三薄膜晶体管T3的第三源电极234与参考电压供应线RL之间的第二连接布线320，其中，第二连接布线320可以具有由并排设置的第一透明区320a和第二透明区320b形成的单层结构，并且其中，与第三源电极234的第三源极下层234a直接接触的第二连接布线320的第一透明区320a和电连接至参考电压供应线RL的第二中间电极420可以是氧化物半导体的导体化的区域。因此，在根据本公开内容的另一实施方式的显示装置中，可以防止由于第二连接布线320引起的发射面积的面积减小，而不增加用于在第三源电极234与参考电压供应线RL之间进行电连接的工艺。因此，在根据本公开内容的另一实施方式的显示装置中，可以防止亮度效率的降低，而不会降低工艺效率。

并且，在根据本公开内容的另一实施方式的显示装置中，第三源电极234和第三漏电极235可以与第三半导体图案231的第三源极区和第三漏极区同时形成。因此，在根据本公开内容的实施方式的显示装置中，可以改善工艺效率。

如图23和图24所示，在根据本公开内容的另一实施方式的显示装置中，参考电压供应线RL可以绕过第二中间电极420的接触第一透明区320a的部分。例如，第二中间电极420的接触第一透明区320a的端部可以不与参考电压供应线RL交叠。因此，如图33和图34所示，在根据本公开内容的另一实施方式的显示装置中，用于修复工艺的激光L可以照射第一透明区320a与穿过器件基板100的第二中间电极420的接触区域RA。即，在根据本公开内容的另一实施方式的显示装置中，第二中间电极420的接触第一透明区320a的端部可以通过被照射用于修复工艺的激光L去除。因此，在根据本公开内容的另一实施方式的显示装置中，第二连接布线320可以通过用于修复工艺的激光L的照射而与第二中间电极420电分离。因此，在根据本公开内容的另一实施方式的显示装置中，可以防止工艺效率的降低和亮度效率的降低，而不影响修复工艺。

在根据本公开内容的另一实施方式的显示装置中，与驱动电路DC电分离的第一电极510可以通过修复工艺电连接至相邻像素区域PX的驱动电路DC。例如，如图35所示，在根据本公开内容的另一实施方式的显示装置中，每个第一电极510可以包括延伸至相邻驱动电路DC上的突出区域510p。突出区域510p可以包括与第三中间电极430交叠的区域，第三中间电极430电连接至相邻的驱动电路DC。例如，突出区域510p和第三中间电极430可以通过激光照射来熔化/耦接。因此，在根据本公开内容的另一实施方式的显示装置中，可以防止由于修复工艺而生成暗点。因此，在根据本公开内容的另一实施方式的显示装置中，可以有效地防止亮度效率的降低。

结果，根据本公开内容的实施方式的显示装置可以在每个像素区域中包括发光器件和驱动电路，其中，发光器件可以设置在发射区域上，其中，设置在发射区域外部的驱动电路可以通过连接布线电连接至信号布线，其中，连接布线可以包括具有相对高透射率的透明布线区，并且其中，连接布线的透明布线区可以与发射区域交叠。因此，在根据本公开内容的实施方式的显示装置中，可以通过连接布线增加在每个像素中限定的发射区域的面积。由此，在根据本公开内容的实施方式的显示装置中，可以改进每个像素区域的亮度效率。