基于插指状复合金刚石层的GaN HEMT及制备方法

技术领域

本发明属于半导体器件领域，具体涉及基于插指状复合金刚石层的GaN(氮化镓)HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)及制备方法。

背景技术

GaN作为第三代半导体的代表材料，其应用前景非常广阔。由于GaN禁带宽度大，电子饱和速度高等特点，使其在军事、航空航天、通讯等高频大功率领域有其独特优势。随着半导体器件集成度越来越高，伴随的高产热现象也不可避免，器件的自热效应积累不仅会使器件饱和电流、跨导等基本性能下降，更严重时可能会使器件失效。

GaN自身的热导率只有130W/(m·K)瓦/(米·开尔文)，目前的GaN HEMT中，常用的衬底主要包括SiC(碳化硅)衬底、硅衬底以及蓝宝石衬底等等。其中，即便是采用高热导率的SiC衬底，也远不能满足未来微波大功率场景下的GaN效应管对散热的需求。

发明内容

为了进一步提高GaN HEMT在微波大功率场景下的散热能力，本发明提供了一种基于插指状复合金刚石层的GaN HEMT及制备方法。

本发明要解决的技术问题通过以下技术方案实现：

第一方面，本发明提供了一种基于插指状复合金刚石层的GaN HEMT，包括自下而上设置的衬底、中间层以及介质层；所述中间层包括自上而下设置的势垒层和GaN材质的缓冲层；所述GaN HEMT还包括：源电极、漏电极以及栅电极；其中，

所述源电极、所述漏电极以及所述栅电极分别穿过所述介质层与所述势垒层相接触；在水平方向上，所述栅电极位于所述源电极和所述漏电极之间；

所述中间层上沿栅宽方向刻蚀有插指型凹槽，所述插指型凹槽正上方的介质层形成第一插指结构；所述第一插指结构在水平方向上位于所述栅电极和所述漏电极之间并与所述栅电极相邻；

所述栅电极和所述漏电极之间的介质层上表面还生长有复合金刚石层；所述复合金刚石层包括：上层的纳米金刚石层和下层的p型掺杂金刚石层；其中，上层的纳米金刚石层部分覆盖或全部覆盖所述栅电极和所述漏电极之间的介质层的上表面，下层的p型掺杂金刚石层呈第二插指结构，所述第二插指结构与所述第一插指结构无缝对接；

所述栅电极的上端向所述漏电极的方向延伸，以实现所述栅电极与所述p型掺杂金刚石层的接触。

优选地，所述p型掺杂金刚石层的材质为硼掺杂金刚石。

优选地，所述p型掺杂金刚石层的厚度大于或等于所述插指型凹槽的最大槽深度，所述纳米金刚石层的厚度为0.5μm～1μm。

优选地，所述纳米金刚石层的长度占所述栅电极和所述漏电极之间的水平间距的50％～100％。

优选地，所述介质层的材质为SiN层，所述SiN层的厚度为10nm～60nm。

优选地，所述势垒层的材质为AlGaN。

优选地，所述源电极和所述漏电极均为由钛、铝、镍以及金自下而上组成的四层金属堆栈结构；所述栅电极为由镍和金自下而上组成的双层金属堆栈结构。

优选地，所述源电极和所述栅电极之间还设有与所述栅电极和所述漏电极之间的纳米金刚石层相同材质、相同厚度的纳米金刚石层。

第二方面，本发明提供了一种基于插指状复合金刚石层的GaN HEMT的制备方法，包括：

步骤S1：获取外延衬底；所述外延衬底包括自下而上设置的衬底和中间层；所述中间层包括自上而下设置的势垒层以及GaN材质的缓冲层；

步骤S2：在所述中间层上沿预定的栅宽方向刻蚀出插指型凹槽；

步骤S3：在所述势垒层上生长介质层，并在生长完成的所述介质层上生长p型掺杂金刚石层；其中，生长完成的所述介质层在所述插指型凹槽的正上方形成第一插指结构，生长完成的所述p型掺杂金刚石层在所述插指型凹槽的正上方形成第二插指结构，所述第一插指结构与所述第二插指结构无缝对接；

步骤S4：基于第一金属硬掩模对所述p型掺杂金刚石层进行图形化刻蚀，以移除所述插指型凹槽的正上方以外部分的p型掺杂金刚石层；

步骤S5：在介质层以及未移除的p型掺杂金刚石层两者形成的表面上生长纳米金刚石层；

步骤S6：基于第二金属硬掩模对所述纳米金刚石层进行图形化刻蚀，以使下方的介质层暴露出制备源电极、漏电极以及栅电极所需的目标区域，并使下方的p型掺杂金刚石层暴露出部分表面；

步骤S7：制备器件电隔离区，并刻蚀所述目标区域内的介质层，以使下方的势垒层暴露出制备源电极所需的源电极区域、制备漏电极所需的漏电极区域以及制备栅电极所需的栅槽区域；

步骤S8：依次利用光刻工艺和金属蒸发沉积工艺，在所述源电极区域和所述漏电极区域内暴露出的势垒层上制备源电极和漏电极；

步骤S9：依次利用光刻工艺和金属蒸发沉积工艺，在所述栅槽区域内暴露出的势垒层以及所述p型掺杂金刚石层暴露出的部分表面上制备栅电极；

其中，在水平方向上，所述栅电极位于所述源电极和所述漏电极之间，所述源电极和所述栅电极之间、所述栅电极和所述漏电极之间均设有纳米金刚石层，所述栅电极和所述漏电极之间的纳米金刚石层下方设有p型掺杂金刚石层，所述第一插指结构位于所述栅电极和所述漏电极之间并与所述栅电极相邻。

优选地，所述p型掺杂金刚石层的厚度大于或等于所述插指型凹槽的最大槽深度，所述纳米金刚石层的厚度为0.5μm～1μm，所述p型掺杂金刚石层为硼掺杂金刚石层。

本发明提供的基于插指状复合金刚石层的GaN HEMT中，在GaN HEMT的顶部设置了一个复合金刚石层，从而利用金刚石具有的高热导率特性实现了有效散热。其中，该复合金刚石层包括上层的纳米金刚石层和下层的p型掺杂金刚石层，这样，通过p型掺杂金刚石层与GaN HEMT的导电沟道2DEG(two-dimensional electron gas，二维电子气)相互作用，可以降低栅电极管脚处的电场峰值，使沟道中电场分布更加均匀，即对GaN HEMT的产热实现了调制。并且，本发明通过在中间层上刻蚀插指型凹槽，使得在介质层形成的第一插指结构与p型掺杂金刚石层形成的第二插指结构无缝对接，从而增加了复合金刚石层与下方热源的接触面积，减小了金刚石层与沟道热源的距离，进一步实现了器件结温的有效降低。基于以上三个方面因素的协同作用，使得本发明提供的基于插指状复合金刚石层的GaN HEMT，可以有效提高GaN HEMT在微波大功率场景下的散热能力。

以下将结合附图及对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的一种基于插指状复合金刚石层的GaN HEMT的结构示意图；

图2是图1的俯视图；

图3是图1所示的GaN HEMT在势垒层上沿栅宽方向刻蚀的插指型凹槽的示意图；

图4是本发明实施例提供的另一种基于插指状复合金刚石层的GaN HEMT的结构示意图；

图5是本发明实施例提供的又一种基于插指状复合金刚石层的GaN HEMT的结构示意图；

图6是本发明实施例提供的一种基于插指状复合金刚石层的GaN HEMT的制备方法流程图；

图7、图8和图9共同构成了本发明实施例中制备GaN HEMT的完整过程示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

为了提高GaN HEMT在微波大功率场景下的散热能力，本发明实施例提供了一种基于插指状复合金刚石层的GaN HEMT。图1示例性的示出了该GaN HEMT的前视图，图2示例性的示出了该GaN HEMT的俯视图；参见图1和图2所示，该GaN HEMT包括自下而上设置的衬底、中间层和介质层；该中间层包括自上而下设置的势垒层以及GaN材质的缓冲层；还包括：源电极、漏电极以及栅电极，分别用符号S、D和G进行表示。

其中，源电极、漏电极以及栅电极分别穿过介质层与势垒层相接触；在水平方向上，栅电极位于源电极和漏电极之间。中间层上沿栅宽方向刻蚀有插指型凹槽，插指型凹槽正上方的介质层形成第一插指结构，该第一插指结构在水平方向上位于栅电极和漏电极之间并与栅电极相邻。栅电极和漏电极之间的介质层上表面还生长有复合金刚石层；该复合金刚石层包括：上层的纳米金刚石层和下层的p型掺杂金刚石层；其中，上层的纳米金刚石层部分覆盖或全部覆盖栅电极和漏电极之间的介质层的上表面，下层的p型掺杂金刚石层呈第二插指结构，该第二插指结构与上述的第一插指结构无缝对接。栅电极的上端向漏电极的方向延伸，以实现栅电极与p型掺杂金刚石层的接触。

可以理解的是，所谓的栅宽方向即是栅电极的宽度方向，该宽度方向与插指型凹槽的长度方向一致。

本发明实施例中，中间层上刻蚀的插指型凹槽的深度可以存在多种可能。例如，可以如图3示所示的在势垒层的上表面刻蚀出插指型凹槽，即插指型凹槽的深度小于势垒层的厚度；或者，该插指型凹槽的深度也可以等于势垒层的厚度，即刻蚀深度达到缓冲层的表面时停止刻蚀；或者，该插指型凹槽的深度也可以大于势垒层的厚度，且不超过势垒层加缓冲层的厚度；此时，光刻图形内的势垒层被完全移除，势垒层下方的缓冲层也被部分刻蚀。

需要说明的是，GaN HEMT工作在高压下时，需要承受极高的漏极电压，耗尽区的正电中心会产生由正电中心出发指向低电位的栅电极的电场线，从而在栅电极产生电场线集聚效应；因此，靠近漏电极一侧的栅电极管脚沟道处的电场线分布更加密集，电场峰值在栅电极边缘形成，在电场峰值处电流产热更集中；也就是说，GaN HEMT栅电极偏向漏电极一侧的管脚处产热量大，此处更接近GaN HEMT的上表面。

有鉴于此，本发明实施例在GaN HEMT的顶部设置了一个复合金刚石层，从而利用金刚石具有的高热导率特性实现了有效散热。其中，该复合金刚石层包括上层的纳米金刚石层和下层的p型掺杂金刚石层，这样，通过下层的p型掺杂金刚石层与GaN HEMT的导电沟道2DEG(two-dimensional electron gas，二维电子气)相互作用，可以降低栅电极管脚处的电场峰值，使沟道中电场分布更加均匀，即对GaN HEMT的产热实现了调制。并且，本发明通过在中间层上刻蚀插指型凹槽，使得在介质层形成的第一插指结构与p型掺杂金刚石层形成的第二插指结构无缝对接，从而增加了复合金刚石层与下方热源的接触面积，减小了金刚石层与沟道热源的距离，进一步实现了器件结温的有效降低。基于以上三个方面因素的协同作用，使得本发明实施例提供的基于插指状复合金刚石层的GaN HEMT，可以有效提高GaN HEMT在微波大功率场景下的散热能力。

优选地，p型掺杂金刚石层的材质可以为硼掺杂金刚石。

优选地，p型掺杂金刚石层的厚度大于或等于插指型凹槽的最大槽深度，纳米金刚石层的厚度为0.5μm～1μm。例如，在一个较佳的实施例中，插指型凹槽的最大深度为50nm，p型掺杂金刚石层的厚度为50nm，纳米金刚石层的厚度为1μm。

优选地，栅电极和漏电极之间的纳米金刚石的长度占栅电极和漏电极之间的水平间距的50％～100％。

可以理解的是，当该纳米金刚石的长度占栅电极和漏电极之间的水平间距的100％时，纳米金刚石在水平方向上不仅与栅电极相邻，还与漏电极相邻。

另外，在一种可选实现方式中，如图4所示，源电极和栅电极之间的介质层上表面也可以生长有纳米金刚石层，该纳米金刚石层与栅电极和漏电极之间的纳米金刚石层具有相同的材质、相同的厚度。在实际制备这种GaN HEMT的过程中，该纳米金刚石层可以与栅电极和漏电极之间的复合金刚石层中的纳米金刚石层一同制备。可以理解的是，该可选实现方式中，整个GaN HEMT的顶部都设置有纳米金刚石层，增大了器件的散热面积。

优选地，介质层的材质可以为SiN层，该SiN层的厚度为10nm～60nm。另外，该介质层的材质也可以为Al

可以理解的是，如果介质层过厚，可能影响顶部散热层的散热效果，故而经过实际验证，确定介质层的厚度优选为10nm～60nm。

优选地，势垒层的材质为AlGaN，当然，并不局限于此。

优选地，源电极和漏电极均可以为由钛、铝、镍以及金自下而上组成的四层金属堆栈结构，当然，并不局限于此。

优选地，栅电极可以为由镍和金自下而上组成的双层金属堆栈结构。或者，栅电极也可以为由镍、金、镍自下而上组成的三层金属堆栈结构等。

优选地，上述的衬底可以是硅衬底、蓝宝石衬底或者SiC衬底等等。

另外，在一个可选的实施例中，如图5所示，本发明实施例提供的GaN HEMT还可以具有器件电隔离区；该器件电隔离区的作用是对器件之间进行电隔离。具体到实际中，当同时制备多个GaN HEMT时，该器件电隔离区可以有效避免相邻的GaN HEMT的有源区产生电接触。关于器件电隔离区的相关工艺属于现有技术，本发明实施例不做赘述。

以上，完成对基于插指状复合金刚石层的GaN HEMT的说明。

相应于本发明实施例提供的基于插指状复合金刚石层的GaN HEMT，本发明实施例还提供了该GaN HEMT的制备方法。如图6所示，该方法可以包括以下步骤：

步骤S1：获取外延衬底；该外延衬底包括自下而上设置的衬底和中间层；该中间层包括自上而下设置的势垒层以及GaN材质的缓冲层。

其中，衬底可以是硅衬底、蓝宝石衬底或者SiC衬底等等。势垒层的材质优选为AlGaN，当然，并不局限于此。另外，方便起见，后续将待制备的GaN HEMT统一称为样品。

步骤S2：在中间层上沿预定的栅宽方向刻蚀出插指型凹槽。

这里，插指型凹槽的结构可以参见图3所示。

具体的，该步骤S2可以包括下述的多个子步骤：

步骤S2-a：对样品进行清洗。

举例而言，可以先对样品进行超声清洗3分钟，超声强度可以为3.0W/cm

步骤S2-b：在势垒层上光刻用于制备插指型凹槽的光刻图形。

举例而言，先将样品在200℃左右的高温下烘烤5分钟，然后，在势垒层上进行光刻胶的涂胶和甩胶，甩胶厚度为0.77μm。之后，将样品在90℃的高温下烘烤l分钟。接着，将完成涂胶和甩胶的样品放入光刻机中对光刻图形内的光刻胶进行曝光。最后，将完成曝光的样品放入显影液中移除光刻图形内的光刻胶，对其进行超纯水冲洗和氮气吹干。

步骤S2-c：利用ICP(Inductive Coupled Plasma，电感耦合等离子体)刻蚀工艺对光刻图形内的中间层进行刻蚀。

其中，刻蚀深度可以小于或等于势垒层的厚度；或者，刻蚀深度也可以大于势垒层的厚度，且不超过势垒层加缓冲层的厚度。

示例性的，如果势垒层的厚度为10nm～30nm，刻蚀条件可以包括：ICP光刻机的上下电极功率分别为50W、15W；BCl

步骤S2-d：将样品依次放入丙酮溶液、剥离液、丙酮溶液和乙醇溶液中进行清洗，以移除光刻图形外的光刻胶。

步骤S3：在势垒层上生长介质层，并在生长完成的介质层上生长p型掺杂金刚石层；其中，生长完成的介质层在插指型凹槽的正上方形成第一插指结构，生长完成的p型掺杂金刚石层在插指型凹槽的正上方形成第二插指结构，第一插指结构与第二插指结构无缝对接。

该步骤中，可以采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)工艺生长介质层；介质层的材质可以是SiN或者Al

举例而言，当需要生长厚度为20μm的SiN层时，具体的PECVD工艺可以包括：采用NH

优选地，该步骤中生成的介质层的厚度可以为10nm～60nm。

可以理解的是，10nm～60nm厚的介质层相对于势垒层来说是非常薄的。故而生长完介质层后，样品上的插指型凹槽仍然存在，即介质层在该插指型凹槽的上方形成了第一插指结构。

另外，该步骤中，可以采用MPCVD(Microwave Plasma Chemical VaporDeposition，微波等离子体化学气相沉积)工艺生长p型掺杂金刚石层。

举例而言，当利用MPCVD工艺在介质层上生长p型掺杂金刚石层时，具体的工艺参数可以包括：气体使用3％的CH

步骤S4：基于第一金属硬掩模对p型掺杂金刚石层进行图形化刻蚀，以移除插指型凹槽的正上方以外部分的p型掺杂金刚石层。

具体的，该步骤S4可以进一步包括以下子步骤：

步骤4-a：在p型掺杂金刚石层上光刻第一硬掩模图形。

例如，可以将生长好p型掺杂金刚石层的样品先在200℃温度下烘烤5分钟；然后，对样品进行剥离胶的涂胶和甩胶，甩胶厚度可以为0.35μm；继续将样品放在200℃温度下烘烤5分钟。然后，在涂好的剥离胶上进行光刻胶的涂胶和甩胶，甩胶厚度可以为0.77μm；将样品在90℃下烘烤1分钟。之后，将完成涂胶和甩胶的样品放入光刻机中进行曝光，从而在p型掺杂金刚石层的上表面形成第一硬掩模图形。最后，将完成曝光的样品放入显影液中移除第一硬掩模图形内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。

步骤4-b：蒸发第一金属硬掩模。

这里说的第一金属硬掩模可以是由Ti(钛)和Ni(镍)两种金属组成的金属硬掩模。举例而言，可以先将有第一硬掩模图形的样品放入等离子体去胶机中进行底膜处理约5分钟，底膜处理主要去除的是残留的光刻胶和剥离胶。然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10

步骤4-c：利用ICP工艺对第一硬掩模图形外的p型掺杂金刚石层进行刻蚀。

示例性的，当p型掺杂金刚石层的厚度为100nm时，刻蚀条件可以包括：ICP刻蚀机的偏压功率约100W(瓦)，ICP源功率约500W，氦气流量约40sccm(standard cubiccentimeter per minute，每分钟1立方厘米(1ml/min)的流量)，氧气流量约30sccm，工作压强约10mTorr(毫托)，刻蚀速率约180nm/min，刻蚀深度100nm。

可以理解的是，该步骤4-c执行完毕后，仅保留了插指型凹槽的正上方的p型掺杂金刚石层，从而暴露出了插指型凹槽的正上方以外部分的介质层。

步骤4-d：刻蚀掉第一金属硬掩模。

这里，可以用腐蚀液来化学刻蚀掉该金属硬掩模；该腐蚀液具体可以是采用由氧化剂、增速剂、掩模稳定剂以及刻蚀面平滑促进剂等成分构成的液体。

步骤S5：在介质层以及未移除的p型掺杂金刚石层两者形成的表面上生长纳米金刚石层。

这里，同样可以使用MPCVD工艺生长该纳米金刚石层，该纳米金刚石层的厚度可以为0.5μm～1μm。举例而言，当需要生长1μm厚的纳米金刚石层时，MPCVD工艺参数可以包括：气体使用3％的CH4提供碳源，并用H2稀释；气体总流量为400sccm～600sccm；气压200mTorr，沉积速率为0.13μm/h～0.2μm/h；基底温度为800℃～1000℃；这里说的基底为已生长完介质层后的外延衬底；微波功率为1500W～3500W。

步骤S6：基于第二金属硬掩模对纳米金刚石层进行图形化刻蚀，以使下方的介质层暴露出制备源电极、漏电极以及栅电极所需的目标区域，并使下方的p型掺杂金刚石层暴露出部分表面。

具体的，该步骤S6可以包括下述的多个子步骤：

步骤6-a：在纳米金刚石层上光刻第二硬掩模图形。

例如，可以将生长好纳米金刚石层的样品先在200℃温度下烘烤5分钟；然后，对样品进行剥离胶的涂胶和甩胶，甩胶厚度可以为0.35μm；继续将样品放在200℃温度下烘烤5分钟。然后，在涂好的剥离胶上进行光刻胶的涂胶和甩胶，甩胶厚度可以为0.77μm；将样品在90℃下烘烤1分钟。之后，将完成涂胶和甩胶的样品放入光刻机中进行曝光，从而在纳米金刚石层的上表面形成第二硬掩模图形。最后，将完成曝光的样品放入显影液中移除第二硬掩模图形内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。

步骤6-b：蒸发第二金属硬掩模。

这里说的第二金属硬掩模可以是由Ti(钛)和Ni(镍)两种金属组成的金属硬掩模。举例而言，可以先将有硬掩模图形的样品放入等离子体去胶机中进行底膜处理约5分钟，底膜处理主要去除的是残留的光刻胶和剥离胶。然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10

步骤6-c：利用ICP工艺对第二硬掩模图形外的纳米金刚石层进行刻蚀。

示例性的，当纳米金刚石层的厚度为1μm时，刻蚀条件可以包括：ICP刻蚀机的偏压功率约100W(瓦)，ICP源功率约500W，氦气流量约40sccm(standard cubic centimeter perminute，每分钟1立方厘米(1ml/min)的流量)，氧气流量约30sccm，工作压强约10mTorr(毫托)，刻蚀速率约180nm/min，以分别暴露出下方的介质层的表面和p型掺杂金刚石层的表面为准。

可以理解的是，该步骤6-c执行完毕后，便可以暴露出介质层的目标区域，且暴露出p型掺杂金刚石层的部分表面；其中，目标区域主要用于后续制备三个电极，暴露出的p型掺杂金刚石层的部分表面可以用于后续制备栅电极。

步骤6-d：刻蚀掉第二金属硬掩模。

这里，可以用腐蚀液来化学刻蚀掉该第二金属硬掩模；该腐蚀液具体可以是采用由氧化剂、增速剂、掩模稳定剂以及刻蚀面平滑促进剂等成分构成的液体。

步骤S7：制备器件电隔离区，并刻蚀目标区域内的介质层，以使下方的势垒层暴露出制备源电极所需的源电极区域、制备漏电极所需的漏电极区域以及制备栅电极所需的栅槽区域。

其中，在水平方向上，栅槽区域位于源电极区域和漏电极区域之间，源电极区域和栅电极区域之间、栅电极区域和漏电极区域之间均设有纳米金刚石层，栅电极区域和漏电极区域之间的纳米金刚石层下方设有p型掺杂金刚石层。相应的，对于制备完成的GaN HEMT而言，在水平方向上，栅电极位于源电极和漏电极区域之间，源电极和栅电极之间、栅电极和漏电极之间均设有纳米金刚石层，栅电极和漏电极之间的纳米金刚石层下方设有p型掺杂金刚石层，无缝对接的第一插指结构和第二插指结构均位于栅电极和漏电极之间并与栅电极相邻；这样，可以促使p型掺杂金刚石层与近漏电极一侧的栅电极管脚处的导电沟道2DEG相互作用，使沟道中电场分布更加均匀，并且减小了复合金刚石层与沟道热源的距离，进一步降低器件产热。

该步骤中，可以通过刻蚀介质层、势垒层以及部分的缓冲层实现器件电隔离区的制备；关于器件电隔离区的详细制备工艺属于现有的成熟技术，本发明实施例不做赘述。另外，该步骤S7中刻蚀样品的介质层形成三个电极区域的过程可以包括下述的多个子步骤：

步骤S7-a：在介质层上光刻源电极图形、栅槽图形以及漏电极图形。

示例性的，可以先将样品在200℃下烘烤5分钟；然后，在介质层上进行剥离胶的涂胶和甩胶，甩胶厚度约0.35μm，再将样品在200℃下烘烤5分钟。接着，在剥离胶上进行光刻胶的涂胶和甩胶，甩胶厚度约0.77μm，继续将样品在90℃下烘烤l分钟。之后，将完成涂胶和甩胶的样品放入光刻机中进行曝光，从而在介质层上形成源电极图形、栅槽图形以及漏电极图形。最后，将完成曝光的样品放入显影液中，以移除源电极图形、栅槽图形以及漏电极图形内的光刻胶和剥离胶，然后再对样品进行超纯水冲洗和氮气吹干。

步骤S7-b：利用ICP工艺，刻蚀掉源电极图形、栅槽图形以及漏电极图形内的介质层。

具体的，刻蚀深度以达到势垒层的表面为准，即当刻蚀到势垒层的表面时停止刻蚀。这样，便可以使势垒层暴露出制备栅电极所需的栅槽区域、制备源电极所需的源电极区域以及制备漏电极所需的漏电极区域。

举例而言，当介质层的厚度为20nm时，ICP刻蚀的条件可以包括：反应气体为CF

步骤S8：依次利用光刻工艺和金属蒸发沉积工艺，在源电极区域和漏电极区域内暴露出的势垒层上制备源电极和漏电极。

具体的，该步骤S8可以包括下述多个子步骤：

步骤8-a：分别在源电极区域和漏电极区域上光刻出源电极图形和漏电极图形。

示例性的，可以先将样品在200℃下烘烤5分钟；然后，在介质层上进行剥离胶的涂胶和甩胶，甩胶厚度约0.35μm，再将样品在200℃下烘烤5分钟。接着，在剥离胶上进行光刻胶的涂胶和甩胶，甩胶厚度约0.77μm，继续将样品在90℃下烘烤l分钟。之后，将完成涂胶和甩胶的样品放入光刻机中对源电极图形、漏电极图形内的光刻胶进行曝光，从而在介质层上形成源电极图形和漏电极图形。最后，将完成曝光的样品放入显影液中，以移除源电极图形和漏电极图形内的光刻胶和剥离胶，然后再对样品进行超纯水冲洗和氮气吹干。

步骤8-b：蒸发欧姆金属。

其中，欧姆金属可以为由钛、铝、镍和金四层金属自下而上组成的金属堆栈结构，当然，并不局限于此。

举例而言，可以先将光刻有源电极图形和漏电极图形的样品放入等离子去胶机中进行底膜处理，处理的时间约5分钟。然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10

步骤8-c：对剥离出的样品进行退火处理。

具体的，将剥离出的样品放入快速热退火炉中进行退火，以使源电极和漏电极的欧姆金属下沉至势垒层，从而形成欧姆金属与异质结沟道之间的欧姆接触。例如，退火的工艺条件可以包括：退火气氛为N

步骤S9：依次利用光刻工艺和金属蒸发沉积工艺，在栅槽区域内暴露出的势垒层以及p型掺杂金刚石层暴露出的部分表面上制备栅电极。

具体的，该步骤S9可以包括以下多个子步骤：

步骤S9-a：分别对势垒层上的栅槽区域和p型掺杂金刚石层的部分表面进行光刻，得到制备栅电极所需的栅电极图形；

例如，可以先将样品在200℃下烘烤5分钟；然后，对样品进行剥离胶的涂胶和甩胶，甩胶厚度为0.35μm，再将样品在200℃下烘烤5分钟。接着，对样品进行光刻胶的涂胶和甩胶，甩胶厚度为0.77μm，然后将样品在90℃下烘烤1分钟。之后，将完成涂胶和甩胶的样品放入光刻机中，对栅槽区域内暴露出的势垒层表面以及纳米金刚石层的部分表面上的光刻胶进行曝光，形成栅电极图形；最后，将完成曝光的样品放入显影液中，以移除栅电极图形内的光刻胶和剥离胶，并对其进行超纯水冲洗和氮气吹干。

步骤S9-b：利用金属蒸发沉积工艺，在栅电极图形上制备栅电极。

具体的，在样品表面蒸发栅金属。该栅金属可以为由镍和金自下而上组成的双金属堆栈结构；或者，该栅金属也可以为由镍、金、镍自上而下组成的三层金属堆栈结构等等。

举例而言，可以先将光刻有栅电极图形的样品放入等离子体去胶机中进行约5分钟的底膜处理。然后，将样品放入电子束蒸发台中，待电子束蒸发台的反应腔室真空度达到2×10

可以理解的是，此时制备出的GaN HEMT中，栅电极的上端向漏电极的方向延伸，从而实现了栅电极与p型掺杂金刚石层的上表面产生接触。另外，还可以理解的是，由于p型掺杂金刚石形成的第二插指结构与栅电极相邻，因此栅电极实际与p型掺杂金刚石层的侧面和部分上表面均实现了接触，从而实现了p型掺杂金刚石层与栅电极管脚处的导电沟道2DEG的相互作用。

以上，为GaN HEMT的制备流程。

为了方案更为清楚，图7、图8以及图9以图形化的方式示出了GaN HEMT的制备过程示意图。其中，标记(a)代表获取的外延衬底；标记(b)代表在势垒层上刻蚀好插指型凹槽后的样品；标记(c)代表生长好介质层后的样品；标记(d)代表在介质层上生长好p型掺杂金刚石层的样品；标记(e)代表在p型掺杂金刚石层上制作好第一金属硬掩模后的样品，填充有深灰色的方块即代表第一金属硬掩模；标记(f)代表基于第一金属硬掩模对p型掺杂金刚石层进行了图形化刻蚀后的样品；标记(g)代表将第一金属硬掩模刻蚀掉后的样品；标记(h)代表生长好纳米金刚石层后的样品；标记(i)代表在纳米金刚石层上制作好第二金属硬掩模后的样品，填充有浅灰色的方块即代表第二金属硬掩模；标记(j)代表基于第二金属硬掩模对纳米金刚石层进行了图形化刻蚀后的样品；标记(k)代表将第二金属硬掩模刻蚀掉后的样品；标记(l)代表制备好器件电隔离区后的样品；标记(m)代表刻蚀介质层形成源电极区域、漏电极区域以及栅槽区域后的样品；标记(n)代表制备好源、漏电极后的样品；标记(o)代表制备好栅电极后的GaN HEMT成品。

本发明实施例提供的基于插指状复合金刚石层层的GaN HEMT的制备方法中，在GaN HEMT的顶部设置了一个复合金刚石层，从而利用金刚石具有的高热导率特性实现了有效散热。其中，该复合金刚石层包括上层的纳米金刚石层和下层的p型掺杂金刚石层，这样，通过下层的p型掺杂金刚石层与GaN HEMT的导电沟道2DEG(two-dimensional electrongas，二维电子气)相互作用，可以降低栅电极管脚处的电场峰值，使沟道中电场分布更加均匀，即对GaN HEMT的产热实现了调制。并且，本发明通过在中间层上刻蚀插指型凹槽，使得在介质层形成的第一插指结构与p型掺杂金刚石层形成的第二插指结构无缝对接，从而增加了复合金刚石层与下方热源的接触面积，减小了金刚石层与沟道热源的距离，进一步实现了器件结温的有效降低。基于以上三个方面因素的协同作用，使得本发明提供的基于插指状复合金刚石层的GaN HEMT，可以有效提高GaN HEMT在微波大功率场景下的散热能力。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。

尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。