层叠型滤波器

技术领域

本发明涉及一种层叠型滤波器。

背景技术

作为现有的层叠型滤波器，例如，已知有专利文献1(日本特开2017-79362号公报)所记载的层叠型滤波器。专利文献1所记载的层叠型滤波器具备素体和配置于素体的安装面的输入端子电极以及输出端子电极。在专利文献1的层叠型滤波器中，在素体内构成有2个LC并联谐振部和连接于2个LC并联谐振部之间的LC串联谐振部。

发明内容

本发明的一个方面的目的在于提供一种能够实现衰减特性的提高的层叠型滤波器。

本发明的一个方面所涉及的层叠型滤波器具备：层叠多个绝缘体层而形成的素体；以及配置于素体的外表面的第一端子以及第二端子，在素体内，构成有：第一电感器和第一电容器并联连接而构成的第一LC并联谐振部、第二电感器和第二电容器并联连接而构成的第二LC并联谐振部、以及构成为包含电感器以及电容器的LC电路部，LC电路部在第一端子与第二端子之间的路径上，连接于第一LC并联谐振部与第二LC并联谐振部之间，在素体内，在构成第一LC并联谐振部的第一电感器的导体图案与构成第二LC并联谐振部的第二电感器的导体图案之间，未配置构成LC电路部的电感器的导体图案，第一LC并联谐振部的第一电感器与第二LC并联谐振部的第二电感器磁耦合。

在本发明的一个方面所涉及的层叠型滤波器中，在素体内，在构成第一LC并联谐振部的第一电感器的导体图案与构成第二LC并联谐振部的第二电感器的导体图案之间，未配置构成LC电路部的电感器的导体图案。这样，在层叠型滤波器中，由于在第一LC并联谐振部与第二LC并联谐振部之间不配置LC电路部的电感器，因此，能够缩短第一LC并联谐振部与第二LC并联谐振部之间的距离。由此，在层叠型滤波器中，能够增强第一电感器与第二电感器的磁耦合。因此，在层叠型滤波器中，能够使第一LC并联谐振部的衰减峰(衰减极)与第二LC并联谐振部的衰减峰的距离分离。因此，在层叠型滤波器中，能够使衰减陡峭。其结果，在层叠型滤波器中，能够实现衰减特性的提高。

在一个实施方式中，也可以是，LC电路部构成为包含第一LC串联谐振部以及第二LC串联谐振部，其中，该第一LC串联谐振部由第三电感器和第三电容器串联连接而构成，该第二LC串联谐振部由第四电感器和第四电容器串联连接而构成，在素体内，第一LC串联谐振部和第二LC串联谐振部配置在将第一LC并联谐振部和第二LC并联谐振部夹在其间的位置，并分离地配置于相较于第一LC并联谐振部和第二LC并联谐振部更靠近外侧的位置。在该结构中，与第一LC并联谐振部的第一电感器和第二LC并联谐振部的第二电感器的磁耦合相比，第一LC串联谐振部的第三电感器与第二LC串联谐振部的第四电感器的磁耦合变弱。由此，在层叠型滤波器中，能够实现在频率的窄频带衰减较深的滤波器。因此，在层叠型滤波器中，能够实现衰减特性的提高。

在一个实施方式中，第一电感器、第二电感器、第三电感器以及第四电感器分别也可以由导体图案以及通孔导体构成。

在一个实施方式中，也可以是具有带通滤波器的多路复用器，该带通滤波器构成为包含第一LC并联谐振部、第二LC并联谐振部以及LC电路部。在该结构中，能够使层叠型滤波器作为多路复用器发挥作用。

根据本发明的一方面，能够实现衰减特性的提高。

附图说明

图1是一个实施方式涉及的层叠型滤波器的立体图。

图2是层叠型滤波器的分解立体图。

图3是层叠型滤波器的等效电路图。

图4是示出层叠型滤波器的内部结构的图。

图5是示出衰减特性的图。

具体实施方式

以下，参照附图对本发明的优选实施方式进行详细地说明。另外，在附图的说明中，对相同或相当的要素标注相同的附图标记，并省略重复的说明。

如图1所示，层叠型滤波器1具备素体2、第一端子电极(第一端子)3、第二端子电极(第二端子)4、第一接地电极5、第二接地电极6、第三接地电极7、以及第四接地电极8。层叠型滤波器1是使特定频带的信号通过，并且使特定频带以外的频带的信号不通过(衰减)的带通滤波器。层叠型滤波器1以第一端子电极3以及第二端子电极4分别与信号线连接并且第一接地电极5、第二接地电极6、第三接地电极7以及第四接地电极8分别接地的方式安装于电子设备(例如，电路基板或者电子基板等)。

素体2呈长方体形状。素体2作为其外表面，具有相互相对的长方形状的第一主面2a以及第二主面2b、相互相对的第一侧面2c以及第二侧面2d、以及相互相对的第一端面(侧面)2e以及第二端面(侧面)2f。素体2的第二主面2b构成与电子设备相对的安装面。

第一端面2e与第二端面2f的相对方向、即素体2的长边方向为第一方向D1。第一侧面2c与第二侧面2d的相对方向、即素体2的宽度方向为第二方向D2。第一主面2a与第二主面2b的相对方向为第三方向D3。长方体形状包括角部以及棱线部被倒角的长方体的形状、以及角部以及棱线部被倒圆的长方体的形状。素体2例如长度L为1.6mm、宽度W为0.8mm、高度T为0.7mm左右。

如图2所示，素体2由电介质陶瓷(BaTiO

在电介质层9b配置有第一线圈导体(导体图案)10、第二线圈导体11、第三线圈导体12以及第四线圈导体13。第一线圈导体10、第二线圈导体11、第三线圈导体12以及第四线圈导体13包含导电材料(例如，Ag或者Pd等)。第一线圈导体10、第二线圈导体11、第三线圈导体12以及第四线圈导体13构成为包含导电性材料(例如，Ag粉末或者Pd粉末等)的导电性膏的烧结体。以下，线圈导体同样地形成。

第一线圈导体10呈大致直线状(大致I字状)。第一线圈导体10在电介质层9b中配置于素体2的第二端面2f侧。第一线圈导体10以该第一线圈导体10的长边方向沿着素体2的第二方向D2的方式配置。第二线圈导体11呈大致直线状。第二线圈导体11配置于电介质层9b的中央部侧。第二线圈导体11以该第二线圈导体11的长边方向沿着素体2的第二方向D2的方式配置。

第三线圈导体12呈大致直线状。第三线圈导体12配置于电介质层9b的中央部侧。第三线圈导体12以该第三线圈导体12的长边方向沿着素体2的第二方向D2的方式配置。第四线圈导体13呈大致直线状。第四线圈导体13在电介质层9b中配置于素体2的第一端面2e侧。第四线圈导体13以该第四线圈导体13的长边方向沿着素体2的第二方向D2的方式配置。

在电介质层9c配置有第五线圈导体14、第六线圈导体15、第七线圈导体16以及第八线圈导体17。第五线圈导体14具有与第一线圈导体10同样的构成。第五线圈导体14配置于在层叠方向上与第一线圈导体10重叠的位置。第五线圈导体14经由通孔导体H1以及通孔导体H2与第一线圈导体10电连接。

第六线圈导体15具有与第二线圈导体11同样的构成。第六线圈导体15配置于在层叠方向上与第二线圈导体11重叠的位置。第六线圈导体15经由通孔导体H3以及通孔导体H4与第二线圈导体11电连接。

第七线圈导体16具有与第三线圈导体12同样的构成。第七线圈导体16配置于在层叠方向上与第三线圈导体12重叠的位置。第七线圈导体16经由通孔导体H5和通孔导体H6与第三线圈导体12电连接。

第八线圈导体17具有与第四线圈导体13同样的构成。第八线圈导体17配置于在层叠方向上与第四线圈导体13重叠的位置。第八线圈导体17经由通孔导体H7以及通孔导体H8与第四线圈导体13电连接。

在电介质层9d配置有第九线圈导体18、第十线圈导体19、第十一线圈导体20以及第十二线圈导体21。第九线圈导体18具有与第一线圈导体10同样的构成。第九线圈导体18配置于在层叠方向上与第五线圈导体14重叠的位置。第九线圈导体18经由通孔导体H1以及通孔导体H2与第五线圈导体14电连接。

第十线圈导体19具有与第二线圈导体11同样的构成。第十线圈导体19配置于在层叠方向上与第六线圈导体15重叠的位置。第十线圈导体19经由通孔导体H3以及通孔导体H4与第六线圈导体15电连接。

第十一线圈导体20具有与第三线圈导体12同样的构成。第十一线圈导体20在层叠方向上配置于与第七线圈导体16重叠的位置。第十一线圈导体20经由通孔导体H5和通孔导体H6与第七线圈导体16电连接。

第十二线圈导体21具有与第四线圈导体13同样的构成。第十二线圈导体21配置于在层叠方向上与第八线圈导体17重叠的位置。第十二线圈导体21经由通孔导体H7以及通孔导体H8与第八线圈导体17电连接。

在电介质层9e配置有通路导体(via conductor)22a、22b、22c、22d、22e、22f、22g、22h。通路导体22a配置在与通孔导体H1在层叠方向上重叠的位置，并且与通孔导体H1电连接。通路导体22b配置在与通孔导体H2在层叠方向上重叠的位置，并且与通孔导体H2电连接。通路导体22c配置在与通孔导体H3在层叠方向上重叠的位置，并且与通孔导体H3电连接。通路导体22d配置在与通孔导体H4在层叠方向上重叠的位置，并且与通孔导体H4电连接。

通路导体22e配置在与通孔导体H5在层叠方向上重叠的位置，并且与通孔导体H5电连接。通路导体22f配置在与通孔导体H6在层叠方向上重叠的位置，并且与通孔导体H6电连接。通路导体22g配置在与通孔导体H7在层叠方向上重叠的位置，并与通孔导体H7电连接。通路导体22h配置在与通孔导体H8在层叠方向上重叠的位置，并且与通孔导体H8电连接。

在电介质层9f配置有通路导体23a、23b、23c、23d、23e、23f、23g、23h。在电介质层9g配置有通路导体24a、24b、24c、24d、24e、24f、24g、24h。在电介质层9h配置有通路导体25a、25b、25c、25d、25e、25f、25g、25h。在电介质层9i配置有通路导体26a、26b、26c、26d、26e、26f、26g、26h。

通路导体23a、24a、25a、26a配置在与通孔导体H1在层叠方向上重叠的位置，并且与通孔导体H1电连接。通路导体23b、24b、25b、26b配置在与通孔导体H2在层叠方向上重叠的位置，并且与通孔导体H2电连接。通路导体23c、24c、25c、26c配置在与通孔导体H3在层叠方向上重叠的位置，并且与通孔导体H3电连接。通路导体23d、24d、25d、26d配置在与通孔导体H4在层叠方向上重叠的位置，并与通孔导体H4电连接。

通路导体23e、24e、25e、26e配置在与通孔导体H5在层叠方向上重叠的位置，并与通孔导体H5电连接。通路导体23f、24f、25f、26f配置在与通孔导体H6在层叠方向上重叠的位置，并与通孔导体H6电连接。通路导体23g、24g、25g、26g配置在与通孔导体H7在层叠方向上重叠的位置，并与通孔导体H7电连接。通路导体23h、24h、25h、26h配置在与通孔导体H8在层叠方向上重叠的位置，并与通孔导体H8电连接。

在电介质层9j配置有第一内部电极27和通路导体28a、28b、28c、28d、28e、28f、28g、28h。第一内部电极27呈长方形状。第一内部电极27以该第一内部电极27的长边方向沿着素体2的第一方向D1的方式配置。第一内部电极27包含导电材料(例如，Ag或Pd等)。第一内部电极27构成为包含导电性材料(例如，Ag粉末或Pd粉末等)的导电性膏的烧结体。以下，内部电极同样地形成。

通路导体28a配置在与通孔导体H1在层叠方向上重叠的位置，并与通孔导体H1电连接。通路导体28b配置在与通孔导体H2在层叠方向上重叠的位置，并与通孔导体H2电连接。通路导体28c配置在与通孔导体H3在层叠方向上重叠的位置，并与通孔导体H3电连接。通路导体28d配置在与通孔导体H4在层叠方向上重叠的位置，并与通孔导体H4电连接。

通路导体28e配置在与通孔导体H5在层叠方向上重叠的位置，并与通孔导体H5电连接。通路导体28f配置在与通孔导体H6在层叠方向上重叠的位置，并与通孔导体H6电连接。通路导体28g配置在与通孔导体H7在层叠方向上重叠的位置，并与通孔导体H7电连接。通路导体28h配置在与通孔导体H8在层叠方向上重叠的位置，并与通孔导体H8电连接。

在电介质层9k配置有通路导体29a、29b、29c、29d、29e、29f、29g、29h。在电介质层9l配置有通路导体30a、30b、30c、30d、30e、30f、30g、30h。

通路导体29a、30a配置在与通孔导体H1在层叠方向上重叠的位置，并与通孔导体H1电连接。通路导体29b、30b配置在与通孔导体H2在层叠方向上重叠的位置，并与通孔导体H2电连接。通路导体29c、30c配置在与通孔导体H3在层叠方向上重叠的位置，并与通孔导体H3电连接。通路导体29d、30d配置在与通孔导体H4在层叠方向上重叠的位置，并与通孔导体H4电连接。

通路导体29e、30e配置在与通孔导体H5在层叠方向上重叠的位置，并与通孔导体H5电连接。通路导体29f、30f配置在与通孔导体H6在层叠方向上重叠的位置，并与通孔导体H6电连接。通路导体29g、30g配置在与通孔导体H7在层叠方向上重叠的位置，并与通孔导体H7电连接。通路导体29h、30h配置在与通孔导体H8在层叠方向上重叠的位置，并与通孔导体H8电连接。

在电介质层9m配置有第二内部电极31、第三内部电极32、以及通路导体33a、33b、33c、33d、33e、33f。第二内部电极31在电介质层9m配置于第二端面2f侧且第二侧面2d侧。第二内部电极31具有主体部31a和从主体部31a的一端延伸的引出部31b。主体部31a呈大致矩形状。引出部31b从主体部31a的一边朝向素体2的第二端面2f延伸。主体部31a配置在与通孔导体H4在层叠方向上重叠的位置，并与通孔导体H4电连接。

第三内部电极32在电介质层9m配置于第一端面2e侧且第二侧面2d侧。第三内部电极32具有主体部32a和从主体部32a的一端延伸的引出部32b。主体部32a呈大致矩形状。引出部32b从主体部32a的一边朝向素体2的第一端面2e延伸。主体部32a配置在与通孔导体H6在层叠方向上重叠的位置，并与通孔导体H6电连接。

通路导体33a配置在与通孔导体H1在层叠方向上重叠的位置，并与通孔导体H1电连接。通路导体33b配置在与通孔导体H2在层叠方向上重叠的位置，并与通孔导体H2电连接。通路导体33c配置在与通孔导体H3在层叠方向上重叠的位置，并与通孔导体H3电连接。通路导体33d配置在与通孔导体H5在层叠方向上重叠的位置，并与通孔导体H5电连接。通路导体33e配置在与通孔导体H7在层叠方向上重叠的位置，并与通孔导体H7电连接。通路导体33f配置在与通孔导体H8在层叠方向上重叠的位置，并与通孔导体H8电连接。

在电介质层9n配置有第四内部电极34、第五内部电极35、以及通路导体36a、36b、36c、36d、36e、36f。第四内部电极34在电介质层9n配置于第二端面2f侧。第四内部电极34呈大致矩形状。第四内部电极34配置在与通孔导体H3在层叠方向上重叠的位置，并与通孔导体H3电连接。第五内部电极35在电介质层9n配置于第一端面2e侧。第五内部电极35呈大致矩形状。第五内部电极35配置在与通孔导体H5在层叠方向上重叠的位置，并与通孔导体H5电连接。

通路导体36a配置在与通孔导体H1在层叠方向上重叠的位置，并与通孔导体H1电连接。通路导体36b配置在与通孔导体H2在层叠方向上重叠的位置，并与通孔导体H2电连接。通路导体36c配置在与第二内部电极31的引出部31b在层叠方向上重叠的位置，通过通孔导体H9与第二内部电极31电连接。通路导体36d配置在与通孔导体H7在层叠方向上重叠的位置，并与通孔导体H7电连接。通路导体36e配置在与通孔导体H8在层叠方向上重叠的位置，并与通孔导体H8电连接。通路导体36f配置在与第三内部电极32的引出部32b在层叠方向上重叠的位置，通过通孔导体H10与第三内部电极32电连接。

在电介质层9o配置有第六内部电极37、第七内部电极38、以及通路导体39a、39b、39c、39d、39e、39f。第六内部电极37在电介质层9o配置于第二端面2f侧。第六内部电极37整体呈大致L字形状。第六内部电极37具有第一电极部37a、从第一电极部37a的一端延伸的第二电极部37b、以及从第一电极部37a的一端延伸的引出部37c。引出部37c配置在与通孔导体H2在层叠方向上重叠的位置，并与通孔导体H2电连接。

第七内部电极38在电介质层9o配置于第一端面2e侧。第七内部电极38整体呈大致L字形状。第七内部电极38具有第一电极部38a、从第一电极部38a的一端延伸的第二电极部38b、以及从第一电极部38a的一端延伸的引出部38c。引出部38c配置在与通孔导体H8在层叠方向上重叠的位置，并与通孔导体H8电连接。

通路导体39a配置在与通孔导体H1在层叠方向上重叠的位置，并与通孔导体H1电连接。通路导体39b配置在与通孔导体H9在层叠方向上重叠的位置，并与通孔导体H9电连接。通路导体39c配置在与通孔导体H11在层叠方向上重叠的位置，通过通孔导体H11与第四内部电极34电连接。通路导体39d配置在与通孔导体H12在层叠方向上重叠的位置，通过通孔导体H12与第五内部电极35电连接。通路导体39e配置在与通孔导体H10在层叠方向上重叠的位置，并与通孔导体H10电连接。通路导体39f配置在与通孔导体H7在层叠方向上重叠的位置，并与通孔导体H7电连接。

在电介质层9p配置有第八内部电极40、第九内部电极41、第十内部电极42、第十一内部电极43、以及通路导体44a、44b、44c、44d。第八内部电极40在电介质层9p配置于第二端面2f侧且第一侧面2c侧。第八内部电极40呈凸形状。第八内部电极40配置在与通孔导体H11在层叠方向上重叠的位置，并与通孔导体H11电连接。第九内部电极41在电介质层9p配置于第一端面2e侧且第一侧面2c侧。第九内部电极41呈凸形状。第九内部电极41配置在与通孔导体H12在层叠方向上重叠的位置，并与通孔导体H12电连接。

第十内部电极42在电介质层9p配置于第二侧面2d侧。第十内部电极42呈大致L字形状。第十内部电极42的端部配置在与第七内部电极38的第一电极部38a在层叠方向上重叠的位置，通过通孔导体H13与第七内部电极38电连接。第十一内部电极43在电介质层9p配置于第二侧面2d侧。第十一内部电极43呈大致L字形状。第十一内部电极43的端部配置在与第六内部电极37的第一电极部37a在层叠方向上重叠的位置，通过通孔导体H14与第六内部电极37电连接。

通路导体44a配置在与通孔导体H1在层叠方向上重叠的位置，并与通孔导体H1电连接。通路导体44b配置在与通孔导体H9在层叠方向上重叠的位置，并与通孔导体H9电连接。通路导体44c配置在与通孔导体H7在层叠方向上重叠的位置，并与通孔导体H7电连接。通路导体44d配置在与通孔导体H10在层叠方向上重叠的位置，并与通孔导体H10电连接。

在电介质层9q配置有第十二内部电极45、第十三内部电极46、第十四内部电极47、以及通路导体48a、48b。第十二内部电极45在电介质层9q配置于第一侧面2c侧。第十二内部电极45沿着素体2的第一方向D1延伸。第十二内部电极45配置在与通孔导体H1以及通孔导体H7在层叠方向上重叠的位置，并与通孔导体H1以及通孔导体H7电连接。第十三内部电极46在电介质层9q配置于第二端面2f侧且第二侧面2d侧。第十三内部电极46呈矩形状。第十四内部电极47在电介质层9q配置于第一端面2e侧且第二侧面2d侧。第十四内部电极47呈矩形状。

通路导体48a配置在与通孔导体H9在层叠方向上重叠的位置，并与通孔导体H9电连接。通路导体48b配置在与通孔导体H10在层叠方向上重叠的位置，并与通孔导体H10电连接。

在电介质层9r配置有第一连接导体49、第二连接导体50、第三连接导体51和通路导体52a、52b。第一连接导体49在电介质层9r配置于第二端面2f侧且第一侧面2c侧。第一连接导体49呈直线状。第一连接导体49配置在与第十二内部电极45在层叠方向上重叠的位置，通过通孔导体H15与第十二内部电极45电连接。第一连接导体49配置在与第三接地电极7在层叠方向上重叠的位置，通过通孔导体H17与第三接地电极7电连接。

第二连接导体50在电介质层9r配置于第一端面2e侧且第一侧面2c侧。第二连接导体50呈直线状。第二连接导体50配置在与第十二内部电极45在层叠方向上重叠的位置，通过通孔导体H16与第十二内部电极45电连接。第二连接导体50配置在与第四接地电极8在层叠方向上重叠的位置，通过通孔导体H18与第四接地电极8电连接。

第三连接导体51在电介质层9r配置于第二侧面2d侧。第三连接导体51呈长方形状。第三连接导体51配置在与第十三内部电极46以及第一接地电极5在层叠方向上重叠的位置，通过通孔导体H19与第十三内部电极46以及第一接地电极5电连接。第三连接导体51配置于在层叠方向上与第十四内部电极47以及第二接地电极6重叠的位置，通过通孔导体H20与第十四内部电极47以及第二接地电极6电连接。

通路导体52a配置在与通孔导体H9在层叠方向上重叠的位置，并与通孔导体H9电连接。通路导体52a通过通孔导体H9与第一端子电极3电连接。通路导体52b配置在与通孔导体H10在层叠方向上重叠的位置，并与通孔导体H10电连接。通路导体52b通过通孔导体H10与第二端子电极4电连接。

如图1所示，第一端子电极3以及第二端子电极4配置于素体2的第二主面2b。第一端子电极3以及第二端子电极4分别呈长方形状。第一端子电极3位于第二主面2b的第二端面2f侧，以该第一端子电极3的长边方向沿着素体2的第二方向D2的方式配置。第二端子电极4位于第二主面2b的第一端面2e侧，以该第二端子电极4的长边方向沿着素体2的第二方向D2的方式配置。第一端子电极3和第二端子电极4在素体2的第一方向D1上隔开规定的间隔而配置。

第一接地电极5、第二接地电极6、第三接地电极7以及第四接地电极8配置于素体2的第二主面2b。第一接地电极5、第二接地电极6、第三接地电极7以及第四接地电极8分别呈长方形状。第一接地电极5以及第二接地电极6配置在第一端子电极3与第二端子电极4之间。第一接地电极5以及第二接地电极6配置于第二主面2b的第二侧面2d侧。第一接地电极5配置于第二主面2b的第二端面2f侧。第二接地电极6配置于第二主面2b的第一端面2e侧。第一接地电极5和第二接地电极6在素体2的第一方向D1上隔开规定的间隔而配置。

第三接地电极7以及第四接地电极8配置于第一端子电极3与第二端子电极4之间。第三接地电极7以及第四接地电极8配置于第二主面2b的第一侧面2c侧。第三接地电极7配置于第二主面2b的第二端面2f侧。第三接地电极7与第一接地电极5在素体2的第二方向D2上隔开规定的间隔而配置。第四接地电极8配置于第二主面2b的第一端面2e侧。第四接地电极8与第二接地电极6在素体2的第二方向D2上隔开规定的间隔而配置。第三接地电极7和第四接地电极8在素体2的第一方向D1上隔开规定的间隔而配置。

第一端子电极3、第二端子电极4、第一接地电极5、第二接地电极6、第三接地电极7以及第四接地电极8包含导电材料(例如Ag或者Pd等)。第一端子电极3、第二端子电极4、第一接地电极5、第二接地电极6、第三接地电极7以及第四接地电极8构成为包含导电性材料(例如Ag粉末或者Pd粉末等)的导电性膏的烧结体。在第一端子电极3、第二端子电极4、第一接地电极5、第二接地电极6、第三接地电极7以及第四接地电极8的表面形成有镀层。镀层例如通过电镀形成。镀层具有由Cu镀层、Ni镀层和Sn镀层构成的层结构、或者由Ni镀层和Sn镀层构成的层结构等。

如图3所示，层叠型滤波器1包含：信号输入输出的第一端口Port1、信号输入输出的第二端口Port2、第一LC并联谐振部RP1、第二LC并联谐振部RP2、第一LC串联谐振部(LC电路部)RS1、以及第二LC串联谐振部(LC电路部)RS2。层叠型滤波器1包括接地Gnd1、接地Gnd2、接地Gnd3、接地Gnd4、接地Gnd5、以及接地Gnd6。各谐振部也可以另称为谐振器或谐振电路。

第一端口Port1由第一端子电极3构成。第二端口Port2由第二端子电极4构成。接地Gnd1由第三接地电极7构成。接地Gnd2由第三接地电极7构成。接地Gnd3由第四接地电极8构成。接地Gnd4由第四接地电极8构成。接地Gnd5由第一接地电极5构成。接地Gnd6由第二接地电极6构成。

第一LC并联谐振部RP1构成为包含第一电感器Lin1以及第一电容器Cin1。第一电感器Lin1与第一电容器Cin1并联连接。第一LC并联谐振部RP1的一端部与第一端口Port1连接。第一电感器Lin1构成为包含第二线圈导体11、第六线圈导体15、第十线圈导体19、通路导体22c、23c、24c、25c、26c、28c、29c、30c、通路导体22d、23d、24d、25d、26d、28d、29d、30d以及通孔导体H3以及H4。第一电容器Cin1由第二内部电极31和第四内部电极34构成。

第二LC并联谐振部RP2构成为包含第二电感器Lin2以及第二电容器Cin2。第二电感器Lin2与第二电容器Cin2并联连接。第二LC并联谐振部RP2的一端部与第二端口Port2连接。第二电感器Lin2构成为包含第三线圈导体12、第七线圈导体16、第十一线圈导体20、通路导体22e、23e、24e、25e、26e、28e、29e、30e、33d、通路导体22f、23f、24f、25f、26f、28f、29f、30f以及通孔导体H5以及H6。第二电容器Cin2由第三内部电极32和第五内部电极35构成。

第一LC串联谐振部RS1构成为包含第三电感器Lg1以及第三电容器Cg1。第一LC串联谐振部RS1的一端部与接地Gnd2连接，第一LC串联谐振部RS1的另一端部与接地Gnd5连接。第三电感器Lg1和第三电容器Cg1串联连接。

第三电感器Lg1构成为包含第一线圈导体10、第五线圈导体14、第九线圈导体18、通路导体22a、23a、24a、25a、26a、28a、29a、30a、33a、36a、39a、44a、通路导体22b、23b、24b、25b、26b、28b、29b、30b、33b、36b以及通孔导体H1以及H2。第三电容器Cg1由第十一内部电极43和第十四内部电极47构成。

第二LC串联谐振部RS2构成为包含第四电感器Lg2和第四电容器Cg2。第二LC串联谐振部RS2的一端部与接地Gnd3连接，第二LC串联谐振部RS2的另一端部与接地Gnd6连接。第四电感器Lg2和第四电容器Cg2串联连接。

第四电感器Lg2构成为包含第四线圈导体13、第八线圈导体17、第十二线圈导体21、通路导体22g、23g、24g、25g、26g、28g、29g、30g、33e、36d、39f、44c、通路导体22h、23h、24h、25h、26h、28h、29h、30h、33f、36e以及通孔导体H7以及H8。第四电容器Cg2由第十内部电极42和第十三内部电极46构成。

电容器Ct1配置在第一LC并联谐振部RP1与接地Gnd1之间。电容器Ct1由第八内部电极40和第十二内部电极45构成。电容器Ct2配置在第二LC并联谐振部RP2与接地Gnd2之间。电容器Ct2由第九内部电极41和第十二内部电极45构成。

电容器Cl1配置在第一LC并联谐振部RP1与第一LC串联谐振部RS1之间。电容器Cl1由第四内部电极34以及第六内部电极37构成。电容器Cl2配置在第二LC并联谐振部RP2与第二LC串联谐振部RS2之间。电容器Cl2由第五内部电极35和第七内部电极38构成。

电容器Cm1及电容器Cm2配置在第一LC串联谐振部RS1与第二LC串联谐振部RS2之间。电容器Cm1和电容器Cm2并联连接。电容器Cm1由第六内部电极37和第十内部电极42构成。电容器Cm2由第七内部电极38和第十一内部电极43构成。

电容器Cb1以及电容器Cb2配置在第一LC并联谐振部RP1与第二LC并联谐振部RP2之间。电容器Cb1和电容器Cb2串联连接。电容器Cb1由第一内部电极27以及第四内部电极34构成。电容器Cb2由第一内部电极27和第五内部电极35构成。

在层叠型滤波器1中，在第一端口Port1与第二端口Port2之间的信号的路径上，在第一LC并联谐振部RP1与第二LC并联谐振部RP2之间，设置有第一LC串联谐振部RS1以及第二LC串联谐振部RS2。在层叠型滤波器1中，第一LC并联谐振部RP1的第一电感器Lin1与第二LC并联谐振部RP2的第二电感器Lin2相互磁耦合。在层叠型滤波器1中，第一LC串联谐振部RS1的第三电感器Lg1与第二LC串联谐振部RS2的第四电感器Lg2相互磁耦合。在层叠型滤波器1中，第一LC并联谐振部RP1的第一电感器Lin1与第二LC并联谐振部RP2的第二电感器Lin2的磁耦合比第一LC串联谐振部RS1的第三电感器Lg1与第二LC串联谐振部RS2的第四电感器Lg2的磁耦合强。

在层叠型滤波器1中，在素体2内，在构成第一LC并联谐振部RP1的第一电感器Lin1的导体图案与构成第二LC并联谐振部RP2的第二电感器Lin2的导体图案之间，未配置构成第一LC串联谐振部RS1的第三电感器Lg1的导体图案以及构成第二LC串联谐振部RS2的第四电感器Lg2的导体图案。

具体而言，如图4所示，在构成第一LC并联谐振部RP1的第一电感器Lin1的第二线圈导体11、第六线圈导体15、第十线圈导体19、通路导体22c、23c、24c、25c、26c、28c、29c、30c、通路导体22d、23d、24d、25d、26d、28d、29d、30d以及通孔导体H3以及H4与构成第二LC并联谐振部RP2的第二电感器Lin2的第三线圈导体12、第七线圈导体16、第十一线圈导体20、通路导体22e、23e、24e、25e、26e、28e、29e、30e、33d、通路导体22f、23f、24f、25f、26f、28f、29f、30f以及通孔导体H5以及H6之间，未配置构成第一LC串联谐振部RS1的第三电感器Lg1的第一线圈导体10、第五线圈导体14、第九线圈导体18、通路导体22a、23a、24a、25a、26a、28a、29a、30a、33a、36a、39a、44a、通路导体22b、23b、24b、25b、26b、28b、29b、30b、33b、36b以及通孔导体H1以及H2、及构成第二LC串联谐振部RS2的第四电感器Lg2的第四线圈导体13、第八线圈导体17、第十二线圈导体21、通路导体22g、23g、24g、25g、26g、28g、29g、30g、33e、36d、39f、44c、通路导体22h、23h、24h、25h、26h、28h、29h、30h、33f、36e以及通孔导体H7以及H8。

在层叠型滤波器1中，在素体2内，第一LC串联谐振部RS1以及第二LC串联谐振部RS2配置在将第一LC并联谐振部RP1以及第二LC并联谐振部RP2夹在其间的位置，并且分离地配置于相较于第一LC并联谐振部RP1以及第二LC并联谐振部RP2更靠近外侧的位置。由此，在层叠型滤波器1中，在素体2内，构成第一LC并联谐振部RP1的第一电感器Lin1的导体图案与构成第二LC并联谐振部RP2的第二电感器Lin2的导体图案之间的在素体2的第一方向D1上的距离，比构成第一LC串联谐振部RS1的第三电感器Lg1的导体图案与构成第二LC串联谐振部RS2的第四电感器Lg2的导体图案之间的距离短。即，在层叠型滤波器1中，在素体2内，构成第一LC串联谐振部RS1的第三电感器Lg1的导体图案和构成第二LC串联谐振部RS2的第四电感器Lg2的导体图案，与构成第一LC并联谐振部RP1的第一电感器Lin1的导体图案和构成第二LC并联谐振部RP2的第二电感器Lin2的导体图案相比，在素体2的第一方向D1上进一步分离配置。

如以上所说明的，在本实施方式的层叠型滤波器1中，在素体2内，在构成第一LC并联谐振部RP1的第一电感器Lin1的导体图案与构成第二LC并联谐振部RP2的第二电感器Lin2的导体图案之间，未配置构成电感器的导体图案，该电感器构成第一LC串联谐振部RS1以及第二LC串联谐振部RS2。这样，在层叠型滤波器1中，由于在第一LC并联谐振部RP1与第二LC并联谐振部RP2之间不配置第一LC串联谐振部RS1以及第二LC串联谐振部RS2的电感器，因此，能够缩短第一LC并联谐振部RP1与第二LC并联谐振部RP2之间的物理距离。由此，在层叠型滤波器1中，能够增强第一电感器Lin1与第二电感器Lin2的磁耦合。因此，在层叠型滤波器1中，能够使第一LC并联谐振部RP1的衰减峰(衰减极)与第二LC并联谐振部RP2的衰减峰的距离分离。因此，在层叠型滤波器1中，能够使衰减陡峭。其结果，在层叠型滤波器1中，能够实现衰减特性的提高。

在图5中，用虚线表示现有的层叠型滤波器的衰减特性，用实线表示本实施方式的层叠型滤波器1的衰减特性。在图5中，将横轴设为频率[GHz]，将纵轴设为绝对值[dB]。在现有的层叠型滤波器中，在素体内，在构成第一LC并联谐振部的第一电感器的导体图案与构成第二LC并联谐振部的第二电感器的导体图案之间，配置有分别构成第一LC串联谐振部和第二LC串联谐振部的导体图案。在图5中，用虚线包围层叠型滤波器1的第一LC并联谐振部RP1的衰减峰Fr1以及第二LC并联谐振部RP2的衰减峰Fr2。同样地，用虚线包围现有的层叠型滤波器的第一LC并联谐振部的衰减峰Fr11和第二LC并联谐振部的衰减峰Fr22。

如图5所示，在层叠型滤波器1中，能够增强第一LC并联谐振部RP1与第二LC并联谐振部RP2的磁耦合，因此，能够使第一LC并联谐振部RP1的衰减峰Fr1向低频侧移动，并且能够使第二LC并联谐振部RP2的衰减峰Fr2向高频侧移动。由此，在层叠型滤波器1中，在高频侧的频带中，与现有的层叠型滤波器的衰减峰Fr11以及衰减峰Fr22相比，能够使第一LC并联谐振部RP1的衰减峰Fr1与第二LC并联谐振部RP2的衰减峰Fr2的距离分离。由此，在层叠型滤波器1中，在高频侧的频带中，能够使衰减陡峭。因此，在层叠型滤波器中，能够实现衰减特性的提高。

本实施方式所涉及的层叠型滤波器1包含：第一LC串联谐振部RS1，其由第三电感器Lg1和第三电容器Cg1串联连接而构成；以及第二LC串联谐振部RS2，其由第四电感器Lg2和第四电容器Cg2串联连接而构成。在素体2内，第一LC串联谐振部RS1以及第二LC串联谐振部RS2配置在将第一LC并联谐振部RP1以及第二LC并联谐振部RP2夹在其间的位置，并分离地配置于相较于第一LC并联谐振部RP1以及第二LC并联谐振部RP2更靠近外侧的位置。在该结构中，与第一LC并联谐振部RP1的第一电感器Lin1和第二LC并联谐振部RP2的第二电感器Lin2的磁耦合相比，第一LC串联谐振部RS1的第三电感器Lg1与第二LC串联谐振部RS2的第四电感器Lg2的磁耦合变弱。由此，在层叠型滤波器1中，能够实现在频率的窄频带衰减较深的滤波器。因此，在层叠型滤波器1中，能够实现衰减特性的提高。

以上，对本发明的实施方式进行了说明，但本发明不一定限定于上述的实施方式，在不脱离其主旨的范围内能够进行各种变更。

在上述实施方式中，以LC电路部为第一LC串联谐振部RS1以及第二LC串联谐振部RS2的实施方式为一例进行了说明。但是，LC电路部也可以是平衡低通滤波器等。

在上述实施方式中，以层叠型滤波器1是构成为包含第一LC并联谐振部RP1、第二LC并联谐振部RP2、第一LC串联谐振部RS1以及第二LC串联谐振部RS2的带通滤波器的实施方式为一例进行了说明。但是，层叠型滤波器也可以是具有该带通滤波器的多路复用器。在该结构中，层叠型滤波器还具备端子电极。

在上述实施方式中，以具备第一LC串联谐振部RS1以及第二LC串联谐振部RS2的实施方式为一例进行了说明。但是，也可以进一步具备LC串联谐振部。

在上述实施方式中，以第一电感器Lin1由第二线圈导体11、第六线圈导体15、第十线圈导体19、通路导体22c、23c、24c、25c、26c、28c、29c、30c以及通路导体22d、23d、24d、25d、26d、28d、29d、30d构成的实施方式为一例进行了说明。但是，第一电感器Lin1也可以由第二线圈导体11、第六线圈导体15以及第十线圈导体19构成。即，第一电感器Lin1也可以仅由导体图案构成。对于第二电感器Lin2、第三电感器Lg1以及第四电感器Lg2也是同样的。

在上述实施方式中，以第一端子电极3、第二端子电极4、第一接地电极5、第二接地电极6、第三接地电极7以及第四接地电极8配置于素体2的第二主面2b的实施方式为一例进行了说明。但是，各电极的配置并不限定于此。