半导体器件及其制备方法

技术领域

本申请涉及半导体技术领域，具体涉及一种半导体器件及其制备方法。

背景技术

以GaN为代表的第三代宽禁带直接带隙半导体材料是近年来国际上备受重视的新型半导体材料，其优异的物理、化学稳定性，高饱和电子漂移速度，高击穿场强和高热导率等优越性能，使其成为短波长半导体光电子器件和高频、高压、高温微电子器件制备的最优选材料。

传统该领域生长GaN薄膜的衬底大多为蓝宝石(Al

目前，通常以Si为衬底外延生长GaN薄膜，其具有导热性能好且有利于大尺寸的外延生长等优势，很大程度上降低了GaN薄膜的生产成本，使其更具有市场竞争力。但由于Si和GaN之间存在较严重的晶格失配(晶格失配率达17％)、热失配以及回熔刻蚀等问题，容易导致GaN外延薄膜出现裂纹、表面形貌不均匀等现象。

有鉴于此，通常需要先在Si衬底上预铺铝层、生长低温氮化铝(AlN)缓冲层、高温氮化铝(AlN)缓冲层，之后再生长GaN薄膜，导致目前Si衬底和GaN薄膜之间的缓冲层工艺较为繁琐且耗时较长，工艺过程中容易发生寄生反应，同时存在较高的漏电风险。

发明内容

本申请提供一种半导体器件及其制备方法，能够简化半导体器件的缓冲层工艺、降低工艺过程中发生寄生反应的风险及降低半导体器件漏电的风险。

本申请提供一种半导体器件的制备方法。该制备方法包括：提供Si衬底；在Si衬底上形成SiC预缓冲层，其中，SiC预缓冲层包括具有非晶态结构的SiC；在SiC预缓冲层背离Si衬底的一侧形成外延层。

在本申请的一实施例中，在Si衬底上形成SiC预缓冲层的步骤包括：在Si衬底上生长SiC膜层，且控制SiC膜层的厚度小于1nm，进而形成SiC预缓冲层。

在本申请的一实施例中，在Si衬底上生长SiC膜层，且控制SiC膜层的厚度小于3nm，进而形成SiC预缓冲层的步骤包括：在Si衬底的表面饱和吸附CO；对CO进行脱氧处理，以形成厚度小于1nm的SiC膜层。

在本申请的一实施例中，在Si衬底的表面饱和吸附CO的步骤包括：在温度为900℃的氛围中，引入CO浓度为1％-1.5％的混合气体，其中流量为5000sccm-5500sccm，持续时间不低于15min，气压为800mbar，以完成CO在Si衬底表面的饱和吸附；对CO进行脱氧处理，以形成厚度小于1nm的SiC膜层的步骤包括：保持引入气体的总流量及CO流量不变，将混合气体中载气的流量逐渐降低而将H

在本申请的一实施例中，在Si衬底上形成SiC预缓冲层的步骤之前包括：在H

相应地，本申请还提供一种半导体器件。该半导体器件包括Si衬底。该半导体器件还包括设于Si衬底的SiC预缓冲层，其中SiC预缓冲层包括具有非晶态结构的SiC。该半导体器件还包括设于SiC预缓冲层背离Si衬底的一侧的外延层。

在本申请的一实施例中，SiC预缓冲层的厚度小于1nm。

在本申请的一实施例中，SiC预缓冲层为单碳原子层的Si-C键结构。

在本申请的一实施例中，SiC预缓冲层至少包括可外延生长的C面，外延层包括直接接触SiC预缓冲层的C面的Al

在本申请的一实施例中，SiC预缓冲层至少包括可外延生长的C面，外延层包括直接接触SiC预缓冲层的C面的第一GaN缓冲层。

在本申请的一实施例中，SiC预缓冲层至少包括可外延生长的C面，外延层包括Al

本申请的有益效果是：区别于现有技术，本申请提供一种半导体器件及其制备方法。该制备方法中提供Si衬底，并在Si衬底上形成SiC预缓冲层。其中，SiC预缓冲层包括具有非晶态结构的SiC。本申请SiC预缓冲层与Si衬底之间及SiC预缓冲层与外延层之间均具有较高的晶格适配率。

换言之，本申请以SiC预缓冲层作为Si衬底和外延层之间的缓冲结构，能够保证外延薄膜的生长质量。并且，由于省略了传统预铺铝层及生长低温氮化铝缓冲层的工艺，因而能够简化半导体器件的缓冲层工艺及降低工艺过程中发生寄生反应的风险。此外，本申请避免了传统预铺铝层中Al向Si衬底扩散导致Si衬底导电而造成漏电的问题，因而能够降低半导体器件漏电的风险。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请半导体器件第一实施例的结构示意图；

图2是本申请Al

图3是本申请Al

图4是本申请半导体器件第二实施例的结构示意图；

图5是本申请半导体器件第三实施例的结构示意图；

图6是本申请半导体器件的制备方法第一实施例的流程示意图；

图7是本申请半导体器件的制备方法第二实施例的流程示意图；

图8是本申请SiC预缓冲层的形成过程一实施例的示意图。

附图标记说明：

Si衬底10；

SiC预缓冲层20；

外延层30；

Al

第一GaN缓冲层32；

沟道层33；

插入层34；

势垒层35；

帽层36；

器件层37；

AlN缓冲层40。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”、“下”、“左”、“右”通常是指装置实际使用或工作状态下的上、下、左和右，具体为附图中的图面方向。

本申请提供一种半导体器件及其制备方法，以下分别进行详细说明。需要说明的是，以下实施例的描述顺序不作为对本申请实施例优选顺序的限定。且在以下实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。

请参阅图1，图1是本申请半导体器件第一实施例的结构示意图。

在一实施例中，本实施例半导体器件可以为利用MOCVD(Metal-organic ChemicalVapor Deposition，金属有机化合物化学气相沉淀)工艺方法，在异质衬底上采用缓冲层等缓冲结构的器件。举例而言，本实施例半导体器件具体可以是高电子迁移率晶体管(HEMT)、极化掺杂场效应晶体管(POLFET)、金属半导体场效应晶体管(MESFET)、二极管(LED)、二极管激光器以及电流孔隙垂直电子晶体管(CAVET)等。下文以本申请实施例半导体器件为HEMT为例进行阐述，仅为举例而言，并非因此对本申请实施例半导体器件的类型造成限定。

具体地，半导体器件包括Si衬底10。本实施例Si衬底10相较于传统的蓝宝石衬底而言具有更好的散热性能，有利于实现大尺寸的外延生长，进而有利于降低半导体器件的制造成本。并且，本实施例Si衬底10相较于传统的SiC衬底而言其成本较低，有利于降低半导体器件的制造成本。

半导体器件还包括SiC预缓冲层20和外延层30。SiC预缓冲层20设于Si衬底10，且外延层30设于SiC预缓冲层20背离Si衬底10的一侧。考虑到Si衬底10与外延层30中至少部分膜层之间存在较为严重的晶格失配、热失配以及回熔刻蚀等问题，例如Si衬底10和GaN薄膜之间存在较严重的晶格失配(晶格失配率达17％)、热失配以及回熔刻蚀等问题，容易导致外延层30的薄膜出现裂纹、表面形貌不均匀等现象。并且，考虑到Si衬底10与SiC预缓冲层20之间及SiC预缓冲层20与外延层30之间均具有较高的晶格适配率，因此本实施例以SiC预缓冲层20作为Si衬底10和外延层30之间的缓冲结构，降低外延膜层出现裂纹、表面形貌不均匀等问题的风险，进而能够保证外延薄膜的生长质量。

相较于传统先在Si衬底10上预铺铝层、生长低温氮化铝(AlN)缓冲层、高温氮化铝(AlN)缓冲层，之后再生长GaN薄膜的缓冲层工艺，本实施例至少节省了预铺铝层及生长低温氮化铝(AlN)缓冲层的工艺环节，因而能够简化半导体器件的缓冲层工艺及降低工艺过程中发生寄生反应的风险。传统缓冲层工艺中铝层中的Al容易向Si衬底10发生扩散而导致Si衬底10导电、造成漏电风险，本实施例省去了传统缓冲层工艺中预铺的铝层，能够降低半导体器件漏电的风险且避免了Al吸附原子在生长面上迁移率低的问题。

在一实施例中，SiC预缓冲层20包括具有非晶态结构的SiC。进一步地，可以是Si衬底10表面形成薄层形式的非晶态结构SiC。相较于具有立方晶格结构的SiC而言，例如3C-SiC等，本实施例具有非晶态结构的SiC由于未形成固定晶型，具有非晶态结构的SiC与其上外延生长的异质膜层的晶格适配率受低层膜层晶格常数的影响最小，使得本实施例具有非晶态结构的SiC与其上异质膜层的晶格适配率大于具有立方晶格结构的SiC与其上异质膜层的晶格适配率，进而有利于保证薄膜的生长质量。

需要注意的是，本实施例具有非晶态结构的SiC具有非常小的厚度(如下文所述的小于1nm)。现有工艺中，SiC薄层可以通过Si衬底10表面碳化形成，仅需向反应腔室内引入碳源，并且无需向反应腔室内引入硅源(例如硅烷等)，因此能够快速又简便的得到SiC薄层。但是在该碳化的工艺过程中，由于C会与深层的Si发生置换，得到额外的“硅源”，容易促使SiC向衬底内“外延”，因此目前已知的表面碳化工艺得到的SiC薄层基本都会形成稳定晶型，并以3C-SiC为主。同时，反应时，需要严苛控制引入碳源的量和反应时间，以限制SiC的厚度，操控性很差。因此，需要注意的是，本实施例形成该具有非晶态结构的SiC的工艺要求和现有工艺中形成SiC薄层的工艺要求差异很大，本实施例表面沉积非晶态的SiC和现有SiC薄层也具有很大差别。特别是，在需要该非晶态SiC层的C面作为后续的外延面，普通的碳化或者外延更无法保证该特征的实现。

具有非晶态结构的SiC由于尚未形成稳定的晶格，其共价键的稳定性差异较大，特别是在SiC的C面作为外延面时，其部分碳原子更容易与后续工艺的先驱物发生吸附及表面反应，而诱导其它碳原子发生吸附及表面反应，从而有利于后续膜层的晶核的形成，有利于形成岛束生长，进而能够提高后续膜层生长效率及生长质量。

此外，由于本实施例具有非晶态结构的SiC具有较小的厚度，且衬底为Si衬底10，并使得SiC预缓冲层20用于生长后续膜层的生长面为碳面，在碳面生长膜层的结构应力远小于在硅面生长膜层的结构应力，因此本实施例还能够通过减小膜层的结构应力以提高膜层的生长质量。

进一步地，SiC预缓冲层20的厚度小于1nm。更进一步地，SiC预缓冲层20为单碳原子层的Si-C键结构，即可以可靠地使得SiC预缓冲层20的SiC呈现出非晶态结构，其并未形成固定晶型。如此一来，通过合理控制SiC预缓冲层20的厚度，使得SiC预缓冲层的厚度不足以使得其中的SiC形成固定晶型，进而保证SiC预缓冲层中形成具有非晶态结构的SiC。

在一实施例中，半导体器件包括Si衬底10、SiC预缓冲层20及外延层30。SiC预缓冲层20设于Si衬底10，且外延层30设于SiC预缓冲层20背离Si衬底10的一侧。进一步地，SiC预缓冲层20包括可外延生长的C面，该外延层30与前述C面接触。

外延层30包括Al

需要说明的是，本申请实施例膜层之间的直接接触应当理解为两个膜层之间不通过其他膜层进行接触，例如AlN缓冲层40与SiC预缓冲层20之间不同其它膜层进行接触。

本实施例AlN缓冲层40为高质量AlN缓冲层40。相较于传统先在Si衬底10上预铺铝层、生长低温氮化铝(AlN)缓冲层、高温氮化铝(AlN)缓冲层，之后再生长GaN薄膜的缓冲层工艺，本实施例节省了预铺铝层及生长低温氮化铝(AlN)缓冲层的工艺环节。

进一步地，外延层30还包括第一GaN缓冲层32。其中，第一GaN缓冲层32为高阻态缓冲层。第一GaN缓冲层32可以为掺杂C/Fe的GaN缓冲层。第一GaN缓冲层32用于减小半导体器件缓冲层的泄露电流，提高半导体器件的击穿电压，即使得半导体器件能够工作于更高的电压环境中。

请一并参阅图2。第一GaN缓冲层32设于Al

换言之，Al组分x较高的Al

请一并参阅图3。在替代实施例中，Al

在本实施例中，外延层30还包括沟道层33、插入层34、势垒层35、帽层36及器件层37。沟道层33、插入层34、势垒层35、帽层36及器件层37沿远离SiC预缓冲层20的方向依次层叠设置。沟道层33可以采用非掺杂的GaN。沟道层33与势垒层35之间形成二维电子气。插入层34可以采用AlN。势垒层35可以采用Al

请参阅图4，图4是本申请半导体器件第二实施例的结构示意图。本实施例与上述实施例的不同之处在于，本实施例在SiC预缓冲层20上直接沉积形成Al

在本实施例中，Al

并且，对于低频半导体器件而言，其允许不设置AlN缓冲层进行隔离，因此本实施例在SiC预缓冲层20上直接沉积形成Al

需要说明的是，对于立方晶格结构的SiC而言，立方晶格结构的SiC与GaN/Al

请参阅图5，图5是本申请半导体器件第三实施例的结构示意图。本实施例与上述实施例的不同之处在于，本实施例在SiC预缓冲层20上直接沉积形成第一GaN缓冲层32。

在本实施例中第一GaN缓冲层32直接接触SiC预缓冲层20的C面。SiC预缓冲层20与第一GaN缓冲层32之间同样具有较高的晶格适配率，因此允许在SiC预缓冲层20上直接沉积生长第一GaN缓冲层32，能够省去上述实施例中沉积形成AlN缓冲层、Al

请参阅图6，图6是本申请半导体器件的制备方法第一实施例的流程示意图。

S101：提供Si衬底。

在本实施例中，提供Si衬底，即半导体器件采用Si衬底，有利于改善半导体器件衬底的散热性能，进而有利于实现大尺寸的外延生长及降低半导体器件的制造成本。

S102：在Si衬底上形成SiC预缓冲层。

在本实施例中，在Si衬底上形成SiC预缓冲层。考虑到Si衬底与后续沉积形成的外延层中至少部分膜层之间存在较为严重的晶格失配、热失配以及回熔刻蚀等问题，而Si衬底与SiC预缓冲层之间及SiC预缓冲层与外延层之间均具有较高的晶格适配率，本实施例以SiC预缓冲层作为Si衬底和外延层之间的缓冲结构，降低外延膜层出现裂纹、表面形貌不均匀等问题的风险，进而能够保证外延薄膜的生长质量。

S103：在SiC预缓冲层背离Si衬底的一侧形成外延层。

在本实施例中，在SiC预缓冲层背离Si衬底的一侧形成外延层，进而完成半导体器件的制备。外延层可以包括上述的Al

请参阅图1和图7，图7是本申请半导体器件的制备方法第二实施例的流程示意图。本实施例以上述半导体器件具有AlN缓冲层的实施例为例示例性地阐述本申请实施例半导体器件的制备工艺。

S201：提供Si衬底。

在本实施例中，提供Si衬底10，即半导体器件采用Si衬底，有利于改善半导体器件衬底的散热性能，进而有利于实现大尺寸的外延生长及降低半导体器件的制造成本。

S202：在H

在本实施例中，在Si衬底10上外延生长其它膜层之前，预先在H

S203：在Si衬底上生长SiC膜层，且控制SiC膜层的厚度小于1nm，进而形成SiC预缓冲层。

在本实施例中，在Si衬底10上生长SiC膜层，且控制SiC膜层的厚度小于1nm，进而形成SiC预缓冲层20。本实施例通过合理控制SiC预缓冲层20的厚度，使得SiC预缓冲层的厚度不足以使得其中的SiC形成固定晶型，进而保证SiC预缓冲层中形成具有非晶态结构的SiC。

在一示例性实施例中，采用原子沉积(ALD)的方式在Si衬底10上生长SiC膜层，且控制该SiC膜层的厚度小于1nm。

举例而言，在Si衬底10的表面饱和吸附CO，之后对CO进行脱氧处理，以形成上述厚度小于1nm的SiC膜层。

具体地，请一并参阅图8，在温度为900℃的氛围中，引入CO浓度为1％-1.5％的混合气体(可以以氩气作为载气)。其中，流量为5000sccm-5500sccm，持续时间不低于15min，气压为800mbar，以完成CO在Si衬底10表面的饱和吸附。

保持引入气体的总流量及CO流量不变，将混合气体中载气的流量逐渐降低而将H

通过上述方式，CO在Si衬底10表面饱和吸附，其中CO膜层为致密膜层，能够避免SiC膜层向Si衬底10的内部生长。而传统碳化工艺中，表层膜层并非是致密膜层，SiC膜层容易向衬底内部生长而导致形成较厚的SiC膜层，即此时SiC膜层形成固定晶型。并且，本实施例CO完成饱和吸附后停止继续生长，使得Si衬底10表面的CO为单层结构，以形成后续单层Si-C键的SiC膜层，意味着本实施例能够容易地控制SiC膜层的膜层厚度，本实施例提供一种具有良好控制性的方式形成上述厚度小于1nm的SiC膜层。

并且，本实施例通过合理设置完成气体切换后保持所引入各气体流量不变的时长，以尽可能保证Si衬底10表面的CO充分脱氧。如若保持时长超过120s，H

S204：在SiC预缓冲层背离Si衬底的一侧形成AlN缓冲层。

在本实施例中，在SiC预缓冲层20背离Si衬底10的一侧形成AlN缓冲层40，具体是沉积形成高质量的AlN缓冲层40。具体地，在温度为1050℃至1300℃、氨流量为1至10标准升/分钟的氛围中，沉积厚度为5nm至2000nm的AlN缓冲层40。

S205：在AlN缓冲层背离SiC预缓冲层的一侧形成Al

在本实施例中，在AlN缓冲层40背离SiC预缓冲层20的一侧形成Al

S206：在Al

在本实施例中，在Al

S207：在第一GaN缓冲层背离Al

在本实施例中，在第一GaN缓冲32层背离Al

S208：在沟道层背离第一GaN缓冲层的一侧形成插入层。

在本实施例中，在沟道层33背离第一GaN缓冲层32的一侧形成插入层34。插入层34可以采用AlN。

S209：在插入层背离沟道层的一侧形成势垒层。

在本实施例中，在插入层34背离沟道层33的一侧形成势垒层35。势垒层35可以采用Al

S210：在势垒层背离插入层的一侧形成帽层。

在本实施例中，在势垒层35背离插入层34的一侧形成帽层36。帽层36可以采用GaN。

S211：在帽层背离势垒层的一侧形成器件层。

在本实施例中，在帽层36背离势垒层35的一侧形成器件层37。器件层37可以包括源极、漏极、栅极等元件。

以上对本申请提供半导体器件及其制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。