一种高密度阵列管脚封装结构及其制造方法

技术领域

本发明属于半导体芯片封装技术领域，具体涉及一种高密度阵列管脚封装结构及其制造方法。

背景技术

随着电子设备的集成度越来越高，电子产品往轻、小型化的方向发展，IC芯片封装也趋于薄型、小型化，对封装技术的要求越来越高。

对于高密度管脚排布QFN需求，现有QFN框架由于其本身结构限制，管脚需要增加布线，连接到框架主体上，避免裸框架时候管脚出现掉落。但是，当前采用裸框架通过连筋布线的方式，由于管脚排布较多，密度极高，导致布线难度很大，封装结构可靠性差，亟待提出一种高密度阵列管脚封装结构，以解决管脚高密度阵列分布的问题。

由此可见，通过增加布线的传统封装工艺，传统单框架独立管脚容易掉落，很难适用于管脚高密度阵列分布，无法满足当前对于封装结构薄型、小型化的需求。

发明内容

为了解决上述技术问题，本发明提供一种高密度阵列管脚封装结构及其制造方法，采用高密度阵列管脚封装结构的制造方法，可避免管脚掉落的现象，能够实现管脚高密度阵列的分布结构，满足封装结构薄型、小型化的需求。

为了达到上述目的，本发明采用如下技术内容：

一种高密度阵列管脚封装结构的制造方法，包括：

S1：在金属载体上进行镀铜处理，得到铜层基板；

S2：采用图形处理工艺对铜层基板进行处理，在所需键合位置进行化学电镀处理，得到键合基板；

S3：在键合基板上贴装芯片并打线和塑封，得到芯片基板；

S4：将金属载体从芯片基板上剥离，得到芯片成品，在芯片成品的管脚铜面进行化学电镀处理。

进一步地，S1中的镀铜处理的具体步骤为：

在金属载体上直接电镀形成镀铜层，所述金属载体由铜或不锈钢制成。

进一步地，S2中，采用图形处理工艺对铜层基板进行处理的具体步骤为：

依次通过曝光、显影、图形转移、线路蚀刻对铜层基板的镀铜层进行处理，形成线路和管脚；线路蚀刻采用减成法或者半加成法工艺。

进一步地，S2中，在所需键合位置采用化学镀镍钯金工艺完成键合。

进一步地，S3中，在键合基板上采用芯片粘合物贴装芯片，将芯片与键合基板进行焊线处理和塑封处理。

进一步地，S3中，采用环氧树脂模塑料对打线后的键合基板进行塑封处理。

进一步地，S4中，对芯片成品的管脚铜面进行植球处理。

进一步地，芯片成品的管脚铜面进行化学电镀处理或植球处理，得到高密度阵列管脚封装结构，对其进行分割处理，得到单颗多圈QFN产品或单层BGA产品。

一种高密度阵列管脚封装结构，采用上述制造方法制得，包括：

镀铜层，所述镀铜层的中心上贴装有芯片；

所述芯片通过芯片粘合物贴装于镀铜层上，并通过键合丝与若干条阵列在芯片四周的金属层布线实现键合；

所述镀铜层和芯片采用塑封体包覆；

所述镀铜层的底部结构采用呈多圈排布的化学电镀层或植球结构。

进一步地，所述芯片粘合物采用胶水或者DAF膜。

相比现有技术，本发明具有如下有益效果：

本发明提供一种高密度阵列管脚封装结构的制造方法，本制造方法采用在金属载体上镀铜，采用图形处理工艺对铜层基板进行蚀刻及表面电镀形成线路和管脚，然后依次经过贴装芯片，键合打线，塑封处理，得到芯片基板，最终将金属载体从芯片基板上剥离，并对芯片成品进行化学电镀处理，实现高管脚密度和高散热能力的封装结构；整个过程中，因为线路铜层一直在和载体键合状态，并且塑封料对管脚有结合作用，所以避免了传统单框架独立管脚的掉落现象。本方法相比传统的制造工艺，本方法原理简单，没有繁琐、复杂的步骤，可操作性强；适用于管脚高密度阵列分布，解决了无法满足当前对于封装结构薄型、小型化的需求的问题；同时，采用本方法制得的高密度阵列管脚封装结构，具有良好的散热性能和可靠性，本方法具有良好的经济效益和推广应用价值。

优选地，本方法中，在镀铜处理采用直接压铜方式或者采用在金属载体上溅射铜种子层后再电镀一层铜，因本封装结构采用先大规模制作再进行分割的工艺，使得产品加工效率高，适合规模化量产。

优选地，本方法中，采用减成法或者半加成法参照线路对镀铜层进行蚀刻，可使得线路更具有高的解析度，能够制作精细线路的线宽和线距，较传统的框架蚀刻工艺线路精度有较大提升，从而提高产品管脚密集度。

优选地，本方法中，在所需键合位置采用化学镀镍钯金工艺完成表面处理，化学镀镍钯金工艺，可有效防止黑盘缺陷引起的连接可靠性问题。

优选地，本方法中，采用先大规模制造再分割的工艺思想，得到高密度阵列管脚封装结构后，再对其进行分割处理，得到单颗多圈QFN产品或单层BGA产品，保证成品的前提下，同时，提高了产品产出效率，节省了时间成本。

本发明还提供一种高密度阵列管脚封装结构，本结构的设计能够满足小型化的封装需求，成本较低，实现了高密度阵列管脚的分布，提高了芯片封装的集成度，本封装结构具有良好的可靠性能与散热性能。

附图说明

图1为本发明实施例1提供的一种高密度阵列管脚封装结构的结构示意图；

图2为本发明实施例1提供的一种高密度阵列管脚封装结构的底部俯视图；

图3为本发明实施例1提供的一种高密度阵列管脚封装结构的制作方法中载体镀铜流程的示意图；

图4为本发明实施例1提供的一种高密度阵列管脚封装结构的制作方法中蚀刻流程的示意图；

图5为本发明实施例1提供的一种高密度阵列管脚封装结构的制作方法中打线流程的示意图；

图6为本发明实施例1提供的一种高密度阵列管脚封装结构的制作方法中塑封流程的示意图；

图7为本发明实施例1提供的一种高密度阵列管脚封装结构的制作方法中载体分离及管脚化镀流程的示意图；

图8为本发明实施例1提供的一种高密度阵列管脚封装结构的制作方法中分割成品流程示意图；

图9为本发明实施例2提供的一种高密度阵列管脚封装结构的制作方法中植球流程示意图；

图10为本发明实施例2提供的一种高密度阵列管脚封装结构的制作方法中分割成品流程示意图；

图11为本发明实施例1提供的一种高密度阵列管脚封装结构的制作方法的流程图。

附图标记：

1、塑封体；2、金属层布线；3、键合丝；4、芯片；5、芯片粘合物。

具体实施方式

为了使本发明所解决的技术问题，技术方案及有益效果更加清楚明白，以下具体实施例，对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明实施例的描述中，需要说明的是，若出现术语“上”、“下”、“水平”、“内”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

此外，若出现术语“水平”，并不表示要求部件绝对水平，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。

在本发明实施例的描述中，还需要说明的是，除非另有明确的规定和限定，若出现术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

下面结合附图对本发明做进一步详细描述：

实施例1

为了解决封装结构中，管脚高密度阵列分布，难于排布的问题，本实施例提供了一种高密度阵列管脚封装结构的制作方法，如图11所示，包括：

S1：在金属载体上进行镀铜处理，得到铜层基板。

具体的，在金属载体上直接电镀压合一层铜，这里的金属载体(Panel载体)采用铜或者不锈钢材质制成，形成镀铜层，如图3所示。

S2：采用图形处理工艺对铜层基板进行处理，即依次通过曝光、显影、图形转移、线路蚀刻对铜层基板的镀铜层的表面进行处理，形成线路和管脚；如图4所示，采用减成法或者半加成法参照线路对铜层基板进行线路蚀刻，采用减成法或者半加成法可使得线路更具有高的解析度，制作精细线路的线宽和线距几乎一致，可以大幅度提高精细线路的成品率。在蚀刻后的铜层基板的所需键合位置进行化学电镀处理，得到键合基板，具体可采用化学镀镍钯金工艺进行键合，可有效防止黑盘缺陷引起的连接可靠性问题。

S3：如图5所示，在键合基板上采用芯片粘合物5贴装芯片4，将芯片4与键合基板进行焊线处理，如图6所示，再进行塑封处理，得到芯片基板，为了方便识别，在芯片基板上做印章打标处理；

S4：如图7所示，将金属载体从芯片基板上剥离，得到芯片成品，在芯片成品的管脚铜面进行化学电镀处理，得到高密度阵列管脚封装结构。

如图8所示，对高密度阵列管脚封装结构进行分割，得到单颗多圈QFN产品。

本实施例还提供了一种高密度阵列管脚封装结构，如图1所示，具体包括镀铜层、塑封体1、金属层布线2、键合丝3、芯片4和粘合物5(胶水或者DAF膜)。

芯片4采用胶水或者DAF膜贴装在镀铜层的中心上方，镀铜层上键合了若干条金属层布线2，这些金属层布线2均匀阵列于芯片4的四周，并通过键合丝3与芯片4实现键合。镀铜层和芯片4键合后，由塑封体1对其整体进行包覆

如图2所示，在镀铜层的底部阵列有多圈管脚结构，每个管脚结构通过化学电镀排布多圈化学电镀层。

或者，通过BGA植球工艺，对管脚结构进行BGA植球处理，形成植球结构。

本封装结构的设计能够满足小型化的封装需求，成本较低，实现了高密度阵列管脚的分布，提高了芯片封装的集成度，同时，本封装结构具有良好的可靠性能与散热性能。

实施例2

本实施例提供了一种高密度阵列管脚封装结构的制造方法，其步骤与实施例1基本一致，具体的区别在于：

如图9，在完成将金属载体从芯片基板上剥离后，对芯片成品管脚铜面进行表面处理，然后对其进行整Panel植球处理，得到具有植球结构的高密度阵列管脚封装结构。

如图10所示，对具有植球结构的高密度阵列管脚封装结构进行分割，得到单层BGA产品。

可以看出，形成的单层BGA产品，因BGA没有传统BGA中的基材和油墨，从而可以实现更高的可靠性需求。

实施例1和实施例2通过Panel级线路工艺，然后结合封装工艺，提高封一种特殊封装结构，可以规避传统工艺中QFN管脚布线问题和BGA产品由于基板材料不能达到高可靠性问题。

相比与传统的封装工艺，本制造工艺具有如下优势：

本发明通过在金属载体上电镀铜工艺，先将需要制作线路的铜层通过电镀的方式在载体上形成，然后对铜面进行图形处理，即曝光、显影、图形转移、线路蚀刻形成线路和管脚，进一步通过表面处理对需要电镀的地方镀上镍金，然后贴装芯片、WB打线进行整体塑封，再进行载体剥离。整个过程因为线路铜层一直在和载体键合状态，所以避免了传统单框架独立管脚的掉落现象；塑封后，塑封料对管脚有结合作用，同样不会避免了管脚的掉落现象，实现高管脚密度和高散热能力的封装结构；本方法相比传统的制造工艺，本方法原理简单，没有繁琐、复杂的步骤，可操作性强；适用于管脚高密度阵列分布，解决了无法满足当前对于封装结构薄型、小型化的需求的问题；同时，采用本方法制得的产品布线层精度更高，可以实现高密度阵列管脚封装结构，具有良好的散热性能和可靠性，本方法具有良好的经济效益和推广应用价值。

上述实施例仅仅是能够实现本发明技术方案的实施方式之一，本发明所要求保护的范围并不仅仅受本实施例的限制，还包括在本发明所公开的技术范围内，任何熟悉本技术领域的技术人员所容易想到的变化、替换及其他实施方式。