影像感测电路和影像感测装置

(本申请要求申请日是2022年05月26日，申请号是63/345,920，在美国专利申请的优先权)

技术领域

本申请是关于一种影像感测器，其是有关于可同时侦测动态和录制影像视频的影像感测装置。

背景技术

现今的影像感测器已广泛应用在行车纪录器、监视器、摄影机等各种领域中。影像感测的目的主要可分为两种：取得并记录影像画面数据，以及监控画面中的即时动态变化。针对不同的影像感测目的，所需要的感测条件也不相同。举例来说，当影像感测的目的是纪录影像画面时，通常使用者会希望能纪录到高画质且清晰的全彩影像。相对地，当影像感测的目的仅为监控画面中是否出现动态变化时，对物件动态变化的感测灵敏度有较高的要求，而对色彩资讯的要求并不高。举例来说，动态视觉感测器(Dynamic Vision Sensor；DVS)已广泛地应用在各技术领域中，例如是自驾车技术。然而，传统的动态侦测以及影像记录通常是以独立的两组感测电路或读出电路，来分别实现，因此需要双倍的硬体成本以及电路复杂度。因此，如何使以较低硬体成本来同时实现两种影像感测目的，是一项有待发开的技术。

发明内容

有鉴于此，本发明提出一种影像感测电路的实施例，可兼具动态侦测和影像记录的功能。本发明的影像感测电路至少包含一画素阵列和一驱动电路。画素阵列设置为可感测光线而产生一影像数据，包含多个画素电路组成阵列排列。其中，每一画素电路组分别包含多个像素电路，设置为可随曝光时间而产生对应的感光数值。所述像素电路设置为包含一第一数量个第一像素电路，以及一第二数量个第二像素电路。驱动电路耦接该画素电路组，用于驱动该画素电路组，至少包含一第一控制电路和一第二控制电路。第一控制电路耦接所述第一像素电路，并传送一第一传输信号以控制所述第一像素电路的一第一曝光时间。第二控制电路耦接所述第二像素电路，并传送一第二传输信号以控制所述第二像素电路的一第二曝光时间。该第一控制电路还设置为可控制所述第一像素电路以一第一帧率输出一第一感光数值。该第二控制电路还设置为可控制所述第二像素电路以一第二帧率输出一第二感光数值。该第二帧率可以高于该第一帧率的两倍以上。但本发明不以此为限。该影像感测电路周期性地依据每一画素电路组的该第一曝光时间、该第二曝光时间、该第一帧率、该第二帧率、该第一感光数值和该第二感光数值产生每一画素电路组的画素值。

该影像感测电路产生每一画素电路组的画素值时，将所述第一像素电路产生的多个感光数值分别乘上对应的特定权重系数后加总为该第一感光数值，并将所述第二像素电路产生的多个感光数值分别乘上对应的特定权重系数后加总为该第二感光数值

本发明的影像感测电路还可包含一读取电路，耦接每一画素电路组，设置为可读取每一像素电路的感光数值。其中，该第一控制电路和该第二控制电路可通过一重置信号分时控制该读取电路，使该读取电路依据每一像素电路的感光数值而产生一读出信号。

在进一步的实施例中，该画素电路组中的每一像素电路包含一感光二极管和一开关电路。感光二极管可感光而累积电荷。开关电路耦接该感光二极管PD和浮动扩散点FD，该浮动扩散点FD耦接该爬坡电容Cr，可受该驱动电路110的控制而改变导通状态。当该第一控制电路传送一第一传输信号使所述第一像素电路中的该开关电路的导通，并传送一重置信号而使该开关电路耦接至一重置电压时，每一第一像素电路中的该感光二极管中所累积的电荷被重置。当该第一控制电路传送该第一传输信号使该开关电路的导通，但未传送该重置信号时，每一第一像素电路中的该感光二极管所累积的电荷，被存储至该浮动扩散点。

在进一步的实施例中，该驱动电路进一步包含一第三控制电路，耦接所述像素电路，并传送一第三传输信号使所述画素电路中的第三数量个第三像素电路曝光一第三曝光时间。该第三控制电路还设置为可控制所述第三像素电路以一第三帧率输出一第三感光数值。该影像感测电路周期性地将每一像素电路组的该第一感光数值、该第二感光数值、以及该第三感光数值以特定算法产生对应的画素值。

本发明另外提供一种影像感测装置，用于侦测动态及捕捉影像，除了包含前述实施例所述的影像感测电路，还包含多个红滤光片、多个绿滤光片、多个蓝滤光片分别覆盖多个所述第一像素电路和所述第二像素电路之上。一模数转换器耦接该影像感测电路，设置为以一第一帧率将所述第一像素电路输出的画素值转换为一第一数字信号，并以一第二帧率将所述第二像素电路输出的画素值转换为一动态感测信号。一影像处理模块耦接该模数转换器，设置为可依据该第一数字信号产生一影像数据。一动态感测模块1耦接该模数转换器，设置为可依据该第二数字信号侦物体移动。

综上所述，本申请的电路架构至少包含以下优点。影像感测电路中设置有两个不同帧率的控制电路，使同一组画素电路组中的不同像素电路输出不同帧率的数据。藉此，本申请的影像感测电路不需要额外增设画素电路组，而是以同一组画素电路组产生两种不同功能所需的数据，同时实现纪录高画质画面和灵敏侦测动态的功能。

附图说明

此处所说明的图式用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在图式中：

图1是本申请实施例的影像感测电路架构图。

图2是本申请实施例的影像感测电路。

图3是本申请实施例的影像感测电路运作时序示意图。

图4是本申请另一实施例的影像感测电路架构图。

图5是本申请另一实施例的影像感测电路。

图6是本申请另一实施例的影像感测电路。

图7是本申请另一实施例的影像感测电路。

图8是本申请另一实施例的影像感测电路。

图9是本申请另一实施例的影像感测电路。

图10是本申请一实施例的影像感测装置。

图11是本申请一实施例的影像感测方法。

附图标记说明：

100：影像感测电路

110：驱动电路

112：第一控制电路

114：第二控制电路

TX1：第一传输信号

TX2：第二传输信号

120：画素阵列

121：第一画素电路组

122：第二画素电路组

123：第三画素电路组

124：第四画素电路组

Rs：红色第一像素电路

Rd：红色第二像素电路

Gs：绿色第一像素电路

Gd：绿色第二像素电路

Bs：蓝色第一像素电路

Bd：蓝色第二像素电路

200：影像感测电路

210：画素电路组

212：像素电路

250：读取电路

M1：开关电路

PD：感光二极管

OUT：读出信号

RST：重置信号

Vrst：重置电压

Mr：重置开关

Cr：爬坡电容

Vr：爬坡电压

#S：扫描信号

SRST：第一重置信号DRST：第二重置信号SOUT：第一输出信号DOUT：第二输出信号Tes：第一曝光时间Ted：第二曝光时间400：影像感测电路410：驱动电路

420：画素阵列

411：第一控制电路

412：第二控制电路413：第三控制电路414：第四控制电路421：第一画素电路组422：第二画素电路组423：第三画素电路组424：第四画素电路组TX3：第三传输信号TX4：第四传输信号R1-R4：像素电路G1-G4：像素电路B1-B4：像素电路TX3：第三传输信号

TX4：第四传输信号

500：影像感测电路

510：驱动电路

600：影像感测电路

610：驱动电路

611：第一控制电路

612：第二控制电路

620：画素阵列

621：红色画素电路组

700：影像感测电路

710：驱动电路

711：第一控制电路

712：第二控制电路

720：画素阵列

721：红色画素电路组

800：影像感测电路

810：驱动电路

811：第一控制电路

812：第二控制电路

820：画素阵列

821：红色画素电路组

900：影像感测电路

910：驱动电路

911：第一控制电路

912：第二控制电路

913：第三控制电路

920：画素阵列

921：红色画素电路组

1000：影像感测装置

1002：第一位址解码器

1004：第二位址解码器

1006：发光二极管驱动电路

1008：红外线发光二极管

1010：感测芯片

1020：感光画素阵列

1022：红滤光片

1024：绿滤光片

1026：蓝滤光片

1028：红外线滤光片

1030：模数转换器

1040：数字信号处理器

1042：动态感测模块

1044：影像处理模块

1046：图框暂存器

具体实施方式

下面将结合本申请实施例中的图式，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，术领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图1是本申请实施例的影像感测电路架构图。本发明的影像感测电路100由至少一画素阵列120和一驱动电路110组成。画素阵列120设置为可感测光线而产生一影像数据，包含多个画素电路组成阵列排列。其中，多个不同类型的画素电路组，例如第一画素电路组121、第二画素电路组122、第三画素电路组123、和第四画素电路组124，可排列而成例如拜尔(Bayer)画素阵列的形式，分别用于感测红色、绿色、绿色、及蓝色。可以理解的是，为方便说明，图1只绘示各1个第一画素电路组121、第二画素电路组122、第三画素电路组123和第四画素电路组124，在实作上，画素阵列120中可包含多个第一画素电路组121、多个第二画素电路组122、多个第三画素电路组123、和多个第四画素电路组124。另一方面，每组画素电路组中各颜色画素电路组的排列并不限定于图1所示的顺序。在一个实施例中，不同类型的画素电路组可以差动信号方式读出，以增加影像感测的敏感度并降低杂讯。例如，第一画素电路组121、第二画素电路组122可以做为差动读出电路的一端，可例如P端。，而第三画素电路组123和第四画素电路组124可以做为差动读出电路的另一端，可例如N端。上述画素电路组的输出值可通过后续处理(未绘示)而获得影像数据。

如图1所示，每一画素电路组分别包含多个像素电路，设置为可随曝光时间而产生对应的感光数值。举例来说，第一画素电路组121中包含第一数量个红色第一像素电路Rs，以及第二数量个红色第二像素电路Rd。同样地，第二画素电路组122、第三画素电路组123和第四画素电路组124中也对应地包含缘色第一像素电路Gs、绿色第二像素电路Gd、蓝色第一像素电路Bs、及蓝色第二像素电路Bd，以大致相似的原理运作。因此，为便于说明起见，以下实施例仅以第一画素电路组121为例进行说明。

驱动电路110耦接画素阵列120，用于驱动该画素电路组，至少包含一第一控制电路112和一第二控制电路114。本实施例的驱动电路110，在实作上可以是一种用于控制画素阵列120的芯片，可以涵盖但不限定为时序控制、行驱动器、及列驱动器等概念。以下仅针对其控制曝光时间(exposure time)及输出帧率(frame rate)的部份进行说明。

为了兼顾动态感测的灵敏度，以及静态画面的画质，本发明实施例可使画素阵列120同时产生多种曝光值的影像数据。举例来说，驱动电路110中的第一控制电路112耦接第一数量个红色第一像素电路Rs，并传送一第一传输信号TX1以控制每一红色第一像素电路Rs的一第一曝光时间。而第二控制电路114耦接第二数量个红色第二像素电路Rd，并传送一第二传输信号TX2以控制所述红色第二像素电路Rd的一第二曝光时间。由于画素阵列120中不同像素电路有不同曝光时间，输出影像数据的速度也可以产生区别。通常，侦测动态需要较高的帧率，而记录静态画面相对地不要求帧率，但要求较高的讯噪比(SNR)。因此，本实施例的第一控制电路112可控制红色第一像素电路Rs以一第一帧率输出一第一感光数值，而第二控制电路114可控制红色第二像素电路Rd以一第二帧率输出一第二感光数值。该第二帧率高于该第一帧率。要特别说明的是，第一控制电路112与第二控制电路114可分别具有第一位址解码器与第二位址解码器，用以分别产生非同步的第一帧率与第二帧率。另，要特别说明的是，由于第一传输信号TX1与第二传输信号TX2是分别经由第一控制电路112与第二控制电路114进行控制，因此第一曝光时间可以大于第二帧长度(frame length)。举例来说，驱动电路110可以控制画素阵列120以每秒30格的速度侦测动态影像变化，但同时又是以每秒1格的速度记录第一数字数据。第一帧数据与第二帧数据存储于frame buffer后，经由适当的算法进行第一帧数据与第二帧数据的融合(fusion)，即可得到每秒30格的高讯噪比影像。

在一实施例中，第一数量和第二数量的加总为4。第一数量可以是3，而第二数量是1。在另一实施例中，第一数量可以是2，而第二数量也是2。在进一步衍生的实施例中，第一数量和第二数量的加总不限定为4，也可以是9或更高的数字。因此，第一数量和第二数量的比例，是可以随着实作的需要而改变，例如，该第一数量和该第二数量的比例，可以是M比N，其中M和N是整数。

从红色第一像素电路Rs和红色第二像素电路Rd输出的感光数值可通过适当的算法而产生最终的影像数据。举例来说，影像感测电路100将红色第一像素电路Rs和红色第二像素电路Rd的感光数值乘以不同的增益值后，再进行加总，最后产生对应的画素值。不同颜色的画素值可再进行适当的调和而决定最终的影像数据，例如依据白平衡算法而调整三种颜色的平衡比例。换句话说，每一像素电路可对应不同的特定权重系数。多个不同像素电路的感光数值乘上对应的特定权重系数后再加总，而产生对应的画素值。但本发明不限于此。

换句话说，本实施例的画素阵列120，设计为可包含多个不同类型的画素电路组。每一像素电路上可设置不同种类的滤光片(未图示)而产生了第一画素电路组121、第二画素电路组122、第三画素电路组123和第四画素电路组124，以感测对应种类的光线。一般而言，影像数据经过后续处理后可成为帧率为每秒30张的影片档，本申请实施例适合用于低光照度下的动态监测。为了增加低光照度下动态监测的影像品质，本实施例可通过第二控制电路114纪录动态影像，以避免动态模糊(motion blur)，并通过第一控制电路112将画素阵列120中的部份像素电路的曝光时间拉长、增益值降低、且帧率调低，以大幅提高讯噪比。经由适当的算法进行第一帧影像与第二帧影像的融合(fusion)，即可得到无动态模糊(motion blur)的高讯噪比影像。

图2是本申请实施例的影像感测电路。在图2的实施例中绘示了四个像素电路212，用于感测光线而产生信号。影像感测电路100进一步包含一读取电路250，耦接每一像素电路212的输出端。读取电路250受到重置信号RST的控制而依照一特定时序运作，以读取对应像素电路所输出的值。举例来说，本实施例可将画素电路组210设置为，以三个像素电路212感测静态影像，并以一个像素电路212感测动态影像。如图2所示，第一控制电路112发出第一传输信号TX1控制画素电路组210中的三个像素电路212，依照第一帧率输出第一输出数据，而第二控制电路114控制第四个像素电路212，依照第二帧率输出第二输出数据。第一控制电路112发出的第一传输信号TX1，以及第二控制电路114发出的第二传输信号TX2，可控制对应的像素电路212的曝光输出时机与重置时机。需特别说明的是，图2只绘示一个读取电路250供多个像素电路212共用，此电路结构特别适合pixel binning mode操作，而能得到较低的杂讯，与较高的SNR。因此适合低光照度下的影像感测。另需特别说明的是，虽然图2只绘示一个读取电路250供多个像素电路212共用，在实作上并不限定于此。举例来说，影像感测电路200也可为不同类型的像素电路212分别设置对应的读取电路250，以简化输出数值的读取时序安排。

图2的实施例，适用于滚动式快门运作，由一扫描信号#S轮流扫描每一列(row)画素阵列120。同一时间内，画素阵列120中只有被扫描信号#S开启的一列画素电路组会进行数据读出运作。由于滚动式快门结构属于已知技术，省略基本介绍。

在图2中，读取电路250包含一爬坡电容Cr。爬坡电容Cr的第一端耦接画素电路组210中每一像素电路212的输出端，可在对应的时序上接收并存储像素电路212的输出数据。爬坡电容Cr的第二端串接至一爬坡电压Vr。当读取电路250受到一扫描信号#S的控制，即可依据一特定时序利用该爬坡电容Cr对爬坡电压的信号耦合，将浮动扩散点FD所存储的电位转换为读出信号OUT。读取电路250可包含一读入开关Mi和一输出开关Mo。当开启读入开关Mi，且扫描信号#S开启输出开关Mo时，读取电路250从输出开关Mo的汲极输出读出信号OUT。另一方面，浮动扩散点FD也受到一重置信号RST控制而被重置。举例来说，读取电路250通过重置开关Mr耦接至一重置电压Vrst。当一重置信号RST接通该开关时，浮动扩散点FD上的电位值被拉至重置电压Vrst。因此，重置信号RST搭配第一控制电路112和第二控制电路114所输出的第一传输信号TX1、第二传输信号TX2，可使读取电路250有序地依次读出每一像素电路212所输出的感光数值。读取电路250的设计可随着实际产品延革而有不同变化。重置电压Vrst可以是0电位，或是不同位阶的电压。爬坡电压Vr可以是向上的连续变化电压或向下的连续变化电压。本申请的实施例不限定于图2所示。

在图2中，第一控制电路112和第二控制电路114通过第一传输信号TX1和第二传输信号TX2的时序控制，以及重置信号RST的时序控制，使读取电路250依照一特定时序将每一像素电路212所输出的感光数值转换为读出信号OUT。在图2的实施例中，画素电路组210可用于代表图1中的第一画素电路组121、第二画素电路组122、第三画素电路组123、或第四画素电路组124其中任一者的具体实施例。每一像素电路212至少包含一感光二极管PD及开关电路M1。感光二极管PD的一端耦接地端，一端耦接一开关电路M1，可感光而累积电荷。开关电路M1可以是常见的晶体管或半导体，具有源极和汲极两端，分别耦接感光二极管PD和浮动扩散点FD。开关电路M1的闸极耦接至第一控制电路112或第二控制电路114而被控制导通状态。开关电路M1被导通时，可扮演信号传输的角色。

以下以第一控制电路112的运作为例，说明像素电路212中的感光二极管PD被重置时的信号运作实施例。当第一控制电路112传送第一传输信号TX1使开关电路M1的导通，并传送一重置信号RST导通重置开关Mr时，开关电路M1被导通至一重置电压Vrst，使感光二极管PD中所累积的电荷被重置为重置电压Vrst。可以理解的是，重置电压Vrst可以是一特定位准的电压，依据实作类型，可以是零电位或一高电位信号。第二控制电路114通过第二传输信号TX2控制像素电路212的方式亦是雷同，不再重复说明。

以下以第一控制电路112的运作为例，说明感光二极管PD被读出数据时的信号运作实施例。当第一控制电路112传送第一传输信号TX1使开关电路M1的导通，但重置开关Mr并未受到重置信号RST而导通时，感光二极管PD所累积的电荷产生感光数值，被存储至浮动扩散点FD。当读取电路250被扫描信号#S触发时，读取电路250将浮动扩散点FD所存储的感光数值通过读入开关Mi和输出开关Mo而输出为读出信号OUT。在一实施例中，多个像素电路212所感测的感光数值可以同时通过第一传输信号TX1的控制而被读取电路250读出，例如习知的像素合并模式(pixel binning mode)。读出信号OUT将被用于后续影像相关的信号处理，相关细节以传统技术为主，不在本实施例中详述。第二控制电路114通过第二传输信号TX2控制像素电路212的方式亦是雷同，不再重复说明。

综上所述，本实施例中的第一控制电路112和第二控制电路114，可利用操控第一传输信号TX1和第二传输信号TX2的时机，以及重置信号RST的时机，在不大幅增加画素阵列120硬体的前提下，输出不同帧率的数据，以适用于至少两种不同影像用途。可以理解的是，前述开关电路M1、读入开关Mi、输出开关Mo、及重置开关Mr可由各式晶体管实作。本实施例不为限定具体的实施方式。

在本实施例中，受第一控制电路112的第一传输信号TX1控制的三个像素电路212，功能等效于图1所示的红色第一像素电路Rs、缘色第一像素电路Gs或蓝色第一像素电路Bs，用于专责感测静态画面。相对地，受第二控制电路114的第二传输信号TX2控制的像素电路212，功能等效于图1所示的红色第二像素电路Rd、绿色第二像素电路Gd、或蓝色第二像素电路Bd，用于专责感测动态影像。在图2所述的两种传输信号和扫描信号#S、重置信号RST的协调之下，各像素电路所感测到的数据可分时地通过读取电路250转换为读出信号OUT而输出至后续处理单元。以下以图3说明影像感测电路200中信号运作的时序。

图3是本申请一实施例的感测电路运作时序图。横轴方向代表时间t。图2的画素电路组210中的四个像素电路212，因接受到的传输信号不同，而被定义为两种不同的功能，在此简称为静态像素电路和动态像素电路。静态像素电路被重置的时机表示为SRST。动态像素电路被重置的时机表示为DRST。静态像素电路被读出感光数值的时机表示为SOUT，而动态像素电路被读出感光数值的时机表示为DOUT。每一像素电路的曝光时间，可由重置结束起算，至读出时机止。因此静态像素电路和动态像素电路的曝光时间分别表示为Tes和Ted。由图3可知，动态像素电路的曝光时间Ted设置较短，而且输出帧率较高。在静态像素电路的一次曝光时间Tes内，动态像素电路可进行多次短曝光并输出感光数值。两种类型的像素电路的帧率比例，视实作需求，可以是任意比值以上。例如，两个帧率可以是M：N，其中M和N是整数。

在另一衍生的实施例中，本申请的画素电路组210中的静态像素电路和动态像素电路虽然各有不同的曝光时间长短，但最终被读出数据时机，也可以是同时。

在另一衍生的实施例中，该静态像素电路的曝光时间可以大于动态像素电路的帧时间长度(frame length)。

图4是本申请另一实施例的感测电路结构示意图。图4的影像感测电路400，可以是基于图1的影像感测电路100而衍生的实施例。其中，驱动电路110置换为驱动电路410。驱动电路410提供四组独立的控制电路，第一控制电路411、第二控制电路412、第三控制电路413和第四控制电路414，分别以传输信号第一传输信号TX1、第二传输信号TX2、第三传输信号TX3、及第四传输信号TX4控制画素阵列120中每一画素电路组中的不同像素电路。藉此，画素阵列120中的像素电路可被设置为适用于多个不同范围的曝光设定，有利于进一步实现高动态范围(High Dynamic Range；HDR)影像感测技术。

在图4中，与第一控制电路411耦接的像素电路以R1、G1、B1表示。与第二控制电路412耦接的像素电路以R2、G2、B2表示。与第三控制电路413耦接的像素电路以R3、G3、B3表示。与第四控制电路414耦接的像素电路以R4、G4、B4表示。以第一画素电路组421为例，第一画素电路组421中的像素电路R1有第一数量个、像素电路R2有第二数量个、像素电路R3有第三数量个、像素电路R4有第四数量个。第二画素电路组422、第三画素电路组423和第四画素电路组424中对应像素电路数量与第一画素电路组421原则雷同，不再重复说明。

以第一画素电路组421为例，第一控制电路411耦接所述像素电路R1，并传送一第一传输信号TX1以控制像素电路R1的一第一曝光时间。第二控制电路412耦接像素电路R2，并传送一第二传输信号TX2以控制像素电路R2的一第二曝光时间。第三控制电路413耦接像素电路R3，并传送一第三传输信号TX3以控制像素电路R3的一第三曝光时间。第四控制电路414耦接像素电路R4，并传送一第四传输信号以控制像素电路R4的一第四曝光时间。第二画素电路组422、第三画素电路组423和第四画素电路组424中对应像素电路受控制的方式原则上与第一画素电路组421雷同，不再重复说明。

在输出帧率的控制方面，图4的实施例可实现一个画素阵列420产出四种不同帧率的影像信号。第一控制电路411还可控制所述像素电路R1、G1、B1以一第一帧率输出一第一感光数值；第二控制电路412还可控制所述像素电路R2、G2、B2以一第二帧率输出一第二感光数值；第三控制电路413还可控制所述像素电路R3、G3、B3以一第三帧率输出一第三感光数值；第四控制电路414还可控制所述像素电路R4、G4、B4以一第四帧率输出一第四感光数值。本实施例的影像感测电路400可周期性地将每一画素电路组输出的该第一感光数值、该第二感光数值、该第三感光数值、以及该第四感光数值以特定算法融合后产生对应的画素值。

图5是本申请实施例的影像感测电路。图5的影像感测电路500，是基于图4的具体实施方式。其中，画素电路组210、像素电路212和读取电路250的电路结构与图2的实施例相似。画素电路组210在功能上等效于图4中的第一画素电路组421、第二画素电路组422、第三画素电路组423或第四画素电路组424其中之一。举例来说，图4的画素阵列420中所述的第一数量、第二数量、第三数量和第四数量最低可以设置为1，而形成图5的画素电路组210。其中，耦接第一控制电路411的像素电路212等效于像素电路R1、G1或B1。耦接第二控制电路412的像素电路212等效于像素电路R2、G2、或B2。耦接第三控制电路413的像素电路212等效于像素电路R3、G3、或B3。耦接第一控制电路411的像素电路212等效于像素电路R4、G4、或B4。

由图5的设计可知，一个画素电路组210中的像素电路受到四个独立信号的控制，而区分出四种不同功能的像素电路。通过控制电路的适当设计，这些像素电路的曝光时间和输出帧率可分别对应不同级别的范围，使影像感测电路500在画质提升、动态感测灵敏度、动态范围等多方面都能获得兼顾。需理解的是，虽然图5只绘示一个读取电路250供多个像素电路212共用，在实作上并不限定于此。举例来说，影像感测电路500也可为不同类型的像素电路212分别设置对应的读取电路250，以简化输出数值的读取时序安排。

图6是本申请另一实施例的影像感测电路。图6的影像感测电路600，与图1的实施例类似，至少包含一驱动电路610和一画素阵列620。画素阵列620中包含至少三种颜色的画素电路组。为便于说明，图6仅绘示用于感测红色的第一画素阵列621为代表。举例来说，画素阵列620中的每一个第一画素阵列621可包含第一数量个像素电路R1、第二数量个像素电路R2、和第三数量个像素电路R3。而在图6的实施例中，第一数量为1，第二数量为2，而第三数量为1。像素电路R1受第一控制电路611的第一传输信号TX1所控制、像素电路R2受第二控制电路612的第二传输信号TX2所控制，像素电路R3受第一控制电路611的第三传输信号TX3所控制。

由图6的设计可知，一个画素阵列620中的像素电路受到三个独立信号的控制，而区分出三种不同功能的像素电路。其中，第一传输信号TX1和第三传输信号TX3由第一控制电路611提供，而第二传输信号TX2由第二控制电路612提供。要特别说明的是，第一传输信号TX1和第三传输信号由TX3第一控制电路611提供，因此具有相同的帧率。而第二传输信号TX2由第二控制电路612提供，因此可具有不同的帧率。图6的实施例要表达的是，每一控制电路可产生多种切换控制信号给不同的像素电路，达成相同帧率但分时读出的操作模式。也可以产生一个控制信号给多个像素电路，达成像素合并模式。在某些情境中，尤其适合使用这样的设计。举例来说，第一传输信号TX1和第三传输信号TX3可以是具有相同的帧率，但时序上具有特定的平移关系。藉此，像素电路R1和R3分别受到第一传输信号TX1和第三传输信号TX3驱动时，可以避免读出时序冲突。

图7是本申请另一实施例的影像感测电路。图7的影像感测电路700，与图6的实施例类似，至少包含一驱动电路710和一画素阵列720。为便于说明，图7仅绘示用于感测红色的第一画素电路组721为代表。举例来说，画素阵列720中的每一个第一画素电路组721可包含第一数量个像素电路R1、第二数量个像素电路R2、第三数量个像素电路R3、和第四数量个像素电路R4。而在图7的实施例中，第一数量为1，第二数量为1，第三数量为1，而第四数量为1。像素电路R1受第一控制电路711的第一传输信号TX1所控制、像素电路R2受第二控制电路712的第二传输信号TX2所控制，像素电路R3受第一控制电路711的第三传输信号TX3所控制，而像素电路R4受第一控制电路711的第四传输信号TX4所控制。

由图7的设计可知，一个画素阵列720中的像素电路受到两个控制电路的控制，而能区分出四种不同功能的像素电路。其中，第一传输信号TX1、第三传输信号TX3、和第四传输信号TX4由第一控制电路711提供，而第二传输信号TX2由第二控制电路712提供。本实施例要表达的是，驱动电路710可以设计为包含多种等级的控制电路。例如，第一控制电路711是高级控制电路，可产生多种不同的传输信号。而第二控制电路712是简单控制电路，只能产生单一固定的传输信号。藉此，在设计产品时，可弹性针对实作需求而适当配置，以提升功能弹性，并降低成本。

图8是本申请另一实施例的影像感测电路。图8的影像感测电路800，是图7的实施例的进一步衍生，至少包含一驱动电路810和一画素阵列820。为便于说明，图8仅绘示第一画素电路组821为代表。举例来说，画素阵列820中的每一个第一画素电路组821可包含第一数量个像素电路R1、第二数量个像素电路R2、第三数量个像素电路R3、和第四数量个像素电路R4。而在图8的实施例中，第一数量为1，第二数量为1，第三数量为1，而第四数量为1。像素电路R1受第一控制电路811的第一传输信号TX1所控制、像素电路R2受第二控制电路812的第二传输信号TX2所控制，像素电路R3受第一控制电路811的第三传输信号TX3所控制，而像素电路R4受第二控制电路812的第四传输信号TX4所控制。

由图8的设计可知，一个画素阵列820中的像素电路受到两个控制电路的控制，而能区分出四种不同功能的像素电路。其中，第一传输信号TX1、第三传输信号TX3由第一控制电路811提供，而第二传输信号TX2和第四传输信号TX4由第二控制电路812提供。本实施例要表达的是，驱动电路810可以设计为多个多功能控制电路的集合。每个控制电路都可产生多种不同的传输信号，分别控制对应数量的像素电路。藉此，在设计产品时，可弹性针对实作需求而适当配置，以提升功能弹性，并降低成本。

图9是本申请另一实施例的影像感测电路。图9的影像感测电路900，是图7的实施例的进一步衍生，至少包含一驱动电路910和一画素阵列920。为便于说明，图9仅绘示第一画素电路组921为代表。举例来说，画素阵列920中的每一个第一画素电路组921可包含第一数量个像素电路R1、第二数量个像素电路R2、第三数量个像素电路R3、和第四数量个像素电路R4。而在图9的实施例中，第一数量为1，第二数量为1，第三数量为1，而第四数量为1。驱动电路910中除了包含第一控制电路911和第二控制电路912，还包含一第三控制电路913。像素电路R1受第一控制电路911的第一传输信号TX1所控制、像素电路R2受第二控制电路912的第二传输信号TX2所控制，像素电路R3受第三控制电路913的第三传输信号TX3所控制，而像素电路R4受第一控制电路911的第四传输信号TX4所控制。

由图9的设计可知，一个画素阵列920中的像素电路受到三个控制电路的控制，而能区分出四种不同功能的像素电路。其中，第一传输信号TX1、第四传输信号TX4由第一控制电路911提供，第二传输信号TX2由第二控制电路912提供，而第三传输信号TX3由第三控制电路913提供。要特别说明的是，本实施例具有三个控制电路，因此可以具有三个不同的帧率。本实施例要表达的是，驱动电路910可以设计为包含多种等级的控制电路。例如，第一控制电路911是高级控制电路，可产生多种不同的传输信号。而第二控制电路912和第三控制电路913是简单控制电路，只能产生单一固定的传输信号。藉此，在设计产品时，可弹性针对实作需求而适当配置，以提升功能弹性，并降低成本。

图10是本申请一实施例的影像感测装置1000架构图。图10的影像感测装置1000是基于前述实施例的影像感测电路100所衍生，适用于各种需要同时侦测动态及捕捉影像、或高动态范围HDR的应用情境。举例来说，保全监视器，行车纪录器，或电动车的自动驾驶系统。影像感测装置1000中可包含一影像感测电路1020。影像感测电路1020可依据前述各影像感测电路的实施例而设计，包含多个画素电路组。每一画素电路组中分别覆盖有不同类型的滤光片，例如红滤光片1022、绿滤光片1024和蓝滤光片1026，用于感测对应范围的可见光。可以理解的是，三种原色的滤光片所涵盖的波长范围彼此不相同。影像感测装置1000中还可包含多个位址解码器，例如第一位址解码器1002和第二位址解码器1004，做为前述实施例中所提的控制电路。影像感测装置1000中还包含一模数转换器1030，耦接影像感测电路1020。影像感测电路1020所感测到的原始电压或电流信号，首先会传送至模数转换器1030。模数转换器1030可将信号转换为数字型式，再传送至数字信号处理器1040进行处理。数字信号处理器1040可配合第一位址解码器1002和第二位址解码器1004而依第一帧率与第二帧率分别处理静态影像录制功能和动态影像感测功能。可以理解的是，第一位址解码器1002和第二位址解码器1004可提供等效于前述图1至图9实施例的控制电路的功能。数字信号处理器1040中可包含动态感测模块1042和影像处理模块1044，分别职掌不同类型的感测功能。动态感测模块1042可以第二帧率处理模数转换器1030输出的数字数据，快速的感测画面中的动态变化。影像处理模块1044可以第二帧率处理模数转换器1030输出的数字数据，融合不同帧率的数据以产生高品质的视讯影像，还原现场画质和色彩。

在图10的实施例中，数字信号处理器1040中包含一图框暂存器1046(framebuffer)，用于暂存模数转换器1030输出的数字数据。举例来说，图框暂存器1046暂存多笔感测信号。动态感测模块1042进行动态感测时，从图框暂存器1046中读取前后连续二或多个图框的数字数据，进行差分比对，以判断动态。

图框暂存器1046可用来将前一张图先存储起来，当第二张图的信号进来后，才有前一张已存储图可以作比较基础。一般在DVS中判断动态的方法，是将前后二张图相减，所以模数转换器1030可将第一张图和第二张图的信号暂存于图框暂存器1046，再由动态感测模块1042从图框暂存器1046中读入第一张图和第二张图并进行相减而判断动态变化。

影像处理模块1044在产生视讯影像时，可从图框暂存器1046中读取一画素所对应的多个子画素电路所产生的数字数据，并根据每一子画素电路的参数，例如曝光长度、增益值、或权重系数等，进行一特定的融合演算(Fusion)，将所述数字数据融合而成该画素的影像值。由于影像处理模块1044所产生的视讯影像是从所有子画素的资讯融合而得，空间分辨率并未减损，也就是融合完成的影像具有完整的空间分辨率，所以不会有影像品质降低的问题。在本发明的实施例中，具有RGB格式的影像信号，与红外线动态信号DVS(IR)是在同一芯片中产生，也可以在同一芯片当中进行此二种信号的影像融合。

在进一步的实施例中，为了加强影像感测电路1020获取红外光影像，影像感测装置1000中可进一步包含一发光二极管驱动电路1006，用于耦接一红外线发光二极管1008，对目标空间或目标物件进行照射。影像感测装置1000的实际设计，可随应用情境而有弹性衍生。图10的说明仅供示例性质，不为限制。

图11是依据本申请的影像感测电路的运作方法实施例。图1至图10的影像感测电路，其中的控制电路的运作过程，可以总结为以下步骤。在步骤1102中，第一控制电路控制第一像素电路，使第一画素电路组曝光第一曝光时间而产生第一感测数据。在步骤1104中，第一控制电路控制读取电路，使读取电路以第一帧率依据该第一感测数据而产生第一输出信号。在步骤1106中，第二控制电路控制第二像素电路，使第二画素电路组曝光第二曝光时间而产生第二感测数据。在步骤1108中，第二控制电路控制读取电路，使读取电路以第二帧率依据该第二感测数据而产生第二输出信号。最后，本发明的影像感测电路，还可在步骤1110中，以特定的算法融合成最后影像。算法可例如为:分别将第一输出信号和第二输出信号依据第一曝光时间、第二曝光时间、第一帧率、第二帧率而乘上不同增益值后加总为合成值。所述合成值的运算，可以依据实作需求而弹性调整增益值比例，以便在各种不同的应用情境下，优化每一影像画素的输出效果。

在进一步衍生的实施例中，图1的画素阵列120或图10的画素阵列1020中的多个画素电路组，可以是以组拜尔阵列(Group Bayer Pattern)方式排列。

在进一步衍生的实施例中，图1的画素阵列120或图10的画素阵列1020中的多个画素电路组，可以是以二乘二共用浮动扩散点(2x2 share FD)方式排列。

在进一步衍生的实施例中，图1中的第一控制电路112可包含一第一位址解码器，用于控制该第一帧率。图1中的第二控制电路114中可包含一第二位址解码器，用于控制该第二帧率。该第一帧率和该第二帧率可以是非同步的方式运作。其他实施例，例如图2、图4至图9中的控制器也可类此逻辑实施。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上面结合图式对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属本申请的保护之内。