一种显示面板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板和显示装置。

背景技术

随着显示技术的发展，液晶显示(Liquid Crystal Display，LCD)面板和有机发光二极管(Organic Light Emitting Diode，0LED)显示面板逐渐成为显示领域的两大主流显示面板，LCD面板和OLED显示面板被广泛应用于电脑、手机、穿戴设备、车载等本领域技术人员可知的可集成显示功能的设备(包括显示装置)或场景中。

现有的显示面板，包括显示区和非显示区，显示区包括多条扫描线、多条数据线和多个像素电路，像素电路在扫描线的扫描信号的控制下，写入数据线的数据信号，进而控制像素电路所在的像素进行画面显示；非显示区包括扇出区，扇出区包括扇出走线，显示面板的显示区设置有连接数据线与扇出走线的连接走线，以实现窄边框设计。

发明内容

本发明提供了一种显示面板和显示装置，以减小信号线之间的耦合对数据信号的影响，提高显示面板的显示效果。

根据本发明的一方面，提供了一种显示面板，包括显示区，显示区包括：

多个像素电路，沿第一方向和第二方向阵列排布，多个像素电路沿第一方向排列成行；像素电路包括驱动晶体管、数据写入晶体管和第一复位晶体管，数据写入晶体管的第一端与驱动晶体管的第一端耦接，第一复位晶体管的第一端与驱动晶体管的栅极耦接；

多条信号写入控制线和多条复位控制线，沿第二方向排列；信号写入控制线与数据写入晶体管的栅极耦接；复位控制线与第一复位晶体管的栅极耦接；

多条数据线，沿第一方向排列，数据线与数据写入晶体管的第二端耦接；

多条连接走线，连接走线包括沿第一方向延伸的第一连接线段和沿第二方向延伸的第二连接线段，第一连接线段与数据线电连接；

为第N+i+1行像素电路提供的复位控制信号记为第N+i+1复位控制信号，为第N行像素电路提供的写入控制信号记为第N写入控制信号，第N+i+1复位控制信号的使能电平的第一电压沿与第N写入控制信号的使能电平不交叠，和/或，第N+i+1复位控制信号的使能电平的第二电压沿与第N写入控制信号的使能电平不交叠；

其中，在同一个复位控制信号的使能电平中，第二电压沿位于第一电压沿之后，N为正整数，i为自然数。

根据本发明的另一方面，提供了一种显示装置，包括上述显示面板。

本发明实施例提供的显示面板中，通过设置第N+i+1复位控制信号的使能电平的第一电压沿与第N写入控制信号的使能电平不交叠，和/或，第N+i+1复位控制信号的使能电平的第二电压沿与第N写入控制信号的使能电平不交叠。可以将复位控制信号进行跳变的时刻避开写入控制信号控制第N行像素电路进行数据写入的时段。在写入控制信号控制像素电路进行数据写入的时段，复位控制信号不会引起数据信号异常，减小了在像素电路进行数据写入时，复位控制线与连接走线的第一连接线段的耦合，对数据信号的影响。有利于各像素电路写入准确的数据信号，提高显示面板的显示效果。

应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中显示面板的俯视结构示意图；

图2是图1中显示面板的局部结构示意图；

图3是图2显示面板中像素电路的示意图；

图4是图2中显示区的驱动时序示意图；

图5是本发明实施例提供的一种显示面板的俯视结构示意图；

图6是图5显示面板中像素电路的示意图；

图7是本发明实施例提供一种显示区的驱动时序示意图；

图8是本发明实施例提供的又一种显示区的驱动时序示意图；

图9是本发明实施例提供的又一种显示区的驱动时序示意图；

图10是本发明实施例提供的又一种显示区的驱动时序示意图；

图11是本发明实施例提供的又一种显示区的驱动时序示意图；

图12是本发明实施例提供的又一种显示区的驱动时序示意图；

图13是本发明实施例提供的又一种显示区的驱动时序示意图；

图14是本发明实施例提供的又一种显示区的驱动时序示意图；

图15是本发明实施例提供的又一种显示区的驱动时序示意图；

图16是本发明实施例提供的一种显示面板的俯视结构示意图；

图17是本发明实施例提供又一种显示面板的驱动时序示意图；

图18是本发明实施例提供又一种显示面板的驱动时序示意图；

图19是本发明实施例提供又一种显示面板的驱动时序示意图；

图20是本发明实施例提供又一种显示面板的驱动时序示意图；

图21是本发明实施例提供又一种显示面板的驱动时序示意图；

图22是本发明实施例提供又一种显示面板的驱动时序示意图；

图23是本发明实施例提供又一种显示面板的驱动时序示意图；

图24是本发明实施例提供又一种显示面板的驱动时序示意图；

图25是本发明实施例提供的一种显示装置的俯视结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

研究发现，设置于显示区中的连接走线，与显示区中的其他信号线会产生耦合。例如，扫描线与连接走线发生耦合，使得数据信号异常。

图1是现有技术中显示面板的俯视结构示意图。参考图1，显示面板包括显示区AA’和非显示区NA’，非显示区NA’包括扇出区A1’，扇出区A1’包括多条扇出走线S’。显示区AA’包括沿第二方向Y延伸并沿第一方向X排列的多条数据线DL’，第一方向X和第二方向Y相交。数据线DL’与扇出走线S’电连接。其中，部分数据线DL’通过连接走线FL’与扇出走线S’电连接。连接走线FL’位于显示区AA’，且包括沿第一方向X延伸的第一连接线段FL-a’和沿第二方向Y延伸的第二连接线段FL-b’。第一连接线段FL-a’与显示区AA’中的数据线DL’电连接，第二连接线段FL-b’与扇出走线S’电连接。显示面板10’还包括台阶区Q’，控制芯片等设置于台阶区Q’中。

图2是图1中显示面板的局部结构示意图，图3是图2显示面板中像素电路的示意图，图4是图2中显示区的驱动时序示意图。参考图2、图3和图4，显示面板还包括第一栅极驱动电路VSR1’和第二栅极电路VSR2’。显示区AA’还包括脉冲控制线L1’和发光控制线EML’。第一栅极驱动电路VSR1’包括多个级联的移位寄存器L-VSR’，各移位寄存器L-VSR’向脉冲控制线L1’提供扫描信号。第二栅极驱动电路VSR2’包括多个级联的移位寄存器E-VSR’，各移位寄存器E-VSR’向发光控制线EML’提供发光控制信号。脉冲控制线L1’包括第一子控制线L11’和第二子控制线L12’。像素电路01’包括电源写入晶体管M1、数据写入晶体管M2、驱动晶体管M3、补偿晶体管M4、第一复位晶体管M5、发光控制晶体管M6、第二复位晶体管M7和存储电容C。第二子控制线L12’与位于同一行的像素电路01’的第一复位晶体管M5的栅极耦接，用于将扫描信号作为复位控制信号提供给第一复位晶体管M5的栅极，复位控制信号为使能电平时，实现对驱动晶体管M3的栅极电位进行重置。第一子控制线L11’与位于同一行的像素电路01’的数据写入晶体管M2的栅极耦接，用于将扫描信号作为写入控制信号提供给数据写入晶体管M2的栅极，写入控制信号为使能电平时，将数据信号写入驱动晶体管M3的栅极。发光控制线EML’与位于同一行的像素电路01’的电源写入晶体管M1的栅极和发光控制晶体管M6的栅极耦接，用于提供发光控制信号。将为第N行像素电路P(N)提供的写入控制信号记为第N写入控制信号SD(N)，将为第N行像素电路P(N)提供的复位控制信号记为第N复位控制信号SV(N)，将为第M列像素电路01’提供的数据信号记为第M数据信号D(M)，将为第N行像素电路P(N)提供的发光控制信号记为第N数据信号EM(N)，N和M均为正整数。其中，第N行像素电路P(N)指的是第N行中的像素电路01’。

可以理解的是，显示区AA’还包括第一电源信号线PVDD、第二电源信号线PVEE、第一复位信号线Vref1和第二复位信号线Vref2(图中未示出)。第一电源信号线PVDD与所有像素电路01’的电源写入晶体管M1耦接，用于提供第一电源信号。第二电源信号线PVEE与所有像素电路01’的发光元件OLED耦接，用于提供第二电源信号，其中，发光元件OLED为像素电路01’所驱动，发光元件OLED包括但不限于Micro LED、Mini LED等发光器件。第一复位信号线Vref1与所有像素电路01’的第一复位晶体管M5耦接，用于提供第一复位信号。第二复位信号线Vref2与所有像素电路01’的第二复位晶体管M7耦接，用于提供第二复位信号。一般而言，第一电源信号、第二电源信号、第一复位信号和第二复位信号均为固定信号，当然，在某些应用场景下，也可以将第一电源信号、第二电源信号、第一复位信号和第二复位信号中的至少一者设为可变信号。本发明实施例对此不再进行说明。

现有技术中，第一子控制线L11’与下一行中的第二子控制线L12’电连接，均由同一个移位寄存器L-VSR’提供信号。本发明各实施例中的行指的是像素电路阵列排布所形成的行。对于相邻两行的像素电路01’，第N+1行的复位控制信号SV(N+1)与第N行的写入控制信号SD(N)相同；对于同一行的像素电路01’，第N行的复位控制信号SV(N)位于第N行的写入控制信号SD(N)之前，第N+1行的复位控制信号SV(N+1)位于第N+1行的写入控制信号SD(N+1)之前。例如，t1阶段位于t2阶段之前，在t1阶段，第一行像素电路P1进行驱动晶体管M3栅极的复位，在t2阶段，第一行像素电路P1进行数据信号的写入，第二行像素电路P2进行驱动晶体管M3栅极的复位，第一写入控制信号SD1跳变时，第二复位控制信号SV2也跳变。与第二行的第二子控制线L12’距离较近的第一连接线段FL-a’会被耦合，与第二行中第一连接线段FL-a’电连接的第二列的数据线DL’上的第二数据信号D2会受第二复位控制信号SV2的跳变耦合拉低或拉高，导致第一行的第二个像素电路01’驱动的子像素偏亮或偏暗。在t3阶段，第二行像素电路P2进行数据信号的写入，第三行像素电路P3进行驱动晶体管M3栅极的复位，第二写入控制信号SD2跳变时，第三复位控制信号SV3也跳变。与第三行的第二子控制线L12’距离较近的第一连接线段FL-a’会被耦合，与第三行中第一连接线段FL-a’电连接的第三列的数据线DL’上的第三数据信号D3会受第三复位控制信号SV3的跳变耦合拉低或拉高，导致第二行的第三个像素电路01’驱动的子像素偏亮或偏暗。在t4阶段，第三行像素电路P3进行数据信号的写入，同理，还会导致第三行的第四个像素电路01’驱动的子像素偏亮或偏暗。

对于同一行的像素电路01’而言，在复位控制信号控制像素电路01’进行驱动晶体管M3栅极的复位和写入控制信号控制像素电路01’进行数据信号的写入时，发光控制信号一直为电源写入晶体管M1和发光控制晶体管M6的非使能电平。在像素电路01’完成数据信号的写入之后，发光控制信号才跳变为电源写入晶体管M1和发光控制晶体管M6的使能电平。所以，发光控制信号不会在像素电路01’进行数据信号的写入时影响该行的数据信号。例如，在第一行的发光控制信号EM1跳变时，第一行像素电路P1已完成数据信号的写入；在第二行的发光控制信号EM2跳变时，第二行像素电路P2已完成数据信号的写入；在第三行的发光控制信号EM3跳变时，第三行像素电路P3已完成数据信号的写入。

基于此，本发明实施例提供了一种显示面板，该显示面板的显示区的复位控制线不复用上一行的信号写入控制线，通过对复位控制信号的设计，改善了子像素异常发光的问题。

图5是本发明实施例提供的一种显示面板的俯视结构示意图，图6是图5显示面板中像素电路的示意图，图7是本发明实施例提供一种显示区的驱动时序示意图。参考图5、图6和图7，为了简化附图，便于说明，图5中仅示出了显示面板的部分结构。显示面板包括显示区AA，显示区AA包括多个像素电路01、多条信号写入控制线SDL和多条复位控制线SVL、多条数据线DL和多条连接走线FL。多个像素电路01沿第一方向X和第二方向Y阵列排布，多个像素电路01沿第一方向X排列成行，多个像素电路01沿第二方向Y排列成列。多条信号写入控制线SDL和多条复位控制线SVL均沿沿第二方向Y排列。在一实施方式中，多条信号写入控制线SDL和多条复位控制线SVL沿第一方向X延伸。多条数据线DL沿第一方向X排列。在一实施方式中，多条数据线DL沿第二方向Y延伸。连接走线FL包括沿第一方向X延伸的第一连接线段FL-a和沿第二方向Y延伸的第二连接线段FL-b，第一连接线段FL-a与数据线DL电连接，第二连接线段FL-b与位于非显示区的扇出走线电连接。

显示区AA还包括发光控制线EML。显示面板还包括复位扫描驱动电路VSR1、写入扫描驱动电路VSR2和发光扫描驱动电路VSR3。复位扫描驱动电路VSR1包括多个级联的移位寄存器SV-VSR，各移位寄存器SV-VSR向复位控制线SVL提供复位控制信号。写入扫描驱动电路VSR2包括多个级联的移位寄存器SD-VSR，各移位寄存器SD-VSR向写入控制线SDL提供写入控制信号。发光扫描驱动电路VSR3包括多个级联的移位寄存器E-VSR，各移位寄存器E-VSR向发光控制线EML提供发光控制信号。显示面板中采用分立设置的复位控制线SVL和信号写入控制线SDL，分别提供复位控制信号和写入控制信号，从而为复位控制信号和写入控制信号提供了丰裕的设计空间。

需要说明的是，图中仅是示例性的示出了复位扫描驱动电路VSR1、写入扫描驱动电路VSR2和发光扫描驱动电路VSR3位于显示区AA的一侧，在其他实施方式中，复位扫描驱动电路VSR1、写入扫描驱动电路VSR2和发光扫描驱动电路VSR3中的至少一个可位于显示区AA的两侧或三侧。本发明实施例对复位扫描驱动电路VSR1、写入扫描驱动电路VSR2和发光扫描驱动电路VSR3的具体设置方式不做限定。

像素电路01的结构与现有技术的相同之处不再赘述，仅对不同之处进行说明。像素电路01中，第一复位晶体管M5的栅极与复位控制线SVL耦接，数据写入晶体管M2的栅极与写入控制线SDL耦接。像素电路01中的各晶体管均为P型晶体管。在其它可选的实施例中，像素电路01中的各晶体管也可以均为N型晶体管，或者部分为P型晶体管，部分为N型晶体管。可以根据不同类型的晶体管提供不同的使能电平，使能电平为能够使晶体管导通的电平，例如，对于P型晶体管，使能电平为低电平，对于N型晶体管，使能电平为高电平。

对于本发明实施例而言，信号的使能电平不仅指控制晶体管导通的低电平和高电平，还指信号控制晶体管导通处于导通状态的时段。一般在时序中认为使能电平为该信号控制晶体管导通处于导通状态的时段，第一电压沿为该信号控制晶体管导通处于导通状态的起始时刻，第二电压沿为该信号控制晶体管导通处于导通状态的终止时刻。在同一个复位控制信号的使能电平中，其第二电压沿位于第一电压沿之后，在同一个写入控制信号的使能电平中，其第二电压沿也位于第一电压沿之后。

为第N+i+1行像素电路P(N+i+1)提供的复位控制信号记为第N+i+1复位控制信号SV(N+i+1)，为第N行像素电路P(N)提供的写入控制信号记为第N写入控制信号SD(N)。通过设置第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿与第N写入控制信号SD(N)的使能电平不交叠，和/或，第N+i+1复位控制信号SV(N+i+1)的使能电平的第二电压沿与第N写入控制信号SD(N)的使能电平不交叠，可以将第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿和/或第二电压沿设置于第N写入控制信号SD(N)的使能电平之外，在第N行像素电路P(N)写入数据信号时，第N+i+1复位控制信号SV(N+i+1)不会发生跳变，也不会引起数据信号的变化。其中，i为自然数，i为0、1、2、3……。

示例性的，i＝0，在第N+1复位控制信号SV(N+1)进行跳变时，第N写入控制信号SD(N)已经控制第N行像素电路P(N)完成数据信号写入。参考图7，第二复位控制信号SV2跳变耦合第二数据信号D2发生变化时，第一写入控制信号SD1已经控制第一行像素电路P1完成数据信号写入，第一行像素电路P1可写入正常的第二数据信号D2。第三复位控制信号SV3跳变耦合第三数据信号D3发生变化时，第二写入控制信号SD2已经控制第二行像素电路P2完成数据信号写入，第二行像素电路P2可写入正常的第三数据信号D3。i＝0时，相同序数的复位控制信号和写入控制信号同步相邻。

图8是本发明实施例提供的又一种显示区的驱动时序示意图，i＝1，在第N+2复位控制信号SV(N+2)进行跳变时，第N写入控制信号SD(N)已经控制第N行像素电路P(N)完成数据信号写入。参考图8，第三复位控制信号SV3跳变耦合第三数据信号D3发生变化时，第一写入控制信号SD1已经控制第一行像素电路P1完成数据信号写入，第一行像素电路P1可写入正常的第三数据信号D3。第四复位控制信号SV4跳变耦合第四数据信号D4发生变化时，第二写入控制信号SD2已经控制第二行像素电路P2完成数据信号写入，第二行像素电路P2可写入正常的第四数据信号D4。同理，i为其他正整数时，在第N+i+1复位控制信号SV(N+i+1)进行跳变时，第N写入控制信号SD(N)已经控制第N行像素电路P(N)完成数据信号写入。i＝1时，相同序数的复位控制信号和写入控制信号间隔一个单位时长H。相比于图7，图8中复位控制信号向前移动了一个单位时长H。

示例性地，参考图8，i＝1，在第N+1复位控制信号SV(N+1)进行跳变时，第N写入控制信号SD(N)还未控制第N行像素电路P(N)进行数据信号写入。例如第二复位控制信号SV2跳变耦合第二数据信号D2发生变化时，第一写入控制信号SD1还未控制第一行像素电路P1进行数据信号写入的阶段，在第一写入控制信号SD1控制第一行像素电路P1进行数据信号写入时，第二数据信号D2已恢复正常，第一行像素电路P1可写入正常的第二数据信号D2。第三复位控制信号SV3跳变耦合第三数据信号D3发生变化时，第二写入控制信号SD2还未控制第二行像素电路P2进行数据信号写入，在第二写入控制信号SD2控制第二行像素电路P2进行数据信号写入时，第三数据信号D3已恢复正常，第二行像素电路P2可写入正常的第三数据信号D3。

本发明实施例提供的显示面板中，通过设置第N+i+1复位控制信号SV(N+1)的使能电平的第一电压沿与第N写入控制信号SD(N)的使能电平不交叠，和/或，第N+i+1复位控制信号的使能电平的第二电压沿与第N写入控制信号的使能电平不交叠。可以将复位控制信号进行跳变的时刻避开写入控制信号控制第N行像素电路P(N)进行数据写入的时段。在写入控制信号控制像素电路01进行数据写入的时段，复位控制信号不会引起数据信号异常，减小了在像素电路01进行数据写入时，复位控制线SVL与连接走线FL的第一连接线段FL-a的耦合，对数据信号的影响。有利于各像素电路01写入准确的数据信号，提高显示面板的显示效果。

可选的，第N+i+1复位控制信号SV(N+i+1)的使能电平的第二电压沿，位于第N写入控制信号SD(N)的使能电平之后。

示例性的，继续参考图7，以使能电平为低电平，第一电压沿为下降沿，第二电压沿为上升沿为例。i＝0，N＝1时，第二复位控制信号SV2的上升沿位于第一写入控制信号SD1的使能电平之后。第二复位控制信号SV2的上升沿影响第二数据信号D2时，第一行像素电路P1已完成数据信号的写入。i＝0，N＝2时，第三复位控制信号SV3的上升沿位于第二写入控制信号SD2的使能电平之后。第三复位控制信号SV3的上升沿影响第三数据信号D3时，第二行像素电路P2已完成数据信号的写入。如此，可以使得第N+1复位控制信号SV(N+1)的使能电平的第二电压沿出现时，已经完成第N写入控制信号SD(N)所对应的第N行像素电路P(N)的数据写入过程，第N+1复位控制信号SV(N+1)的第二电压沿不影响第N行像素电路P(N)对第N+1数据信号D(N+1)的写入，可提高数据写入过程时第N+1数据信号D(N+1)的准确性，使得第N+1数据信号D(N+1)可以以较准确的电位写入第N行像素电路P(N)，提高显示效果。

继续参考图8，i＝1，N＝1时，第三复位控制信号SV3的上升沿位于第一写入控制信号SD1的使能电平之后。第三复位控制信号SV3的上升沿影响第三数据信号D3时，第一行像素电路P1已完成数据信号的写入。i＝1，N＝2时，第四复位控制信号SV4的上升沿位于第二写入控制信号SD2的使能电平之后。第四复位控制信号SV4的上升沿影响第四数据信号D4时，第二行像素电路P2已完成数据信号的写入。如此，可以使得第N+2复位控制信号SV(N+2)的使能电平的第二电压沿出现时，已经完成第N写入控制信号SD(N)所对应的第N行像素电路P(N)的数据写入过程，第N+2复位控制信号SV(N+2)的第二电压沿不影响第N行像素电路P(N)对第N+2数据信号D(N+2)的写入，可提高数据写入过程时数据信号第N+2数据信号D(N+2)的准确性，使得第N+2数据信号D(N+2)可以以较准确的电位写入第N行像素电路P(N)，提高显示效果。可以理解的是，图8的复位控制信号还可以继续向前移动，i也可以是其他整数，本发明实施例不再一一赘述。

可选的，第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿，位于第N写入控制信号SD(N)的使能电平之后。

示例性的，继续参考图7，i＝0，N＝1时，第二复位控制信号SV2的下降沿位于第一写入控制信号SD1的使能电平之后。在第二复位控制信号SV2下降沿影响第二数据信号D2时，第一行像素电路P1已完成数据信号的写入。i＝0，N＝2时，第三复位控制信号SV3下降沿位于第二写入控制信号SD2的使能电平之后。在第三复位控制信号SV3下降沿影响第三数据信号D3时，第二行像素电路P2已完成数据信号的写入。如此，可以使得第N+1复位控制信号SV(N+1)的使能电平的第一电压沿出现时，已经完成第N写入控制信号SD(N)所对应的第N行像素电路P(N)的数据写入过程，第N+1复位控制信号SV(N+1)的第一电压沿不影响第N行像素电路P(N)对第N+1数据信号D(N+1)的写入，可提高数据写入过程时第N+1数据信号D(N+1)的准确性，使得第N+1数据信号D(N+1)可以以较准确的电位写入第N行像素电路P(N)，提高显示效果。

继续参考图8，i＝1，N＝1时，第三复位控制信号SV3下降沿位于第一写入控制信号SD1的使能电平之后。在第三复位控制信号SV3下降沿影响第三数据信号D3时，第一行像素电路P1已完成数据信号的写入。i＝1，N＝2时，第四复位控制信号SV4下降沿位于第二写入控制信号SD2的使能电平之后。在第四复位控制信号SV3下降沿影响第四数据信号D4时，第二行像素电路P2已完成数据信号的写入。如此，可以使得第N+2复位控制信号SV(N+2)的使能电平的第一电压沿出现时，已经完成第N写入控制信号SD(N)所对应的第N行像素电路P(N)的数据写入过程，第N+2复位控制信号SV(N+2)的第一电压沿不影响第N行像素电路P(N)对第N+2数据信号D(N+2)的写入，可提高数据写入过程时第N+2数据信号D(N+2)的准确性，使得第N+2数据信号D(N+2)可以以较准确的电位写入第N行像素电路P(N)，提高显示效果。可以理解的是，图8的复位控制信号还可以继续向前移动，i也可以是其他整数，本发明实施例不再一一赘述。

可选的，第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿，位于第N写入控制信号SD(N)的使能电平之前。

示例性的，图9是本发明实施例提供的又一种显示区的驱动时序示意图，参考图9，以使能电平为低电平，第一电压沿为下降沿，第二电压沿为上升沿为例。i＝0，N＝1时，第二复位控制信号SV2的下降沿位于第一写入控制信号SD1的使能电平之前。在第二复位控制信号SV2的下降沿影响第二数据信号D2时，第一行像素电路P1还未进行数据信号的写入，在第一行像素电路P1进行数据信号的写入时，第二数据信号D2已恢复正常。i＝0，N＝2时，第三复位控制信号SV3的下降沿位于第二写入控制信号SD2的使能电平之前。在第三复位控制信号SV3的下降沿影响第三数据信号D3时，第二行像素电路P2还未进行数据信号的写入，在第二行像素电路P2进行数据信号的写入时，第三数据信号D3已恢复正常。i＝0时，相同序数的复位控制信号和写入控制信号同步相邻。在第N+1复位控制信号SV(N+1)的使能电平的第一电压沿出现时，第N写入控制信号SD(N)所对应的第N行像素电路P(N)还未开始数据写入过程，第N行像素电路P(N)对第N数据信号D(N)的写入时，被第N+1复位控制信号SV(N+1)的第一电压沿影响的第N+1数据信号D(N+1)已恢复正常，第N+1数据信号D(N+1)可以以较准确的电位写入第N行像素电路P(N)，提高显示效果。

图10是本发明实施例提供的又一种显示区的驱动时序示意图，参考图10，i＝1，N＝1时，第三复位控制信号SV3的下降沿位于第一写入控制信号SD1的使能电平之前。在第三复位控制信号SV3的下降沿影响第三数据信号D3时，第一行像素电路P1还未进行数据信号的写入，在第一行像素电路P1进行数据信号的写入时，第三数据信号D3已恢复正常。i＝1，N＝2时，第四复位控制信号SV4的下降沿位于第二写入控制信号SD2的使能电平之前。在第四复位控制信号SV4下降沿影响第四数据信号D4时，第二行像素电路P2还未进行数据信号的写入，在第二行像素电路P2进行数据信号的写入时，第四数据信号D4已恢复正常。i＝1时，相同序数的复位控制信号和写入控制信号间隔一个单位时长H。相比于图9，图10中复位控制信号向前移动了一个单位时长H。在第N+2复位控制信号SV(N+2)的使能电平的第一电压沿出现时，第N写入控制信号SD(N)所对应的第N行像素电路P(N)还未开始数据写入过程，第N行像素电路P(N)对第N数据信号D(N)的写入时，被第N+2复位控制信号SV(N+2)的第一电压沿影响的第N+2数据信号D(N+2)已恢复正常，使得第N+2数据信号D(N+2)可以以较准确的电位写入第N行像素电路P(N)，提高显示效果。可以理解的是，图10的复位控制信号还可以继续向前移动，i也可以是其他整数，本发明实施例不再一一赘述。

可选的，第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿与第N写入控制信号SD(N)的使能电平的第一电压沿之间的时间间隔大于第一阈值。

其中，第一阈值是指数据信号的电位受到复位控制信号的使能电平的第一电压沿的影响后恢复至正常电位的时间。

示例性的，图11是本发明实施例提供的又一种显示区的驱动时序示意图，参考图11，以使能电平为低电平，第一电压沿为下降沿，第二电压沿为上升沿为例。i＝0，N＝1时，第二复位控制信号SV2的下降沿位于第一写入控制信号SD1的下降沿之前，且两者之间的时间间隔Δt01大于第一阈值。i＝0，N＝2时，第三复位控制信号SV3的下降沿位于第二写入控制信号SD2的下降沿之前，且两者之间的时间间隔Δt02大于第一阈值。在第N+1复位控制信号SV(N+1)的第一电压沿影响第N+1数据信号D(N+1)，且间隔了较长时间后，第N写入控制信号SD(N)所对应的第N行像素电路P(N)才开始数据写入过程，受到影响的第N+1数据信号D(N+1)有足够时间可以恢复至正常电位。如此，使得第N行像素电路P(N)可以写入正常电位的第N数据信号D(N)，减小了第N+1复位控制信号SV(N+1)对第N行像素电路P(N)写入的第N+1数据信号D(N+1)的影响，避免第N行像素电路P(N)开始进行数据信号的写入时，第N+1数据信号D(N+1)还未恢复至正常电位，异常的第N+1数据信号D(N+1)被写入第N行像素电路P(N)。

图12是本发明实施例提供的又一种显示区的驱动时序示意图，参考图12，i＝1，N＝1时，第三复位控制信号SV3的下降沿位于第一写入控制信号SD1的下降沿之前，且两者之间的时间间隔为Δt11大于第一阈值。i＝1，N＝2时，第四复位控制信号SV4的下降沿位于第二写入控制信号SD2的下降沿之前，且两者之间的时间间隔Δt12大于第一阈值。在第N+2复位控制信号SV(N+2)的第一电压沿影响第N+2数据信号D(N+2)，且间隔了较长时间后，第N写入控制信号SD(N)所对应的第N行像素电路P(N)才开始数据写入过程，受到影响的第N+2数据信号D(N+2)有足够时间可以恢复至正常电位。如此，使得第N行像素电路P(N)可以写入正常电位的第N+2数据信号D(N+2)，减小了第N+2复位控制信号SV(N+2)对第N行像素电路P(N)写入的数据信号的影响，避免第N行像素电路P(N)开始进行数据信号的写入时，第N+2数据信号D(N+2)还未恢复至正常电位，异常的第N+2数据信号D(N+2)被写入第N行像素电路P(N)。可以理解的是，相比于图11，图12中复位控制信号向前移动了一个单位时长H,图12的复位控制信号还可以继续向前移动，i也可以是其他整数，本发明实施例不再一一赘述。

可选的，为第N+1行像素电路P(N+1)提供的写入控制信号记为第N+1写入控制信号SD(N+1)；第N+i+1复位控制信号SV(N+i+1)的使能电平的第二电压沿，位于第N+1写入控制信号SD(N+1)的使能电平之前。

示例性的，继续参考图11，以使能电平为低电平，第一电压沿为下降沿，第二电压沿为上升沿为例。i＝0，N＝1时，第二复位控制信号SV2的上升沿位于第一写入控制信号SD1的使能电平之后，以及第二写入控制信号SD2的使能电平之前。i＝0，N＝2时，第三复位控制信号SV3的上升沿位于第二写入控制信号SD2的使能电平之后，以及位于第三写入控制信号SD3的使能电平之前。在第N+1复位控制信号SV(N+1)的第二电压沿出现时，第N行像素电路P(N)已经完成数据写入过程，第N+1行像素电路P(N+1)还未开始数据写入过程，可以避免第N+1复位控制信号SV(N+1)的第二电压沿相比于第N写入控制信号SD(N)的使能电平太靠后，第N+1复位控制信号SV(N+1)的第二电压沿影响第N+1行像素电路P(N+1)的数据信号的写入。

继续参考图12，i＝1，N＝1时，第三复位控制信号SV3的上升沿位于第二写入控制信号SD2的使能电平之前。i＝1，N＝2时，第四复位控制信号SV4的上升沿位于第二写入控制信号SD2的使能电平之后，以及第三写入控制信号SD3的使能电平之前。在第N+2复位控制信号SV(N+2)的第二电压沿出现时，第N行像素电路P(N)已经完成数据写入过程，第N+1写入控制信号SD(N+1)所对应的第N+1行像素电路P(N+1)还未开始数据写入过程。如此，可以避免第N+2复位控制信号SV(N+2)的第二电压沿相比于第N写入控制信号SD(N)的使能电平太靠后，第N+2复位控制信号SV(N+2)的第二电压沿影响第N+1行像素电路P(N+1)的数据信号的写入。

可选的，第N+i+1复位控制信号SV(N+i+1)的使能电平的第二电压沿与第N+1写入控制信号SD(N+1)的使能电平的第一电压沿之间的时间间隔大于第二阈值。

其中，第二阈值是指数据信号的电位受到复位控制信号的使能电平的第二电压沿的影响后恢复至正常电位的时间。

示例性的，图13是本发明实施例提供的又一种显示区的驱动时序示意图，参考图13，以使能电平为低电平，第一电压沿为下降沿，第二电压沿为上升沿为例。i＝0，N＝1时，第二复位控制信号SV2的上升沿位于第一写入控制信号SD1的上升沿之后，以及第二写入控制信号SD2的下降沿之前，且第二复位控制信号SV2的上升沿与第二写入控制信号SD2的下降沿的时间间隔Δt31大于第二阈值。i＝0，N＝2时，第三复位控制信号SV3的上升沿位于第二写入控制信号SD2的上升沿之后，以及第三写入控制信号SD3的下降沿之前，且第三复位控制信号SV3的上升沿与第三写入控制信号SD3的下降沿的时间间隔Δt32大于第二阈值。在第N+1复位控制信号SV(N+1)的第二电压沿影响第N+1数据信号D(N+1)，且间隔了较长时间后，第N+1写入控制信号SD(N+1)所对应的第N+1行像素电路P(N+1)才开始数据写入过程，受到影响的第N+1数据信号D(N+1)有足够时间可以恢复至正常电位。如此，可以避免第N+1复位控制信号SV(N+1)的第二电压沿相比于第N写入控制信号SD(N)的使能电平太靠后，导致第N+1复位控制信号SV(N+1)的第二电压沿时，第N+1数据信号D(N+1)还未恢复至正常电位就被写入第N+1行像素电路P(N+1)。

图14是本发明实施例提供的又一种显示区的驱动时序示意图，参考图14，i＝1，N＝1时，第三复位控制信号SV3的上升沿位于第二写入控制信号SD2的下降沿之前，且两者之间的时间间隔Δt41大于第二阈值。i＝1，N＝2时，第四复位控制信号SV4的上升沿位于第三写入控制信号SD3的下降沿之前，且两者之间的时间间隔为Δt42大于第二阈值。在第N+2复位控制信号SV(N+2)的第二电压沿影响第N+2数据信号D(N+2)，且间隔了较长时间后，第N+1写入控制信号SD(N+1)所对应的第N+1行像素电路P(N+1)才开始数据写入过程，受到影响的第N+2数据信号D(N+2)有足够时间可以恢复至正常电位。如此，可以避免第N+2复位控制信号SV(N+2)的第二电压沿相比于第N写入控制信号SD(N)的使能电平太靠后，导致第N+2复位控制信号SV(N+2)的第二电压沿时，第N+2数据信号D(N+2)还未恢复至正常电位就被写入第N+1行像素电路P(N+1)。可以理解的是，相比于图13，图14中复位控制信号向前移动了一个单位时长H,图14的复位控制信号还可以继续向前移动，i也可以是其他整数，本发明实施例不再一一赘述。

可选的，为第N-1行像素电路提供的写入控制信号记为第N-1写入控制信号，N大于1；第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿，位于第N-1写入控制信号SD(N-1)的使能电平之后。

示例性的，以使能电平为低电平，第一电压沿为下降沿，第二电压沿为上升沿为例。参考图13，i＝0，N＝2时，第三复位控制信号SV3的下降沿位于第一写入控制信号SD1的使能电平之后，以及第二写入控制信号SD2的使能电平之前。参考图14，i＝1，N＝2时，第四复位控制信号SV4的下降沿位于第一写入控制信号SD1的使能电平之后，以及第二写入控制信号SD2的使能电平之前。在第N+i+1复位控制信号SV(N+i+1)的第一电压沿出现时，第N-1行像素电路P(N-1)已经完成数据写入过程，第N行像素电路P(N)还未开始数据写入过程。如此，可以避免第N+i+1复位控制信号SV(N+i+1)的第一电压沿相比于第N写入控制信号SD(N)的使能电平太靠前，第N+i+1复位控制信号SV(N+i+1)的第一电压沿影响第N-1行像素电路P(N-1)的数据信号的写入。

可选的，数据线提供数据信号；一个数据信号所在时段，与一个写入控制信号的使能电平所在时段重合。

示例性的，图15是本发明实施例提供的又一种显示区的驱动时序示意图，参考图15，以使能电平为低电平为例。与第三列像素电路01电连接的第三列的数据线DL为第三列像素电路01提供第三数据信号D3，第三数据信号D3包括第一有效时段Δtd1、第二有效时段Δtd2、第三有效时段Δtd3等多个有效时段。在第三数据信号D3的第一有效时段Δtd1时，同时也是第一写入控制信号SD1的使能电平时段，控制芯片向第三列的数据线DL写入电位为V1的有效电信号，第一行像素电路P1将电位为V1的第三数据信号D3写入驱动晶体管的栅极。在第三数据信号D3的第二有效时段Δtd2时，同时也是第二写入控制信号SD2的使能电平时段，控制芯片向第三列的数据线DL提供并写入电位为V2的有效电信号，第二行像素电路P2将电位为V2的第三数据信号D3写入驱动晶体管的栅极。在第三数据信号D3的第三有效时段Δtd3时，同时也是第三写入控制信号SD3的使能电平时段，控制芯片向第三列的数据线DL写入电位为V3的有效电信号，第三行像素电路P3将电位为V3的第三数据信号D3写入驱动晶体管的栅极。在第三数据信号D3的有效时段之外，控制芯片停止向第三列的数据线DL写入电信号。同理，其他数据信号包括与第三数据信号D3相同的有效时段，且与一个写入控制信号的使能电平重合。如此，第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿和/或第二电压沿位于数据信号的有效时段之外，尤其位于第N+i+1数据信号D(N+i+1)的有效时段之外，可以减小复位控制信号对数据信号的影响。

可选的，图16是本发明实施例提供的一种显示面板的俯视结构示意图，图17是本发明实施例提供一种显示面板的驱动时序示意图。参考图16和图17，显示面板还包括选通单元DEMUX和至少两条选通控制线MUXL，在一实施方式中，选通单元DEMUX和选通控制线MUXL均位于显示区AA之外的非显示区。选通单元DEMUX的输出端与数据线DL电连接，选通单元DEMUX的控制端与选通控制线MUXL电连接。选通控制线MUXL被配置为向选通单元DEMUX提供选通控制信号MUX，选通单元DEMUX在选通控制线MUXL传输的一个选通控制信号MUX的使能电平控制下，将选通单元DEMUX的输入端与多个输出端中的一者连接导通。至少两条选通控制线MUXL传输的选通控制信号MUX的使能电平组成选通控制信号组G。

为第N行像素电路P(N)提供的选通控制信号组记为第N选通控制信号组G(N)，第N选通控制信号组G(N)位于第N写入控制信号SD(N)的使能电平的第二电压沿之前，在第N写入控制信号SD(N)控制第N行像素电路P(N)完成数据信号的写入过程之前，完成对奇数列的数据线DL和偶数列的数据线DL的信号写入。在一实施方式中，可以先为奇数列的数据线DL和偶数列的数据线DL充入数据信号，之后，再将奇数列的数据线DL和偶数列的数据线DL写入到第N行像素电路P(N)中，具体的，可以写入到第N行像素电路P(N)中驱动晶体管M3的栅极。在另一实施方式中，数据线DL上充入数据信号的时段与将数据线DL上数据信号写入到第N行像素电路P(N)的时段可以存在交叠。

示例性地，参考图17，选通控制信号组G包括第一选通控制信号组G1、第二选通控制信号组G2和第三选通控制信号组G3。第一选通控制信号组G1位于第一写入控制信号SD1的使能电平的第二电压沿之前，在第一写入控制信号SD1所对应的第一行像素电路P1的数据信号的写入过程结束之前，奇数列的数据线DL和偶数列的数据线DL已分别写入相应的源信号，即更新为提供至第一行像素电路P1的数据信号。源信号包括第二源信号Source2。例如对于第二个选通单元DEMUX，通过第一选通控制信号组G1，第三列的数据线DL和第四列的数据线DL已分别写入电位为VS1的第二源信号Source2和电位为VS2的第二源信号Source2。同理，在第二写入控制信号SD2所对应的第二行像素电路P2的数据信号的写入过程结束之前，通过第二选通控制信号组G2，第三列的数据线DL和第四列的数据线DL已分别写入电位为VS3的第二源信号Source2和电位为VS4的第二源信号Source2；在第三写入控制信号SD3所对应的第三行像素电路P3的数据信号的写入过程结束之前，通过第三选通控制信号组G3，第三列的数据线DL和第四列的数据线DL已分别写入电位为VS5的第二源信号Source2和电位为VS6的第二源信号Source2。

第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿，位于第N选通控制信号组G(N)中按照时序排列的最后一个选通控制信号MUX的使能电平的第二电压沿之前。从而第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿对数据线DL所产生的耦合电压值，会在选通控制信号MUX的使能电平所在时段内，因选通单元DEMUX的输入端与多个输出端中的一者连接导通，要么被驱动芯片拉回到正常的电压值，要么被重新写入电压值而被覆写，从而减小了充入数据线DL上数据信号产生的电压偏差，故而可以减小由数据线DL写入到第N行像素电路P(N)中的数据信号产生的电压偏差，有利于各像素电路写入准确的数据信号，提高显示面板的显示效果。

示例性地，继续参考图17，选通控制信号MUX包括第一选通控制信号MUX1和第二选通控制信号MUX2。i＝0，N＝1时，第二复位控制信号SV2的使能电平的第一电压沿，位于第一选通控制信号组G1中第二选通控制信号MUX2的使能电平的第二电压沿之前。第二复位控制信号SV2的使能电平的第一电压沿对数第四数据信号D4所产生的耦合电压值(耦合电压值即因耦合而发生波动后的电压值)，可以驱动芯片拉回到正常的电压值。

示例性的，继续参考图17，以显示面板包括两条选通控制线MUXL，使能电平为低电平，第一电压沿为下降沿，第二电压沿为上升沿为例。i＝0，N＝1时，第二复位控制信号SV2的下降沿与第一选通控制信号组G1中第二选通控制信号MUX2的使能电平交叠。i＝0，N＝2时，第三复位控制信号SV3的下降沿与第二选通控制信号组G2中第二选通控制信号MUX2的使能电平交叠。i＝0，N＝3时，第四复位控制信号SV4的下降沿与第三选通控制信号组G3中第二选通控制信号MUX2的使能电平交叠。例如对于第二个选通单元DEMUX，在第四复位控制信号SV4的第一电压沿影响第四数据信号D4时，第二选通晶体管M02处于导通状态，正在进行将源信号的写入第四列的数据线DL的过程，被影响的第四数据信号D4在短时间内就可以被拉回正常电位VS6。如此，至少可以减小第N+i+1复位控制信号SV(N+i+1)对偶数列的数据线DL写入的源信号的影响，改善显示面板的显示效果。

进一步地，第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿，位于第N选通控制信号组G(N)中按照时序排列的第一个选通控制信号MUX的使能电平的第二电压沿之前。图18是本发明实施例提供又一种显示面板的驱动时序示意图，参考图18，以显示面板包括两条选通控制线MUXL，使能电平为低电平，第一电压沿为下降沿，第二电压沿为上升沿为例。i＝0，N＝1时，第二复位控制信号SV2的下降沿与第一选通控制信号组G1中第一选通控制信号MUX1的使能电平交叠。i＝0，N＝2时，第三复位控制信号SV3的下降沿与第二选通控制信号组G2中第一选通控制信号MUX1的使能电平交叠。i＝0，N＝3时，第四复位控制信号SV4的下降沿与第三选通控制信号组G3中第一选通控制信号MUX1的使能电平交叠。例如对于第二个选通单元DEMUX，在第三复位控制信号SV3的第一电压沿影响第三数据信号D3时，第一选通晶体管M01处于导通状态，正在进行将第二源信号Source2的写入第三列的数据线DL的过程，被影响的第三数据信号D3在短时间内就可以被拉回正常电位VS3；此时，第二选通晶体管M02处于关断状态，第四列的数据线DL还未写入用于向第N行像素电路P(N)提供的电位为VS4的第二源信号Source2。第二选通晶体管M02导通时，第四列的数据线DL可正常写入电位为VS4的第二源信号Source2，因此，第N行像素电路P(N)仍可写入较准确的第三数据信号D3和第四数据信号D4。如此，可以减小第N+i+1复位控制信号SV(N+i+1)对数据线DL写入的源信号的影响，改善显示面板的显示效果。

进一步地，第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿，与第N选通控制信号组G(N)中按照时序排列的第一个选通控制信号MUX的使能电平的第一电压沿重合。图19是本发明实施例提供又一种显示面板的驱动时序示意图，参考图19，以显示面板包括两条选通控制线MUXL，使能电平为低电平，第一电压沿为下降沿，第二电压沿为上升沿为例。i＝0，N＝1时，第二复位控制信号SV2的下降沿与第一选通控制信号组G1中第一选通控制信号MUX1的下降沿重合。i＝0，N＝2时，第三复位控制信号SV3的下降沿与第二选通控制信号组G2中第一选通控制信号MUX1的下降沿重合。如此，第N行像素电路P(N)仍可写入较准确的第三数据信号D3和第四数据信号D4，改善显示面板的显示效果。可以理解的是，图19的复位控制信号可以向前移动i个单位时长H，i也可以是其他整数，本发明实施例不再一一赘述。

可选的，第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿，位于第N选通控制信号组G(N)中按照时序排列的第一个选通控制信号MUX的使能电平的第一电压沿之前。第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿，位于第N选通控制信号组G(N)之前。从而第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿对数据线DL所产生的耦合电压值，会被第N选通控制信号组G(N)所在时段内重新写入电压值而被覆写，从而减小了充入数据线DL上数据信号产生的电压偏差，故而可以减小由数据线DL写入到第N行像素电路P(N)中的数据信号产生的电压偏差，有利于各像素电路写入准确的数据信号，提高显示面板的显示效果。

示例性的，图20是本发明实施例提供又一种显示面板的驱动时序示意图，参考图20，以显示面板包括两条选通控制线MUXL，使能电平为低电平，第一电压沿为下降沿，第二电压沿为上升沿为例。i＝0，N＝1时，第二复位控制信号SV2的下降沿位于第一选通控制信号组G1中第一选通控制信号MUX1的下降沿之前。i＝0，N＝2时，第三复位控制信号SV3的下降沿与第二选通控制信号组G2中第一选通控制信号MUX1的下降沿之前。例如对于第二个选通单元DEMUX，在第三复位控制信号SV3的第一电压沿影响第三数据信号D3时，第一选通晶体管M01和第二选通晶体管M02处于关断状态，第三列的数据线DL还未写入第二源信号Source2，第三复位控制信号SV3的第一电压沿不会影响第三列的数据线DL写入第二源信号Source2。第一选通晶体管M01导通时，第三列的数据线DL可正常写入电位为VS3的第二源信号Source2，覆盖掉异常的第三数据信号D3，第二行像素电路P2仍可写入准确的电位为VS3的第三数据信号D3。同理，第二选通晶体管M02导通时，第二行像素电路P2可写入准确的第四数据信号D4。如此，第N+1复位控制信号SV(N+1)的第一电压沿位于第N选通控制信号组的第一选通控制信号MUX1第一电压沿之前，可以避免第N+1复位控制信号SV(N+1)的第一电压沿对数据线DL写入的源信号的影响，保证第N行像素电路P(N)写入的数据信号的准确性，提高显示面板的显示效果。

可选的，为第N+1行像素电路提供的写入控制信号记为第N+1写入控制信号SD(N+1)，为第N+1行像素电路提供的选通控制信号组记为第N+1选通控制信号组G(N+1)。第N+i+1复位控制信号SV(N+i+1)的使能电平的第二电压沿，位于第N写入控制信号SD(N)的使能电平之后，位于第N+1选通控制信号组G(N+1)之前。

示例性的，继续参考图20，以显示面板包括两条选通控制线MUXL，使能电平为低电平，第一电压沿为下降沿，第二电压沿为上升沿为例。i＝0，N＝1时，第二复位控制信号SV2的上升沿，位于第一写入控制信号SD1的使能电平之后，还位于第二选通控制信号组G2之前。i＝0，N＝2时，第三复位控制信号SV2的上升沿，位于第二写入控制信号SD2的使能电平之后，还位于第三选通控制信号组G3之前。例如对于第二个选通单元DEMUX，在第三复位控制信号SV3的第二电压沿影响第三数据信号D3时，第三列的数据线DL还未写入用于提供给第三行像素电路P3的电位为VS5的第二源信号Source2，第四列的数据线DL还未写入用于提供给第三行像素电路P3的电位为VS6的第二源信号Source2，第一选通晶体管M01导通时，第三列的数据线DL可正常写入电位为VS5的第二源信号Source2，覆盖掉异常的第三数据信号D3，第三行像素电路P3仍可写入准确的电位为VS5的第三数据信号D3。同理，第二选通晶体管M02导通时，第三行像素电路P3可写入准确的第四数据信号D4。如此，可以避免第N+1复位控制信号SV(N+1)的第二电压沿相比于第N写入控制信号SD(N)的使能电平太靠后，第N+1复位控制信号SV(N+1)的第二电压影响第N+1选通控制信号组G(N+1)控制选通单元DEMUX将源信号写入数据线DL，导致数据信号D异常，从而提高第N+1行像素电路P(N+1)写入的数据信号的准确性。

图21是本发明实施例提供又一种显示面板的驱动时序示意图，参考图21，至少两个选通控制信号包括第一选通控制信号MUX1和第二选通控制信号MUX2，同一个选通控制信号组G中，第一选通控制信号MUX1的使能电平位于第二选通控制信号MUX2的使能电平之前。若N+i+1为奇数，则满足：第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿，位于第N选通控制信号组G(N)中第一选通控制信号MUX1的使能电平的第一电压沿之前。若N+i+1为偶数，则满足：第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿，位于第N选通控制信号组中第一选通控制信号MUX1的使能电平与第二选通控制信号MUX2的使能电平之间。

示例性的，参考图21，以显示面板包括两条选通控制线MUXL，使能电平为低电平，第一电压沿为下降沿，第二电压沿为上升沿为例。i＝0，N＝1时，第二复位控制信号SV2的下降沿，位于第1选通控制信号组中第一选通控制信号MUX1的使能电平和第二选通控制信号MUX2的使能电平之间。i＝0，N＝2时，第三复位控制信号SV3的下降沿，位于第2选通控制信号组中第一选通控制信号MUX1的下降沿之前。

在一实施方式中，奇数行的复位控制线SVL分别与同一组中依次级联移位寄存器电连接，用于向奇数行的像素电路提供相同的使能电平时段的复位控制信号。偶数行的复位控制线SVL分别与另一组中依次级联移位寄存器电连接，用于向偶数行的像素电路提供相同的使能电平时段的复位控制信号。其中，奇数行的复位控制信号的使能电平时段大于偶数行的复位控制信号的使能电平时段。无论是奇数行的第N+i+1复位控制信号SV(N+i+1)，还是偶数行的第N+i+1复位控制信号SV(N+i+1)，其使能电平的第二电压沿，位于第N写入控制信号SD(N)的使能电平之后，位于第N+1选通控制信号组G(N+1)之前。

在奇数行的复位控制信号的第一电压沿影响奇数列的数据线DL上的数据信号时，该奇数列的数据线DL还未写入用于提供给该奇数行的像素电路的数据信号(即源信号)。在偶数行的复位控制信号的第一电压沿影响偶数列的数据线DL上的数据信号时，该偶数列的数据线DL还未写入用于提供给该偶数行的像素电路的数据信号。如此，可减小奇数行的复位控制信号的第一电压沿对奇数列的数据线DL上源信号写入过程的影响，以及减小偶数行的复位控制信号的第一电压沿对偶数列的数据线DL上源信号写入过程的影响，提高像素电路01写入的数据信号的准确性。

在一可选的实施例中，各信号源线SL上的源信号所在时段的起始时刻与第一选通控制信号组G1中按照时序排列的第一个选通控制信号的使能电平的第一电压沿重合。图22是本发明实施例提供又一种显示面板的驱动时序示意图，参考图22，以显示面板包括两条选通控制线MUXL，使能电平为低电平为例。与第二个选通单元DEMUX的输入端电连接的第二个信号源线SL为第二个选通单元DEMUX提供第二源信号Source2，第二源信号Source2包括第二源有效时段Δts2。在第二源有效时段Δts2之前，控制芯片未向第二个信号源线SL提供有效的电信号，第三列数据线DL和第四列数据线DL上也为写入有效的电信号。如此，有利于显示面板的低功耗。

可选地，参考图16，显示面板还包括信号源线SL，信号源线SL的一端与选通单元DEMUX的输入端耦接，另一端通过扇出走线与控制芯片(图16中未示出)耦接。选通单元DEMUX的每个输出端与一条数据线DL耦接，在选通控制信号组G的控制下，选通单元DEMUX可以将信号源线SL上的源信号通过选通单元DEMUX的一个输出端写入至一条数据线DL上。将为第K个选通单元DEMUX提供的源信号记为第K源信号Source(K)，K为正整数。

示例性的，参考图16，以显示面板包括两条选通控制线MUXL为例。但并不以此为限，在其他实施方式中，显示面板还可以包括其他数量的选通控制线MUXL。选通单元DEMUX包括第一选通晶体管M01和第二选通晶体管M02，选通控制线MUXL包括第一选通控制线MUXL1和第二选通控制线MUXL2。第一选通晶体管M01的第一端和第二选通晶体管M02的第一端与信号源线SL电连接。第一选通晶体管M01的第二端与奇数条的数据线DL电连接，第一选通晶体管的M01栅极与第一选通控制线MUXL1电连接。第二选通晶体管M02的第二端与偶数条的数据线DL电连接，第二选通晶体管M02的栅极与第二选通控制线MUXL2电连接。

为第一选通晶体管M01提供的选通控制信号MUX记为第一选通控制信号MUX1，为第二选通晶体管M02提供的选通控制信号MUX记为第二选通控制信号MUX2。在第一选通控制信号MUX1为使能电平时，第二选通控制信号MUX2为非使能电平，选通单元DEMUX的第一选通晶体管M01导通，第2K-1列的数据线DL写入第K源信号Source(K)。在第二选通控制信号MUX2为使能电平时，第一选通控制信号MUX1为非使能电平，选通单元DEMUX的第二选通晶体管M02导通，第2K列的数据线DL写入第K源信号Source(K)。

可选的，参考图16，显示区AA包括多个沿第二方向Y排列的行显示区域011，一个行显示区域011包括位于同一行的像素电路01；同一个行显示区域011中，沿第二方向Y，复位控制线SVL位于第一连接线段FL-a与信号写入控制线SDL之间。

示例性的，在行显示区域011中的信号写入控制线SDL的写入控制信号跳变，控制该行显示区域011中的像素电路01写入各数据线DL的数据信号时，写入控制信号跳变可能会耦合该行显示区域011中的第一连接线段FL-a的电位，使得与该行显示区域011中的第一连接线段FL-a电连接的数据线DL上的数据信号发生变化，将该异常的数据信号写入该行显示区域011中。在该行显示区域011中的像素电路01写入各数据线DL的数据信号时，该行显示区域011中的像素电路01已完成驱动晶体管M3的栅极复位阶段，该行显示区域011中的复位控制线SVL的复位控制信号处于非使能电平的时段，此时，复位控制线SVL的复位控制信号较为稳定。通过设置任意一个行显示区域011中，沿第二方向Y，复位控制线SVL位于第一连接线段FL-a与信号写入控制线SDL之间，可以减小在行显示区域011的数据写入时，信号写入控制线SDL的写入控制信号跳变对第一连接线段FL-a的电位的耦合，提高数据信号的准确性。

图23是本发明实施例提供又一种显示面板的驱动时序示意图，参考图23，第N+i+1复位控制信号SV(N+i+1)的使能电平的第一电压沿，位于第N选通控制信号组G(N)中按照时序排列的最后一个选通控制信号MUX的使能电平的第二电压沿之后。

示例性的，继续参考图23，以显示面板包括两条选通控制线MUXL，使能电平为低电平，第一电压沿为下降沿，第二电压沿为上升沿为例。i＝0，N＝1时，第二复位控制信号SV2的下降沿位于第一写入控制信号SD1的上升沿之后，且第一选通控制信号组G1位于第一写入控制信号SD1的上升沿之前，所以第二复位控制信号SV2的下降沿位于第一选通控制信号组G1中第二选通控制信号MUX2的上升沿之后。同理，i＝0，N＝2时，第三复位控制信号SV3的下降沿位于第二选通控制信号组G2中第二选通控制信号MUX2的上升沿之后。在第N+1复位控制信号SV(N+1)的使能电平的第一电压沿影响第N+1数据信号D(N+1)发生变化时，第N选通控制信号组G(N)已完成对数据线DL的源信号的写入过程，第N行像素电路P(N)也已完成将数据线DL上各数据信号的写入过程。如此，可以减小第N+1复位控制信号SV(N+1)的使能电平的第一电压沿对第N选通控制信号组G(N)的源信号写入数据线DL的过程、以及第N行像素电路P(N)的数据信号写入过程的影响，提高了第N行像素电路P(N)进行数据信号写入时，各数据信号的准确性。

图24是本发明实施例提供又一种显示面板的驱动时序示意图，参考图24，i＝1，N＝1时，第三复位控制信号SV3的下降沿位于第一写入控制信号SD1的上升沿之后，且第一选通控制信号组G1位于第一写入控制信号SD1的上升沿之前，所以第三复位控制信号SV3的下降沿位于第1选通控制信号组G1中第二选通控制信号MUX2的上升沿之后。同理，i＝1，N＝2时，第四复位控制信号SV4的下降沿位于第二选通控制信号组G2中第二选通控制信号MUX2的上升沿之后。如此，可以减小第N+2复位控制信号SV(N+2)的使能电平的第一电压沿对第N选通控制信号组G(N)的源信号写入数据线DL的过程、以及第N行像素电路P(N)的数据信号写入过程的影响。

可选的，相邻两个写入控制信号的使能电平的第一电压沿之间的时间长度为单位时长H，同一个单位时长H包括第N写入控制信号SD(N)的使能电平和第N+i+1复位控制信号SV(N+i+1)的使能电平的至少部分时段。

示例性的，以使能电平为低电平为例。参考图23，i＝0，第N+1复位控制信号SV(N+1)的使能电平与第N写入控制信号SD(N)的使能电平位于同一个单位时长H内，第N+1复位控制信号SV(N+1)的使能电平与第N写入控制信号SD(N)的使能电平相差0个单位时长H(将位于同一个单位时长H内认为相差0个单位时长H)。参考图24，i＝1，第N+2复位控制信号SV(N+2)的使能电平与第N写入控制信号SD(N)的使能电平位于同一个单位时长H内，第N+1复位控制信号SV(N+1)的使能电平与第N写入控制信号SD(N)的使能电平相差1个单位时长H(将位于相邻的单位时长H内认为相差1个单位时长H)。相比图23，图24的复位控制信号向前移动了1个单位时长H。可以理解的是，图23的复位控制信号可以向前移动i个单位时长H，i也可以是其他整数，本发明实施例不再一一赘述。

继续参考图23的复位控制信号为基准值，复位控制信号无法在基准值的基础上后移,否则第N+i+1复位控制信号SV(N+i+1)会影响第N+1写入控制信号SD(N+1)所对应的第N+1行像素电路P(N)的数据信号写入过程。但是，复位控制信号可以在基准值的基础上前移i个单位时长H，i为自然数，此时，第N+i+1复位控制信号SV(N+i+1)的使能电平与第N写入控制信号SD(N)的使能电平位于同一个单位时长H内。

通过设计相邻两个写入控制信号的使能电平的第一电压沿之间的时间长度为单位时长H，且第N+i+1复位控制信号SV(N+i+1)的使能电平的至少部分时段与第N写入控制信号SD(N)的使能电平位于同一个单位时长H内，在满足第N+i+1复位控制信号的使能电平的第一电压沿和/或第二电压沿与第N写入控制信号SD(N)的使能电平不交叠的前提下，可以将复位控制信号的使能电平在基础值的基础上前移i个单位时长H，可以根据实际需求设置i的数值。对于同一行像素电路01，在复位控制信号的使能电平阶段及在此之后、以及写入控制信号的使能电平之前，驱动晶体管一直处于复位阶段，有利于设置驱动晶体管复位时间，即有利于设置驱动晶体管的阈值补偿和特性恢复的时间，可以适当延长该部分时间，有利于将驱动晶体管的特性调整到初始状态，从而有利于改善由于驱动晶体管的特性未能较好恢复而导致的拖影现象，有利于提升显示面板的整体显示效果。

在其他可选的实施例中，单位时长H还可以为相邻两个写入控制信号的使能电平的第二电压沿之间的时间长度、或者相邻两个复位控制信号的使能电平的第一电压沿之间的时间长度、或者相邻两个复位控制信号的使能电平的第二电压沿之间的时间长度等，同样可以使得第N+i+1复位控制信号的使能电平的至少部分时段与第N写入控制信号的使能电平的至少部分时段位于同一个单位时长H内，且可以将复位控制信号的使能电平在基础值的基础上前移i个单位时长H，本发明实施例不再一一赘述。

需要说明的是，本发明实施例提供的显示面板的时序还包括与各行像素电路电连接的发光控制信号，在像素电路的驱动晶体管的栅极复位阶段和数据信号写入阶段，发光控制信号一直处于非使能电平的阶段，在数据信号写入阶段，发光控制信号几乎不影响数据信号的电位，因此，针对同一行的像素电路，发光控制信号只要满足在栅极复位阶段和数据信号写入阶段为非使能电平即可，本发明实施例对发光控制信号不做限定，本发明实施例对发光控制信号也不再进行说明。

基于同一发明构思，本发明实施例还提供一种显示装置，图25是本发明实施例提供的一种显示装置的俯视结构示意图，该显示装置包括本发明任一实施例提供的显示面板。本发明实施例提供的显示装置可以为图25所示的手机，也可以为任何具有显示功能的电子产品，包括但不限于以下类别：电视机、笔记本电脑、桌上型显示器、平板电脑、数码相机、智能手环、智能眼镜、车载显示器、医疗设备、工控设备、触摸交互终端等，本发明实施例对此不作特殊限定。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。