电荷泵

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种电荷泵(charge pump，CP)。

背景技术

如图1所示，是现有电荷泵的框图；如图2所示，是现有电荷泵的电荷泵单元101的电路图；现有电荷泵包括级联在一起的n级电荷泵单元101，n大于等于1。

各所述电荷泵单元101包括升压电路单元102和传输单元103。

所述升压电路单元102包括升压电容和时钟输入电路。

所述时钟输入电路的输入端连接时钟输入信号clkin以及输出端输出时钟输出信号到到所述升压电容的第一极板。

所述升压电容的第二极板为升压节点且和所述传输单元103连接。

图1中，包括两个互为反相的升压节点，分别为第一升压节点A和第二升压节点B。对应的设置有：

所述升压电容分为第一升压电容106a和第二升压电容106b，所述时钟输入电路也分为第一时钟输入电路104a和第二时钟输入电路104b。

所述第一升压电容106a的第二极板为第一升压节点A，所述第二升压电容106b的第二极板为第二升压节点B。

所述第一时钟输入电路104a包括依次连接的反相器105c和105a，反相器105a的输出端输出第一时钟输出信号clkout。

所述第二时钟输入电路104b包括依次连接的同相缓冲器105d和105b，反相器105b的输出端输出第二时钟输出信号clkoutb。

所述第一时钟输入电路104a和所述第二时钟输入电路104b的输入端连接所述时钟输入信号clkin。同相缓冲器105d和反相器105c的缓冲时间相同，但相位相反，故使得clkout和clkoutb正好反相。

如图2所示，所述传输单元103包括电压输入端Vin、电压输出端Vout、第一部分传输电路103a和第二部分传输电路103b。

所述第一部分传输电路103a设置在所述电压输入端Vin和所述第一升压节点A以及所述第二升压节点B之间；当对所述第一升压节点A充电时，所述第一部分传输电路103a使所述电压输入端Vin和所述第一升压节点A导通以及使所述电压输入端Vin和所述第二升压节点B断开；当对所述第二升压节点B充电时，所述第一部分传输电路103a使所述电压输入端Vin和所述第二升压节点B导通以及使所述电压输入端Vin和所述第一升压节点A断开。

所述第二部分传输电路103b设置在所述电压输出端Vout和所述第一升压节点A以及所述第二升压节点B之间；当所述第一升压节点A充电完成时，所述第二部分传输电路103b使所述电压输出端Vout和所述第一升压节点A导通以及使所述电压输出端Vout和所述第二升压节点B断开；当所述第二升压节点B充电完成时，所述第二部分传输电路103b使所述电压输出端Vout和所述第二升压节点B导通以及使所述电压输出端Vout和所述第一升压节点A断开。

所述第一部分传输电路103a包括第一NMOS管MN101和第二NMOS管MN102。

所述第一NMOS管MN101的漏极和所述第二NMOS管MN102的漏极都连接所述电压输入端Vin，所述第一NMOS管MN101的源极和所述第二NMOS管MN102的栅极都连接所述第一升压节点A，所述第二NMOS管MN102的源极和所述第一NMOS管MN101的栅极都连接所述第二升压节点B。

所述第一NMOS管MN101和所述第二NMOS管MN102都采用原生NMOS管。

所述第二部分传输电路103b包括第二PMOS管MP101和第三PMOS管MP102。

所述第二PMOS管MP101的漏极和所述第三PMOS管MP102的漏极都连接所述电压输出端Vout，所述第二PMOS管MP101的源极和所述第三PMOS管MP102的栅极都连接所述第一升压节点A，所述第三PMOS管MP102的源极和所述第二PMOS管MP101的栅极都连接所述第二升压节点B。

所述第一升压电容106a采用源漏连接在一起的第三NMOS管MN103，所述第二升压电容106b采用源漏连接在一起的第四NMOS管MN104。

所述第三NMOS管MN103和所述第四NMOS管MN104都为原生NMOS管。

所述电荷泵单元的工作原理为：由图2所示可知，当clkout为低电平时，节点A也为低电平，而与节点A反相的节点B为高电平，这样，MN101打开，电压输入端Vin对节点A进行充电,电压输入端Vin也采用Vin表示，则充电完成后，节点A为Vin；充电完成后，clkout变为高电平即Vdd，MN101关闭，节点A的电平则为Vdd+Vin，这时，节点B为低电平，MP101会打开，节点A的电压传输到电压输出端Vout。节点B的充放电和节点A的充放电正好反相。

由图1所示可知，随着电荷泵单元的级数增加，节点A和节点B的充电后的电压也会增加，节点A和B的充电后的电压为Vdd+Vin，Vdd通常采用3.6V或5.5V，Vdd通常会有较大波纹，这种波纹最后会使节点A和B的电压应力(voltage stress)较大，特别是最后几级所述电荷泵单元的节点A和B的电压应力会较大，这有可能带来器件损坏，例如和节点A和B相连的各MOS晶体管容易损坏。

发明内容

本发明所要解决的技术问题是提供一种电荷泵，能使对应级的电荷泵单元的升压节点的电压应力进行减小，从而避免在电荷泵中出现由于电源电压波动而产生的较大电压应力，并从而防止电荷泵产生损坏。

为此解决上述技术问题，本发明提供的电荷泵包括级联在一起的n级电荷泵单元，n大于等于1。

各所述电荷泵单元包括升压电路单元和传输单元。

所述升压电路单元包括升压电容和时钟输入电路。

所述时钟输入电路的输入端连接时钟输入信号以及输出端输出时钟输出信号到到所述升压电容的第一极板。

所述升压电容的第二极板为升压节点且和所述传输单元连接。

所述时钟输入电路中包括输出端反相器，所述输出端反相器的输出端作为所述时钟输入电路的输出端；所述输出端反相器的电源端连接输出端电源电压，所述时钟输出信号的高电平为所述输出端电源电压确定。

在第k级所述电荷泵单元开始，k大于等于1且小于等于n，所述输出端电源电压由电源端连接电源电压的电压产生电路输出且通过参考电压钳位固定，所述输出端电源电压小于所述电源电压，用以减少第k级以上的各级所述电荷泵单元的所述升压节点的电压应力。

进一步的改进是，所述电压产生电路输出多个大小不同的所述输出端电源电压，第k级开始，随着级数增加，对应级数的所述电荷泵单元的所述输出端电源电压的大小逐渐减小。

进一步的改进是，所述电压产生电路输出2个大小不同的所述输出端电源电压，2个所述输出端电源电压分别为第一输出端电源电压和第二输出端电源电压，所述第一输出端电源电压大于所述第二输出端电源电压。

k等于n-1，第n-1级的所述电荷泵单元的所述输出端电源电压采用所述第一输出端电源电压，第n级的所述电荷泵单元的所述输出端电源电压采用所述第二输出端电源电压。

进一步的改进是，当k大于1时，第1级至第k-1级的所述电荷泵单元的所述输出端电源电压保持为所述电源电压。

进一步的改进是，所述电压产生电路包括：比较器，第一PMOS管，电阻串。

所述比较器的第一输入端连接参考电压。

所述第一PMOS管的源极连接电源电压。

所述第一PMOS管的栅极连接所述比较器的输出端。

所述电阻串连接在所述第一PMOS管的漏极和地之间。

所述电阻串包括3个输出端且分别输出所述第一输出端电源电压、所述第二输出端电源电压和反馈电压。

所述反馈电压连接到所述比较器的第二输入端。

进一步的改进是，所述升压电容分为第一升压电容和第二升压电容，所述时钟输入电路也分为第一时钟输入电路和第二时钟输入电路。

所述第一升压电容的第二极板为第一升压节点，所述第二升压电容的第二极板为第二升压节点，所述第一升压节点和所述第二升压节点反相。

所述第一时钟输入电路的输出端反相器为第一输出端反相器，所述第二时钟输入电路的输出端反相器为第二输出端反相器；所述第一输出端反相器的输出端输出第一时钟输出信号，所述第二输出端反相器的输出端输出第二时钟输出信号。

所述第一时钟输入电路的输入端连接所述时钟输入信号，所述第一时钟输入电路的输入端和所述第一输出端反相器之间连接有第一缓冲电路。

所述第二时钟输入电路的输入端连接所述时钟输入信号，所述第二时钟输入电路的输入端和所述第二输出端反相器之间连接有第二缓冲电路。

所述第一缓冲电路和所述第二缓冲电路使所述第一时钟输出信号和所述第二时钟输出信号反相。

进一步的改进是，所述第一缓冲电路由一个反相缓冲器组成，所述第二缓冲电路由一个同相缓冲器组成。

进一步的改进是，所述传输单元包括电压输入端、电压输出端、第一部分传输电路和第二部分传输电路。

所述第一部分传输电路设置在所述电压输入端和所述第一升压节点以及所述第二升压节点之间；当对所述第一升压节点充电时，所述第一部分传输电路使所述电压输入端和所述第一升压节点导通以及使所述电压输入端和所述第二升压节点断开；当对所述第二升压节点充电时，所述第一部分传输电路使所述电压输入端和所述第二升压节点导通以及使所述电压输入端和所述第一升压节点断开。

所述第二部分传输电路设置在所述电压输出端和所述第一升压节点以及所述第二升压节点之间；当所述第一升压节点充电完成时，所述第二部分传输电路使所述电压输出端和所述第一升压节点导通以及使所述电压输出端和所述第二升压节点断开；当所述第二升压节点充电完成时，所述第二部分传输电路使所述电压输出端和所述第二升压节点导通以及使所述电压输出端和所述第一升压节点断开。

进一步的改进是，所述第一部分传输电路包括第一NMOS管和第二NMOS管。

所述第一NMOS管的漏极和所述第二NMOS管的漏极都连接所述电压输入端，所述第一NMOS管的源极和所述第二NMOS管的栅极都连接所述第一升压节点，所述第二NMOS管的源极和所述第一NMOS管的栅极都连接所述第二升压节点。

进一步的改进是，所述第一NMOS管和所述第二NMOS管都采用原生NMOS管。

进一步的改进是，所述第二部分传输电路包括第二PMOS管和第三PMOS管。

所述第二PMOS管的漏极和所述第三PMOS管的漏极都连接所述电压输出端，所述第二PMOS管的源极和所述第三PMOS管的栅极都连接所述第一升压节点，所述第三PMOS管的源极和所述第二PMOS管的栅极都连接所述第二升压节点。

进一步的改进是，所述第一升压电容采用源漏连接在一起的MOS电容，所述第二升压电容采用源漏连接在一起的MOS电容。

进一步的改进是，所述第一升压电容和所述第二升压电容的大小相等。

进一步的改进是，组成所述第一升压电容的MOS电容由第三NMOS管源漏连接形成，所述第三NMOS管的源漏极作为所述第一升压电容的第一极板，所述第三NMOS管的栅极作为所述第一升压电容的第二极板。

组成所述第二升压电容的MOS电容由第四NMOS管源漏连接形成，所述第四NMOS管的源漏极作为所述第二升压电容的第一极板，所述第四NMOS管的栅极作为所述第二升压电容的第二极板。

进一步的改进是，所述第三NMOS管和所述第四NMOS管都为原生NMOS管。

本发明能对相应的电荷泵单元中输入到升压电容的第一极板的输出端反相器的电源端电压即输出端电源电压进行设置，并从而设置输入到升压电容的第一极板的时钟输出信号的高电平，也从而调节升压电容的第二极板即升压节点的电压应力，通过电压产生电路能使输出端电源电压小于芯片内部的电源电压并能通过参考电压钳，这样就能避免较大的电源电压产生的较大的电压波动对升压节点的电压应力的不利影响，从而降低对应级的电荷泵单元的升压节点的电压应力。

本发明能对电荷泵的各级电荷泵单元的输出端电源电压进行逐级设置，因为电荷泵的各级电荷泵单元的输出端所输出的电压会随着级数的增加而增加，故能在产生升压节点的电压应力问题之前的各级电荷泵单元的输出端电源电压依然保持为电源电压，而在产生升压节点的电压应力问题之后即第k级以后的各级电荷泵单元的输出端电源电压进行参考电压钳位固定的设置，从而使得整个电荷泵中不会出现升压节点的电压应力问题。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是现有电荷泵的框图；

图2是现有电荷泵的电荷泵单元的电路图；

图3是本发明实施例电荷泵的框图；

图4是本发明实施例电荷泵的电荷泵单元的电路图；

图5是本发明实施例电荷泵中所采用的电压产生电路的电路图。

具体实施方式

如图3所示，是本发明实施例电荷泵的框图；如图4所示，是本发明实施例电荷泵的电荷泵单元201的电路图，且图4是图3中第n-级的电荷泵单元201201a的电路图；如图5所示，是本发明实施例电荷泵中所采用的电压产生电路的电路图，本发明实施例电荷泵包括级联在一起的n级电荷泵单元201，n大于等于1。

各所述电荷泵单元201包括升压电路单元202和传输单元203。其中，第n-1级所述电荷泵单元单独用标记201a标出，第n级所述电荷泵单元单独用标记201b标出。

所述升压电路单元202包括升压电容和时钟输入电路。

所述时钟输入电路的输入端连接时钟输入信号clkin以及输出端输出时钟输出信号到到所述升压电容的第一极板。

所述升压电容的第二极板为升压节点且和所述传输单元203连接。

所述时钟输入电路中包括输出端反相器，所述输出端反相器的输出端作为所述时钟输入电路的输出端；所述输出端反相器的电源端连接输出端电源电压，所述时钟输出信号的高电平为所述输出端电源电压确定。

本发明实施例中，所述升压电容分为第一升压电容206a和第二升压电容206b，所述时钟输入电路也分为第一时钟输入电路204a和第二时钟输入电路204b。

所述第一升压电容206a的第二极板为第一升压节点A，所述第二升压电容206b的第二极板为第二升压节点B，所述第一升压节点A和所述第二升压节点B反相。

所述第一时钟输入电路的输出端反相器为第一输出端反相器205a，所述第二时钟输入电路的输出端反相器为第二输出端反相器205b；所述第一输出端反相器205a的输出端输出第一时钟输出信号clkout，所述第二输出端反相器205b的输出端输出第二时钟输出信号clkoutb。

所述第一时钟输入电路204a的输入端连接所述时钟输入信号clkin，所述第一时钟输入电路204a的输入端和所述第一输出端反相器205a之间连接有第一缓冲电路。

所述第二时钟输入电路204b的输入端连接所述时钟输入信号clkin，所述第二时钟输入电路204b的输入端和所述第二输出端反相器205b之间连接有第二缓冲电路。

所述第一缓冲电路和所述第二缓冲电路使所述第一时钟输出信号clkout和所述第二时钟输出信号clkoutb反相。在一些较佳实施例中，所述第一缓冲电路由一个反相缓冲器205c组成，所述第二缓冲电路由一个同相缓冲器205d组成。

在第k级所述电荷泵单元201开始，k大于等于1且小于等于n，所述输出端电源电压由电源端连接电源电压Vdd的电压产生电路301输出且通过参考电压Vref钳位固定，所述输出端电源电压小于所述电源电压Vdd，用以减少第k级以上的各级所述电荷泵单元201的所述升压节点的电压应力。所述电压产生电路301输出多个大小不同的所述输出端电源电压，第k级开始，随着级数增加，对应级数的所述电荷泵单元201的所述输出端电源电压的大小逐渐减小。

如图5所示，所述电压产生电路301输出2个大小不同的所述输出端电源电压，2个所述输出端电源电压分别为第一输出端电源电压Vdd1和第二输出端电源电压Vdd2，所述第一输出端电源电压Vdd1大于所述第二输出端电源电压Vdd2。

k等于n-1，第n-1级的所述电荷泵单元201的所述输出端电源电压采用所述第一输出端电源电压Vdd1，第n级的所述电荷泵单元201的所述输出端电源电压采用所述第二输出端电源电压Vdd2。第n-1级的所述电荷泵单元201即为所述电荷泵单元201a，第n级的所述电荷泵单元201即为所述电荷泵单元201b；图3和图4中，所述电荷泵单元201a的所述输出端电源电压采用Vdd1表示。图4中，所述电荷泵单元201b的所述输出端电源电压采用Vdd2表示。由图4可以看出，所述第一输出端电源电压Vdd1连接第n-1级的所述电荷泵单元201的所述输出端反相器205a的电源端；所述第二输出端电源电压Vdd2连接第n级的所述电荷泵单元201的所述输出端反相器205b的电源端。其他所述电荷泵单元201和图4的所述电荷泵单元201b的区别之处为，其他所述输出端反相器205a和205b的电源端所连接的电压不同，其中，图3中最后一级即第n级的所述输出端反相器205a和205b的电源端所连接的电压为Vdd2；第n-2级之前的各级所述输出端反相器205a和205b的电源端所连接的电压为Vdd。

本发明实施例中，当k大于1时，第1级至第k-1级的所述电荷泵单元201的所述输出端电源电压保持为所述电源电压Vdd。

如图5所示，所述电压产生电路301包括：比较器302，第一PMOS管MP301，电阻串。电阻串由电阻R101、R102和R103串联而成。

所述比较器302的第一输入端连接参考电压Vref。

所述第一PMOS管MP301的源极连接电源电压Vdd。

所述第一PMOS管MP301的栅极连接所述比较器302的输出端。

所述电阻串连接在所述第一PMOS管MP301的漏极和地之间。

所述电阻串包括3个输出端且分别输出所述第一输出端电源电压Vdd1、所述第二输出端电源电压Vdd2和反馈电压Vfb。

所述反馈电压Vfb连接到所述比较器302的第二输入端。

本发明实施例中，如图4所示，所述传输单元203包括电压输入端Vin、电压输出端Vout、第一部分传输电路203a和第二部分传输电路203b。

所述第一部分传输电路203a设置在所述电压输入端Vin和所述第一升压节点A以及所述第二升压节点B之间；当对所述第一升压节点A充电时，所述第一部分传输电路203a使所述电压输入端Vin和所述第一升压节点A导通以及使所述电压输入端Vin和所述第二升压节点B断开；当对所述第二升压节点B充电时，所述第一部分传输电路203a使所述电压输入端Vin和所述第二升压节点B导通以及使所述电压输入端Vin和所述第一升压节点A断开。

所述第二部分传输电路203b设置在所述电压输出端Vout和所述第一升压节点A以及所述第二升压节点B之间；当所述第一升压节点A充电完成时，所述第二部分传输电路203b使所述电压输出端Vout和所述第一升压节点A导通以及使所述电压输出端Vout和所述第二升压节点B断开；当所述第二升压节点B充电完成时，所述第二部分传输电路203b使所述电压输出端Vout和所述第二升压节点B导通以及使所述电压输出端Vout和所述第一升压节点A断开。

更优选择为，所述第一部分传输电路203a包括第一NMOS管MN201和第二NMOS管MN202。

所述第一NMOS管MN201的漏极和所述第二NMOS管MN202的漏极都连接所述电压输入端Vin，所述第一NMOS管MN201的源极和所述第二NMOS管MN202的栅极都连接所述第一升压节点A，所述第二NMOS管MN202的源极和所述第一NMOS管MN201的栅极都连接所述第二升压节点B。

所述第一NMOS管MN201和所述第二NMOS管MN202都采用原生NMOS管。

所述第二部分传输电路203b包括第二PMOS管MP201和第三PMOS管MP202。

所述第二PMOS管MP201的漏极和所述第三PMOS管MP202的漏极都连接所述电压输出端Vout，所述第二PMOS管MP201的源极和所述第三PMOS管MP202的栅极都连接所述第一升压节点A，所述第三PMOS管MP202的源极和所述第二PMOS管MP201的栅极都连接所述第二升压节点B。

本发明实施例中，所述第一升压电容206a采用源漏连接在一起的MOS电容，所述第二升压电容206b采用源漏连接在一起的MOS电容。

所述第一升压电容206a和所述第二升压电容206b的大小相等。

较佳为，组成所述第一升压电容206a的MOS电容由第三NMOS管MN203源漏连接形成，所述第三NMOS管MN203的源漏极作为所述第一升压电容206a的第一极板，所述第三NMOS管MN203的栅极作为所述第一升压电容206a的第二极板。

组成所述第二升压电容206b的MOS电容由第四NMOS管MN204源漏连接形成，所述第四NMOS管MN204的源漏极作为所述第二升压电容206b的第一极板，所述第四NMOS管MN204的栅极作为所述第二升压电容206b的第二极板。

所述第三NMOS管MN203和所述第四NMOS管MN204都为原生NMOS管。

所述电荷泵单元201的工作原理为：由图4所示可知，当clkout为低电平时，节点A也为低电平，而与节点A反相的节点B为高电平，这样，MN201打开，电压输入端Vin对节点A进行充电,电压输入端Vin也采用Vin表示，则充电完成后，节点A为Vin；充电完成后，clkout变为高电平即Vdd1，MN201关闭，节点A的电平则为Vdd1+Vin，这时，节点B为低电平，MP201会打开，节点A的电压传输到电压输出端Vout。节点B的充放电和节点A的充放电正好反相。

图3中，第一级所述电荷泵单元201的电压输入端输入Vdd，输出端连接到下一级的输入端；后续各级都是输入端连接上一级的输出端，输出端连接下一级的输入端，最后一级的输出端Vout作为电荷泵的输出端。

本发明实施例能对相应的电荷泵单元201中输入到升压电容的第一极板的输出端反相器的电源端电压即输出端电源电压进行设置，并从而设置输入到升压电容的第一极板的时钟输出信号的高电平，也从而调节升压电容的第二极板即升压节点的电压应力，通过电压产生电路301能使输出端电源电压小于芯片内部的电源电压Vdd并能通过参考电压Vref钳，这样就能避免较大的电源电压Vdd产生的较大的电压波动对升压节点的电压应力的不利影响，从而降低对应级的电荷泵单元201的升压节点的电压应力。

本发明实施例能对电荷泵的各级电荷泵单元201的输出端电源电压进行逐级设置，因为电荷泵的各级电荷泵单元201的输出端所输出的电压会随着级数的增加而增加，故能在产生升压节点的电压应力问题之前的各级电荷泵单元201的输出端电源电压依然保持为电源电压Vdd，而在产生升压节点的电压应力问题之后即第k级以后的各级电荷泵单元201的输出端电源电压进行参考电压Vref钳位固定的设置，从而使得整个电荷泵中不会出现升压节点的电压应力问题。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。