半导体结构及其形成方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

MRAM(Magnetic Random Access Memory)是一种非挥发性的磁性随机存储器。它拥有静态随机存储器(SRAM)的高速读取写入能力，动态随机存储器(DRAM)的高集成度并且功耗远远的低于DRAM，相对于快闪存储器(Flash)，随着使用时间的增加性能不会发生退化。由于MRAM具有的上述特征，其被称为通用存储器(universal memory)，被认为能够取代SRAM，DRAM，EEPROM和Flash。

与传统的随机存储器芯片制作技术不同，MRAM中的数据不是以电荷或者电流的形式存储，而是一种磁性状态存储，并且通过测量电阻来感应，不会干扰磁性状态。MRAM采用磁隧道结(MTJ)结构来进行数据存储，一般来说，MRAM单元由一个晶体管(1T)和一个磁隧道结(MTJ)共同组成一个存储单元，所述的磁隧道结(MTJ)结构包括至少两个电磁层以及用于隔离所述的两个电磁层的绝缘层。电流垂直由一电磁层透过绝缘层流过或“穿过”另一电磁层。其中的一个电磁层是固定磁性层，透过强力固定场将电极固定在特定的方向。而另一电磁层为可自由转动磁性层，将电极保持在其中一方。

然而，现有技术制备的磁隧道结的性能较差。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底；位于所述基底表面的磁隧道结，所述磁隧道结包括：位于所述基底表面的底层电磁结构、位于所述底层电磁结构表面的绝缘层、以及位于所述绝缘层表面的顶层电磁结构；位于所述磁隧道结侧壁表面的侧壁隧穿层。

可选的，所述侧壁隧穿层的材料包括：氮化硼、氧化镁或者氧化铝。

可选的，所述侧壁隧穿层的厚度范围为1埃～20纳米。

可选的，所述侧壁隧穿层的厚度范围为1埃～5纳米。

可选的，所述基底内具有导电层，且所述基底暴露出所述导电层表面。

可选的，所述底层电磁结构包括：位于基底表面的下层电极层；位于下层电极层表面的下层复合层；位于所述下层复合层表面的下层电磁层。

可选的，所述下层电极层的材料包括：铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合；所述下层复合层包括若干层重叠的导电层，且各个所述导电层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合；所述下层电磁层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。

可选的，所述顶层电磁结构包括：位于绝缘层表面的上层电磁层；位于所述上层电磁层表面的上层复合层；位于所述上层复合层表面的上层电极层。

可选的，所述上层电极层的材料包括：铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合；所述上层复合层包括若干层重叠的导电层，且各个所述导电层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合；所述上层电磁层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。

可选的，所述绝缘层的材料包括：氧化镁、氧化铝、氮化硅、氮氧化硅、二氧化铪和二氧化锆中的一种或者几种组合。

可选的，还包括：位于所述侧壁隧穿层侧壁表面的保护层。

可选的，所述保护层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或者氮氧化硅。

相应的，本发明技术方案还提供一种形成上述任一项半导体结构的形成方法，包括：提供基底；在所述基底表面形成磁隧道结，所述磁隧道结包括：位于所述基底表面的底层电磁结构、位于所述底层电磁结构表面的绝缘层以及位于所述绝缘层表面的顶层电磁结构；在所述磁隧道结侧壁表面形成侧壁隧穿层。

可选的，所述侧壁隧穿层的形成方法包括：在所述基底表面、以及磁隧道结顶部表面和侧壁表面形成导磁材料膜；回刻蚀所述导磁材料膜，直至暴露出基底表面和磁隧道结顶部表面，在所述基底表面形成所述侧壁隧穿层。

可选的，所述导磁材料膜的形成工艺包括：物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺或者等离子体原子层沉积工艺。

可选的，所述磁隧道结的形成方法包括：在所述基底表面形成底层电磁材料膜；在所述底层电磁材料膜表面形成绝缘膜；在所述绝缘膜表面形成顶层电磁材料膜；在所述顶层电磁材料膜表面形成图形化层；以所述图形化层为掩膜，刻蚀所述底层电磁材料膜、绝缘膜以及顶层电磁材料膜，直至暴露出基底表面，使底层电磁材料膜形成底层电磁结构、绝缘膜形成绝缘层、顶层电磁材料膜形成顶层电磁结构，在所述基底表面形成磁隧道结。

可选的，所述绝缘膜的形成方法包括：在所述底层电磁材料膜表面形成绝缘材料膜；对所述绝缘材料膜进行退火处理，形成所述绝缘膜。

可选的，所述绝缘材料膜的形成工艺包括：物理气相沉积工艺、化学气相沉积工艺或者原子层沉积工艺。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明技术方案提供的半导体结构中，所述磁隧道结侧壁表面具有侧壁隧穿层。所述磁隧道结包括：位于所述基底表面的底层电磁结构、位于所述底层电磁层表面的绝缘层以及位于所述绝缘层表面的顶层电磁结构。由于自旋电子能够通过所述侧壁隧穿层进行隧穿，当所述磁隧道结处于导通状态时，位于底层电磁结构内的自旋电子可以通过绝缘层隧穿进入顶层电磁结构，或者位于顶层电磁结构内的自旋电子可以通过所述绝缘层隧穿进入底层电磁结构，所述底层电磁结构和顶层电磁结构之间的自旋电子还可以通过位于磁隧道结侧壁表面的侧壁隧穿层进行隧穿，从而有利于降低导通电阻，使得半导体结构的性能较好。

本发明技术方案提供的半导体结构的形成方法中，在所述磁隧道结侧壁表面形成侧壁隧穿层。所述磁隧道结包括：位于所述基底表面的底层电磁结构、位于所述底层电磁结构表面的绝缘层、以及位于所述绝缘层表面的顶层电磁结构。由于自旋电子能够通过所述侧壁隧穿层进行隧穿，当所述磁隧道结处于导通状态时，位于底层电磁结构内的自旋电子可以通过绝缘层隧穿进入顶层电磁结构，或者位于顶层电磁结构内的自旋电子可以通过所述绝缘层隧穿进入底层电磁结构，所述底层电磁结构和顶层电磁结构之间的自旋电子还可以通过位于磁隧道结侧壁表面的侧壁隧穿层进行隧穿，从而有利于降低导通电阻，使得形成的半导体结构的性能较好。

进一步，由于所述绝缘材料膜形成的工艺包括：物理气相沉积工艺、化学气相沉积工艺或者原子层沉积工艺，所述沉积工艺形成的材料为无定形或者多晶形态。通过对所述绝缘材料膜进行退火处理，高温能够使无定形或者多晶形态的材料转变为单晶形态的材料，使得形成的绝缘膜的性能较好，进而提高形成的半导体结构的性能。

附图说明

图1是一种半导体结构的结构示意图；

图2至图10是本发明一实施例中的半导体结构形成方法各步骤的结构示意图。

具体实施方式

正如背景技术所述，现有半导体结构的性能较差。

以下结合附图进行详细说明，半导体结构的性能较差的原因，图1是一种半导体结构的结构示意图。

请参考图1，包括：基底100；位于所述基底100表面的磁隧道结110，所述隧道结110包括：位于所述基底100表面的底层电磁结构111、位于所述底层电磁结构111表面的绝缘层112、以及位于所述绝缘层112表面的顶层电磁结构113；位于所述磁隧道结110侧壁表面的保护层120。

上述结构中，所述保护层120能够保护所述磁隧道结的侧壁表面，从而减少后续工艺对所述磁隧道结110的材料造成影响，并且有利于所述磁隧道结110保持整体性，进而有利于提高半导体结构的性能。

然而，所述底层电磁结构111内和顶层电磁结构113内的自旋电子无法在所述保护层120内隧穿导通，因此，所述磁隧道结110的导通电阻仍较大，使得所述的半导体结构的性能仍较差。

为解决上述技术问题，本发明实施例提供一种半导体结构，包括：基底；位于所述基底表面的磁隧道结，所述磁隧道结包括：位于所述基底表面的底层电磁结构、位于所述底层电磁结构表面的绝缘层以及位于所述绝缘层表面的顶层电磁结构；位于所述磁隧道结侧壁表面的侧壁隧穿层。所述半导体结构的性能较好。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图2至图10是本发明一实施例中的半导体结构形成方法各步骤的结构示意图。

请参考图2，提供基底200。

在本实施例中，所述基底200内具有导电层210，且所述基底200暴露出所述导电层210表面。

在本实施例中，所述基底200包括：衬底(图中未示出)和位于所述衬底表面的介质层(图中未示出)，所述导电层210位于所述介质层内。

所述衬底的材料为半导体材料。在本实施例中，所述衬底的材料为硅。在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。

在本实施例中，所述衬底内具有器件结构，所述器件结构包括PMOS晶体管、NMOS晶体管、CMOS晶体管、电阻器、电容器和电感器中的一种或多种。

所述介质层的材料包括：氧化硅、低K(指相对介电常数大于或等于2.5，且小于3.9)介质材料或者超低K(指相对介电常数小于等于2.5)介质材料。

在本实施例中，所述介质层的材料为氧化硅。

所述导电层210的材料包括：铜、钨、铝、钛、氮化钛和钽中的一种或者几种组合。

在本实施例中，所述导电层210的材料为铜。

接着，在所述基底表面形成磁隧道结，所述磁隧道结包括：位于所述基底表面的底层电磁结构、位于所述底层电磁结构表面的绝缘层以及位于所述绝缘层表面的顶层电磁结构，具体形成所述磁隧道结的过程请参考图3至图7。

请参考图3，在所述基底200表面形成底层电磁材料膜220。

在本实施例中，在所述基底200表面和导电层210表面形成所述底层电磁材料膜220。

在本实施例中，所述底层电磁材料膜220包括：位于所述基底200表面的下层电极膜221、位于所述下层电极膜221表面的下层复合膜222、位于所述下层复合膜222表面的下层电磁膜223。

所述下层电极膜221的材料包括：铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合。

在本实施例中，所述下层电极膜221的材料为钽。

所述下层复合膜222包括若干层重叠的导电层(图中未示出)，且各个所述导电层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。

在本实施例中，所述下层复合膜222包括两层重叠的导电层(图中未示出)，一层所述导电层的材料为铂，一层所述导电层的材料为钴。

在其他实施例中，所述导电层的材料还可以为铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。

所述下层电磁膜223的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。

在本实施例中，所述下层电磁膜223的材料为钴铁硼。

形成所述底层电磁材料膜之后，在所述底层电磁材料膜表面形成绝缘膜，具体形成所述绝缘膜的过程请参考图4至图5。

请参考图4，在所述底层电磁材料膜220表面形成绝缘材料膜230。

所述绝缘材料膜230用于后续形成绝缘膜。

所述绝缘材料膜230的材料包括：氧化镁、氧化铝、氮化硅、氮氧化硅、二氧化铪和二氧化锆中的一种或者几种组合。

在本实施例中，所述绝缘材料膜230的材料为氧化镁。

所述绝缘材料膜230的厚度范围为1埃～5纳米。

所述绝缘材料膜230的形成工艺包括：物理气相沉积工艺、化学气相沉积工艺或者原子层沉积工艺。

在本实施例中，通过物理气相沉积工艺形成的所述绝缘材料膜230的材料为无定形氧化镁。

请参考图5，对所述绝缘材料膜230进行退火处理，形成所述绝缘膜231。

所述绝缘膜231由所述绝缘材料膜230形成，从而所述绝缘膜231的材料包括：氧化镁、氧化铝、氮化硅、氮氧化硅、二氧化铪和二氧化锆中的一种或者几种组合。

在本实施例中，所述绝缘膜231的材料为氧化镁。

由于所述绝缘材料膜230形成的工艺包括：物理气相沉积工艺、化学气相沉积工艺或者原子层沉积工艺，所述沉积工艺形成的材料为无定形或者多晶形态。通过对所述绝缘材料膜230进行退火处理，高温能够使无定形或者多晶形态的材料转变为单晶形态的材料，使得形成的绝缘膜231的性能较好，进而提高形成的半导体结构的性能。

在本实施例中，所述单晶氧化镁材料形成的绝缘膜231作为后续形成的磁隧道结中间的非磁绝缘层，有利于提高形成的磁隧道结的性能。

所述退火处理的温度范围为300摄氏度～400摄氏度。

选择所述温度范围的意义在于：若所述温度大于400摄氏度，则温度太高，容易对底层电磁材料膜220的材料和基底200内的器件造成高温影响，使得形成的半导体结构的性能较差；若所述温度小于300摄氏度，则温度太低，不利于使无定形或多晶形态的材料转变为单晶形态的材料，导致形成的绝缘膜231的性能仍较差。

请参考图6，在所述绝缘膜231表面形成顶层电磁材料膜240。

所述顶层电磁材料膜240包括：位于绝缘膜231表面的上层电磁膜241、位于所述上层电磁膜241表面的上层复合膜242、位于所述上层复合膜242表面的上层电极膜243。

所述上层电磁膜241和下层电磁膜223的材料相同，在此不再赘述。

所述上层复合膜242和下层复合膜222的材料相同，在此不再赘述。

所述上层电极膜243和下层电极膜221的材料相同，在此不再赘述。

请参考图7，形成所述顶层电磁材料膜240之后，在所述顶层电磁材料膜240表面形成图形化层(图中未示出)，所述图形化层暴露出部分顶层电磁材料膜240表面；以所述图形化层为掩膜，刻蚀所述底层电磁材料膜220、绝缘膜231以及顶层电磁材料膜240，直至暴露出基底200表面，使底层电磁材料膜220形成底层电磁结构261、绝缘膜231形成绝缘层262、顶层电磁材料膜240形成顶层电磁结构263，在所述基底200表面形成磁隧道结260。

所述底层电磁结构261包括：位于基底200表面的下层电极层(图中未示出)；位于下层电极层表面的下层复合层(图中未示出)；位于所述下层复合层表面的下层电磁层(图中未示出)。

所述顶层电磁结构263包括：位于绝缘层表面的上层电磁层；位于所述上层电磁层表面的上层复合层；位于所述上层复合层表面的上层电极层。

在本实施例中，所述图形化层覆盖导电层210上的顶层电磁材料膜240表面，从而使得图形化处理之后，形成的磁隧道结260底部与导电层210表面相接触，实现电连接。

在本实施例中，形成所述磁隧道结260之后，还包括：去除所述图形化层。

形成所述磁隧道结之后，在所述磁隧道结侧表面形成侧壁隧穿层，具体形成所述侧壁隧穿层的过程请参考图8至图9。

请参考图8，在所述基底200表面、以及磁隧道结260顶部表面和侧壁表面形成导磁材料膜270。

所述导磁材料膜270为后续形成侧壁隧穿层提供材料。

所述导磁材料膜270的形成工艺包括：物理气相沉积工艺、化学气相沉积工艺、原子层沉积工艺或者等离子体原子层沉积工艺

所述导磁材料膜270的材料包括：氮化硼、氧化镁或者氧化铝。

在本实施例中，所述导磁材料膜270的材料为氮化硼。

请参考图9，回刻蚀所述导磁材料膜270，直至暴露出基底200表面和磁隧道结260顶部表面，在所述基底200表面形成所述侧壁隧穿层271。

所述侧壁隧穿层271的厚度范围为1埃～20纳米。

所述侧壁隧穿层271厚度的优选范围为1埃～5纳米。

需要说明的所述厚度指的是垂直于磁隧道结260侧壁方向上的尺寸。

所述侧壁隧穿层271厚度的优选范围为1埃～5纳米的原因在于：若所述侧壁隧穿层271的厚度小于1埃，则所述侧壁隧穿层271的磁导通效果不容易受控制，容易受到外界的影响，导致磁隧道结260的稳定性较差；若所述侧壁隧穿层271的厚度大于5纳米，则需要较大的电流才能使所述侧壁隧穿层271具有隧穿导通作用，对器件性能的要求较高。

由于所述侧壁隧穿层271通过回刻蚀所述导磁材料膜270形成，从而所述侧壁隧穿层271的材料包括：氮化硼、氧化镁或者氧化铝。所述材料形成的侧壁隧穿层271具有导磁性。

在本实施例中，所述侧壁隧穿层271的材料为氮化硼，所述氮化硼形成的侧壁隧穿层271不仅具有导磁作用，而且形成所述侧壁隧穿层271的过程中不会对所述磁隧道结260造成氧化作用，进一步提高形成的半导体结构的性能。

所述磁隧道结260包括：位于所述基底200表面的底层电磁结构261、位于所述底层电磁结构261表面的绝缘层262、以及位于所述绝缘层262表面的顶层电磁结构263。通过在所述磁隧道结260侧壁表面形成所述侧壁隧穿层271，由于自旋电子能够通过所述侧壁隧穿层271进行隧穿，当所述磁隧道结260处于导通状态时，位于底层电磁结构261内的自旋电子可以通过绝缘层262隧穿进入顶层电磁结构263，或者位于顶层电磁结构363内的自旋电子可以通过所述绝缘层262隧穿进入底层电磁结构261，所述底层电磁结构261和顶层电磁结构263之间的自旋电子还可以通过位于磁隧道结260侧壁表面的侧壁隧穿层271进行隧穿，从而有利于降低导通电阻，使得半导体结构的性能较好。

请参考图10，形成所述侧壁隧穿层271之后，在所述侧壁隧穿层271侧表面形成保护层280。

所述保护层280的形成方法包括：在所述基底200表面、磁隧道结260顶部表面、以及侧壁隧穿层271顶部表面和侧壁表面形成保护材料膜(图中未示出)；回刻蚀所述保护材料膜，直至暴露出所述基底200表面和所述磁隧道结顶部表面，在所述侧壁隧穿层271侧表面形成所述保护层280。

所述保护层280的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或者氮氧化硅。

在本实施例中，所述保护层280的材料为氮化硅。

所述保护层280用于保护所述磁隧道结260和侧壁隧穿层271，减少所述磁隧道结260和侧壁隧穿层271受到后续工艺的影响，并且有利于提高所述磁隧道结260和侧壁隧穿层271的整体性，使得形成的半导体结构的稳定性较高。

相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请继续参考图10，包括：基底200；位于所述基底200表面的磁隧道结260，所述磁隧道结260包括：位于所述基底200表面的底层电磁结构261、位于所述底层电磁结构261表面的绝缘层262、以及位于所述绝缘层262表面的顶层电磁结构263；位于所述磁隧道结260侧壁表面的侧壁隧穿层271。

由于所述磁隧道结260侧壁表面具有侧壁隧穿层271，使得自旋电子能够通过所述侧壁隧穿层271进行隧穿，当所述磁隧道结260处于导通状态时，位于底层电磁结构261内的自旋电子可以通过绝缘层262隧穿进入顶层电磁结构263，或者位于顶层电磁结构263内的自旋电子可以通过所述绝缘层262隧穿进入底层电磁结构261，所述底层电磁结构261和顶层电磁结构263之间的自旋电子还可以通过位于磁隧道结260侧壁表面的侧壁隧穿层71进行隧穿，从而有利于降低导通电阻，使得半导体结构的性能较好。

以下结合附图详细说明。

在本实施例中，所述基底200内具有导电层210，且所述基底200暴露出所述导电层210表面。

所述侧壁隧穿层271的材料包括：氮化硼、氧化镁或者氧化铝。

所述侧壁隧穿层271的厚度范围为1埃～20纳米。

在本实施例中，所述侧壁隧穿层271的厚度范围优选为1埃～5纳米。

所述底层电磁结构261包括：位于基底200表面的下层电极层(图中未示出)；位于下层电极层表面的下层复合层(图中未示出)；位于所述下层复合层表面的下层电磁层(图中未示出)。

所述下层电极层的材料包括：铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合；所述下层复合层包括若干层重叠的导电层，且各个所述导电层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合；所述下层电磁层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。

所述顶层电磁结构263包括：位于绝缘层262表面的上层电磁层(图中未示出)；位于所述上层电磁层表面的上层复合层(图中未示出)；位于所述上层复合层表面的上层电极层(图中未示出)。

所述上层电极层的材料包括：铜、钨、铝、钛、氮化钛、钽中的一种或者几种组合；所述上层复合层包括若干层重叠的导电层，且各个所述导电层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合；所述上层电磁层的材料包括：铁、铂、钴、镍、钴铁硼、钴铁、镍铁和镧锶锰氧中的一种或者几种组合。

所述绝缘层262的材料包括：氧化镁、氧化铝、氮化硅、氮氧化硅、二氧化铪和二氧化锆中的一种或者几种组合。

在本实施例中，所述半导体结构还包括：位于所述侧壁隧穿层271侧壁表面的保护层280。

所述保护层280的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或者氮氧化硅。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。