负相输出电压高电源抑制比的线性稳压器

技术领域

本发明涉及集成电路技术。

背景技术

具有负相输出电压高电源抑制比的线性稳压器在电源管理线性稳压器应用中属于重要的一个组成部分，主要应用在DC-DC、ADC、DAC、混合电路、数字电路、通信、音频设备、便携式多媒体设备领域。

线性稳压器在实际应用环境中，电源抑制比是一个极其重要的指标参数，该指标是衡量电路抑制电源干扰信号(噪声和纹波)传输到输出端的能力，使这些干扰信号不能破坏电路输出信号。移动通信设备的工作频率可以达到十几MHz、几十MHz。在这高频情况下，电源噪声会影响负载的稳定性，使通信设备的通讯质量降低。因此，线性稳压器可以作为DC-DC或者AC-DC转换器的负载，利用其具有高电源抑制比的特性，可以产生低噪声、稳定的恒定电压值。

因此，为了保证系统可靠性和稳定性，设计出具有高电源抑制比的线性稳压器。常见的技术方案(1)隔离技术：设计思路是在POWER功率管的源端堆叠NMOS管，NMOS在电源噪声和线性稳压器的输出端中间，起到隔离作用。(2)电源纹波前馈技术：在电源输入端与输出端之间，设计前馈放大器、求和放大器。前馈放大器把检测到的电源噪声，传输到求和放大器；求和放大器将该信号与主环路的噪声相叠加，在POWER功率管栅极上产生两个幅度相等、相位相反的小信号，两者相互抵消，最终固定了功率管的栅极电压，提高了稳压器的电源抑制比特性。但是，上述缺点是：隔离技术会增大功率管的导通阻抗，增大压差电压参数；电源纹波前馈技术增大了线性稳压器功耗和版图面积，并且对环路稳定性的设计带来难度。

发明内容

本发明所要解决的技术问题是，提供一种线性稳压器，能够有效提高线性稳压的电源抑制比性能。

本发明解决所述技术问题采用的技术方案是，负相输出电压高电源抑制比的线性稳压器，其特征在于，包括下述部分：

第一NPN管，其基极和集电极接地，发射极接第一输入端；

第二NPN管组，由M个NPN管并联构成，其中每个NPN管的基极和集电极接地，发射极接参考点；

第三NPN管组，由M个NPN管并联构成，其中每个NPN管的基极和集电极接地，发射极通过第三电阻接第二输入端；M为自然数，且2≤M≤10，优选值为M＝7。

误差放大器，其正相输入端接第一输入端，其反相输入端第二输入端，其输出端接第一NMOS管的栅极；

第一NMOS管，其漏极接基准电压输出端，源极接低电平输入端；

第一输入端和参考点之间设置有第一电阻；

第二输入端和参考点之间设置有第二电阻；

基准电压输出端和第一输入端之间设置有第五电阻；

基准电压输出端和第二输入端之间设置有第四电阻。

所述误差放大器包括：

第一PMOS管，其源极接地，栅极和漏极相接；

第二PMOS管，其源极接地，栅极接第一POS管的栅极；

第三PMOS管，其源极接地，栅极和漏极相接；

第四PMOS管，其源极接地，栅极接第三PMOS管的栅极；

第五NMOS管，其漏极接第三PMOS管的漏极，栅极接第一输入端；

第六NMOS管，其漏极接第四PMOS管的漏极，栅极接第二输入端；

第七NMOS管，其漏极接第五NMOS管的源极和第六NMOS的源极，源极接地；

第四NMOS管，其栅极和漏极接第二PMOS管的漏极，源极接低电平输入端；

第三NMOS管，其栅极接第四NMOS管的栅极，漏极接第四PMOS管的漏极，源极接低电平输入端；

第五PMOS管，其栅极接第四PMOS管的漏极，源极接地，栅极还通过串联的补偿电阻和补偿电容接地；

第二NMOS管，其栅极和漏极接第三PMOS管的漏极，源极接低电平输入端，栅极还连接第七NMOS管的栅极。

本发明的最大优点就是在低频和中频范围内，提高了线性稳压的电源抑制比性能；同时不会增大功率管的压差电压参数和增大环路稳定性的设计难度，同时解决了常见技术的压差电压参数增大、功耗增大的缺陷。

附图说明

图1是噪声影响输出电压的路径图。

图2是现有技术的基准电路电路图。

图3是本发明的电路图。

图4是本发明基准电路的小信号模型图。

图5是误差放大器AMP2内部结构的电路图。

图6是基准电路和线性稳压器输出端的电源抑制比仿真波形图。

图7是强化后的仿真波形图。

具体实施方式

参见图1-5。

图1是噪声影响线性稳压器输出电压的路径。路径1是电源噪声通过POWER功率管的有限阻抗R

图2是传统常见基准电路结构。GND是高电平，Vin是低电平，输入电压。利用误差放大器AMP3的正向输入端电压和负相输入端电压相等的特性，使NPN11、NPN21、电阻R11产生PTAT电流I

图3是改进后的基准电路结构。GND是高电平，Vin是低电平，输入电压。NPN1、NPN2、NPN3的并联个数比1：7：7。第一电阻R1和第二电阻R21阻值相等。利用误差放大器AMP2的正向输入端电压Vin1和负相输入端电压Vin2相等的特性，使第一NPN管NPN1、第三NPN管组NPN3、第三电阻R3产生PTAT电流I

利用误差放大器AMP2产生与输入电压Vin无关的电压V3，来控制第一NMOS管NMOS1的栅极，进而避免Vin上的噪声影响基准电压Vref，因此提高了基准电路的电源抑制比。

图4是基准电路的小信号模型。利用小信号模型来计算基准电路的电源抑制比。第一NPN管NPN1、第二NPN管组NPN2、第三NPN管组NPN3视为电阻；第一NMOS管NMOS1被视为电阻

Vin1的等效输入阻抗：

Vin2的等效输入阻抗：

Vin1的电压：

Vin2的电压：

误差放大器AMP2的输出电压：

V

Vin是低电平输入电压，A

基准电压：

将公式(3)、(4)代入(5)中，得

将公式(3)代入(6)中，得

第一NMOS管NMOS1的小信号电流：

I

将公式(7)代入公式(9)中，消除V3，得

将公式(11)代入(10)中，得

所以，NMOS1的电流为：

将公式(12)代入(8)中，得

所以，基准电路的电源抑制比为

通过上述公式可知，利用第二NPN管组NPN2、第一电阻R1与第一NPN管NPN1并联，使等效电阻Req1降低；同时增大误差放大器AMP2的增益A

图5是虚线框图内就是误差放大器AMP2的电路图。正向输入端电压Vin1是NMOS5的输入电压，负相输入端电压Vin2是第六NMOS管NMOS6的输入电压；第三PMOS管PMOS3与第四PMOS管PMOS4，第一PMOS管PMOS1与第二PMOS管PMOS2成电流镜镜像关系；补偿电阻Rc、补偿电容Cc为环路提供稳定性；第五PMOS管PMOS5属于二级增益；第二NMOS管NMOS2与第一NMOS管NMOS1成电流镜镜像关系。

图6是基准电路和线性稳压器输出端的电源抑制比仿真波形。图6为仿真软件界面截屏，图7以虚线的方式强化了图6中不清晰的曲线。由图6和图7可见，采用本发明的技术方案后，在低频范围内，基准电路的电源抑制比是130dB，线性稳压器的输出端62dB；在频率1KHz时，基准电路的电源抑制比是82dB，线性稳压器的输出端81dB。