一种U型阻抗线的布局结构

技术领域

本发明属于机械领域，尤其针对一种U型阻抗线的布局结构。

背景技术

随着高速通讯网络技术的发展，特别是服务器从Purley PDG、Whitley PDG到Eagle Stream平台的发展，高速信号通道从PCle*2.0升级换代至PCle*5.0，印制电路板不仅追求更低损耗的材料和技术，也追更高精度的阻抗控制技术。因受到图形阻抗线长度小于测试设备分辨率的限制，常常在图形边沿做一个辅助的阻抗测试coupon。阻抗测试coupon由阻抗线、过孔、屏蔽层组成，经典阻抗计算模型阻抗值受到线宽、铜厚(导体厚度)、介厚和材料的介电常数决定。

考虑交货图形尺寸限制，一些产品需要通过把阻抗线对折成U型线后才能放置下去，常发现U型阻抗线在线宽、介厚、铜厚达标下，出现实测阻抗值较设计值偏小的异常，进一步研究发现，阻抗测试的TDR曲线平稳段在设计规格内，但拐点局部位置的TDR曲线发现严重波谷峰形。在一般阻抗测试取值规范中，一般取TDR曲线的30％～70％之间的平均值，因此，当在50％左右出现大波谷时，测试平均值被大幅拉低导致测试偏小。因此需要克服此缺陷。

发明内容

为解决上述问题，本发明提供了一种U型阻抗线的布局结构。本发明提高了U型阻抗线的TDR曲线平稳性，还提高了阻抗测试准确性。

为达到上述技术效果，本发明的技术方案是：

一种U型阻抗线的布局结构，包括覆盖有第一铜皮1的PCB板2；所述PCB板2成形有安装U型阻抗线的无铜皮区3；无铜皮区3安装有U型阻抗线4，U型阻抗线4包括两个平行线5，两个平行线5连接有弧形线6；两个平行线5之间安装有第二铜皮7；第二铜皮7与第一铜皮1导电连接；第二铜皮7与U型阻抗线4之间形成有间隙8。

进一步的改进，所述间隙8的宽度为a，a≤0.25mm。

进一步的改进，两个平行线5之间的间距为b，b≥2.286mm。

进一步的改进，所述U型阻抗线(4)下方为接地屏蔽层。

本发明的优点：

本发明提高了U型阻抗线的TDR曲线平稳性，还提高了阻抗测试准确性。

附图说明

图1为采用线宽W为25.2mil和10.06的U型阻抗线内部为无铜区以及线宽W为3.97mil，且U型线中间有铜皮时的测试TDR曲线图。

图2为无铜皮的U型阻抗线结构示意图；

图3为有铜皮的U型阻抗线结构示意图。

具体实施方式

以下通过具体实施方式并且结合附图对本发明的技术方案作具体说明。

实施例1

如图1所示为检测不同线宽(3.97、10.6、25.2mil)的阻抗值，其中3.97mil的线路的U型线中间设置有铜皮，发现其测试TDR曲线整体平稳无凹陷峰；10.6和25.2mil的U型阻抗线内部为无铜区，TDR曲线都出现严重的凹陷波谷。根据以上特征和点发射源的信号传输特征提出一种假设，在阻抗测试时，当信号传输到U型线拐点时，因信号立体辐射，部分信号在U型拐点处辐射至同网络的导体上，信号强度被分散削弱导致阻抗异常偏小；当U型线中间有大铜皮时，大铜皮与地相连，类似形成接地保护使得阻抗能够正常传输。

为了进一步验证屏蔽铜皮的影响幅度，设计两组不同U型线间间距，一组90mil、一组60mil；90mil的U型线，线到铜皮间距10mil；其中，60mil的间距，线到铜皮间距10mil、20mil；另外一组线到铜皮间距20mil为铜块。测试对比四者TDR曲线，其中，90mil线间距有铜皮时曲线是平缓的；线间距60mil下，线到铜皮间距10mil相对间距20mil，波谷峰值相对较小，但较90mil的线间距波幅较大；而同比d1/d0的间距为20/60mil的大铜皮和铜块，没有显著差异。

因此，在U型线设计时，尽可能把U型线间距拉大至90mil以上，U型线内铺铜，铜皮距线间距小于等于10mil为佳；当出现有波峰时，可以调整取值区间落在TDR曲线的平稳段即可。

因此为了保证U型阻抗线质量进行如下控制工艺：

1)控制U型拐点圆形弧度布局，等间距设计保证蚀刻加工线宽一致性；

2)U型线两端平行线的线间距，通过拉大线间距值减少自身辐射干扰的辐射能量，一般设置间距大于90mil(≥2.286mm)；

3)在两线之间设置大铜皮，大铜皮与周边其他铜皮形成大网路，实现接地屏蔽。大铜皮与线路间距小于等于10mil(≤0.25mm)。

4)当阻抗峰未消除时，可以通过测试取值区间优化来获取准确的传输线路阻抗值。取TDR曲线的平稳段作为衡量标准。

上述仅为本发明的一个具体导向实施方式，但本发明的设计构思并不局限于此，凡利用此构思对本发明进行非实质性的改动，均应属于侵犯本发明的保护范围的行为。