显示装置

技术领域

本发明涉及显示装置以及显示装置的制造方法。更详细而言，本发明涉及能够显示图像的显示装置以及显示装置的制造方法。

背景技术

正在以各种方式制造显示装置来加以使用。显示装置可以显示光来向使用者提供视觉信息。这种显示装置可以包括利用液晶层来发光的液晶显示装置、利用无机发光二极管来发光的无机发光显示装置、利用有机发光二极管来发光的有机发光显示装置等。

显示装置可以利用各种信号来射出光。此时，在向液晶层、无机发光二极管或有机发光二极管传递信号的过程中，电流可能会泄漏。在该情况下，显示装置的发光性能可能会下降。

因此，正在进行用于减少在显示装置内传递信号时泄漏的电流的量的研究。

发明内容

本发明的一目的在于，提供一种提高了显示性能的显示装置。

本发明的其他目的在于，提供一种提高了显示性能的显示装置的制造方法。

但是，本发明并不限于上述的目的，在不超出本发明的思想和领域的范围可以进行各种扩展。

为了达成上述的本发明的一目的，本发明的实施例涉及的显示装置可以包括：基板；第一有源层，配置在所述基板上，并且包括源极区域、电阻区域以及通过所述电阻区域而与所述源极区域间隔开的漏极区域；第一栅电极和第二栅电极，配置在所述第一有源层上，并且与所述第一有源层重叠地配置；以及第一电源电压电极，配置在所述第一栅电极和所述第二栅电极上，并且在剖视图上仅与所述电阻区域重叠。

在一实施例中，可以是，所述第一有源层包括：第一有源区域，位于所述源极区域与所述电阻区域之间；以及第二有源区域，位于所述电阻区域与所述漏极区域之间，在剖视图上，所述第一栅电极仅与所述第一有源区域重叠，所述第二栅电极仅与所述第二有源区域重叠。

在一实施例中，可以是，所述第一电源电压电极与所述第一有源层的所述电阻区域形成浮动节点电容器。

在一实施例中，可以是，所述显示装置还包括：第二电源电压电极，配置在所述第一电源电压电极上，所述第二电源电压电极与所述第一电源电压电极电连接。

在一实施例中，可以是，所述显示装置还包括：第三栅电极，配置在与所述第二栅电极相同的层；以及储能电容器，包括配置在所述第三栅电极上且与所述第三栅电极重叠的储能电容器电极。

在一实施例中，可以是，所述储能电容器与所述第一有源层电连接。

在一实施例中，可以是，所述第一栅电极和所述第二栅电极与所述第一有源层构成双栅晶体管。

在一实施例中，可以是，所述显示装置还包括：第三栅电极，配置在与所述第二栅电极相同的层；以及储能电容器电极，配置在所述第三栅电极上，与所述第三栅电极重叠，并且与所述第三栅电极形成储能电容器，所述第一电源电压电极与所述第一有源层的所述电阻区域形成浮动节点电容器，所述储能电容器与所述第一有源层电连接。

在一实施例中，可以是，所述显示装置还包括：第二有源层，配置在与所述第一有源层相同的层，并且与所述第三栅电极重叠；漏电极，配置在所述第三栅电极上，并且与所述第二有源层连接；以及发光元件，配置在所述漏电极上，并且与所述漏电极连接。

为了达成上述的本发明的一目的，本发明的实施例涉及的显示装置可以包括：基板；有源层，配置在所述基板上，并且包括源极区域、电阻区域以及通过所述电阻区域而与所述源极区域间隔开的漏极区域；第一栅电极和第二栅电极，配置在所述有源层上，并且与所述有源层重叠地配置；以及第一电源电压电极，配置在与所述第一栅电极及所述第二栅电极相同的层，并且在剖视图上仅与所述电阻区域重叠。

在一实施例中，可以是，所述有源层包括：第一有源区域，位于所述源极区域与所述电阻区域之间；以及第二有源区域，位于所述电阻区域与所述漏极区域之间，在剖视图上，所述第一栅电极仅与所述第一有源区域重叠，所述第二栅电极仅与所述第二有源区域重叠，所述第一电源电压电极与所述有源层的所述电阻区域形成浮动节点电容器。

在一实施例中，可以是，所述显示装置还包括：第二电源电压电极，配置在所述第一电源电压电极上，所述第二电源电压电极与所述第一电源电压电极电连接。

为了达成上述的本发明的其他目的，本发明的实施例涉及的显示装置的制造方法可以包括：在配置于基板上的有源层上形成第一导电层的步骤；在所述第一导电层上形成光致抗蚀剂层的步骤；利用包括半透过区域、位于所述半透过区域的两侧的阻断区域以及通过所述阻断区域而与所述半透过区域间隔开的透过区域的半色调掩模，使所述光致抗蚀剂层中与所述透过区域对应的第一区域曝光使得所述第一导电层露出的步骤；利用所述半色调掩模使所述光致抗蚀剂层中与所述半透过区域对应的第二区域部分地曝光的步骤；向所述有源层中与所述第一区域重叠的区域掺杂杂质来形成源极区域和漏极区域的步骤；以及对所述第一导电层中与所述第二区域重叠的区域进行蚀刻来形成第一栅电极和第二栅电极的步骤。

在一实施例中，可以是，同时进行使所述光致抗蚀剂层中与所述透过区域对应的所述第一区域曝光使得所述第一导电层露出的步骤以及利用所述半色调掩模来使所述光致抗蚀剂层中与所述半透过区域对应的所述第二区域部分地曝光的步骤。

在一实施例中，可以是，向所述有源层中与所述第一区域重叠的区域掺杂所述杂质的步骤将所述第一导电层用作掩模。

在一实施例中，可以是，所述第一栅电极和所述第二栅电极与所述有源层构成双栅晶体管。

在一实施例中，可以是，向所述第一栅电极和所述第二栅电极施加相同的信号。

在一实施例中，可以是，将所述有源层中与所述第一栅电极重叠的区域定义为第一有源区域，将所述有源层中与所述第二栅电极重叠的区域定义为第二有源区域，并且将所述有源层中在所述第一有源区域与所述第二有源区域之间未掺杂杂质的区域定义为电阻区域。

在一实施例中，可以是，所述显示装置的制造方法还包括：形成覆盖所述第一栅电极和所述第二栅电极来进行配置的绝缘层的步骤；在所述绝缘层上形成第二导电层的步骤；以及对所述第二导电层中与所述第一区域、所述第一有源区域和所述第二有源区域对应的区域进行蚀刻来形成电源电压电极的步骤。

在一实施例中，可以是，所述电源电压电极与所述有源层的所述电阻区域重叠，所述电源电压电极和所述有源层的所述电阻区域构成浮动节点电容器。

(发明效果)

本发明的实施例涉及的显示装置可以包括：基板；有源层，配置在所述基板上，并且包括源极区域、电阻区域以及通过所述电阻区域而与所述源极区域间隔开的漏极区域；第一栅电极和第二栅电极，配置在所述有源层上，并且与所述有源层重叠地配置；以及第一电源电压电极，配置在所述第一栅电极和所述第二栅电极上，并且在剖视图上仅与所述电阻区域重叠。此时，所述有源层的所述电阻区域和所述第一电源电压电极可以构成浮动节点电容器。

由此，在所述第一栅电极和所述第二栅电极与所述有源层构成双栅晶体管时，可以抑制瞬间电压的上升，可以防止电流的泄漏。

此外，在利用半色调掩模制造所述显示装置的情况下，与现有技术相比可以进行无掩模工序。

但是，本发明的效果并不限于如上所述的效果，在不超出本发明的思想和领域的范围可以进行各种扩展。

附图说明

图1是表示本发明的一实施例涉及的显示装置的平面图。

图2是表示包括于图1的显示装置的像素的一实施例的电路图。

图3是表示沿着图1的I-I′线截取的一实施例的剖视图。

图4是表示沿着图1的I-I′线截取的其他实施例的剖视图。

图5至图7是示意性表示与图4的剖视图对应的像素的布局的图。

图8和图9是示意性表示与图4的剖视图对应的像素的布局的图。

图10至图22是表示制造图1的显示装置的一实施例的剖视图。

图23是表示本发明的实施例涉及的电子设备的框图。

图24是表示将图23的电子设备实现为计算机监控器的一实施例的图。

图25是表示将图23的电子设备实现为智能电话的一实施例的图。

符号说明：

DD：显示装置；SUB：基板；BUF：缓冲层；GIL1：第一栅极绝缘层；GIL2：第二栅极绝缘层；ILD：层间绝缘层；VIA：通孔绝缘层；ACT1：第一有源层；ACT2：第二有源层；SE1：第一源电极；SE2：第二源电极；DE1：第一漏电极；DE2：第二漏电极；PDL：像素定义膜；ED：发光元件；EVDE1：第一高电源电压电极；EVDE2：第二高电源电压电极；EVDE3：第三高电源电压电极；GAT1：第一栅电极；GAT2：第二栅电极；GAT3：第三栅电极；CST：储能电容器；CNF：浮动节点电容器；HTM：半色调掩模；CSE：储能电容器电极；SA1：第一源极区域；SA2：第二源极区域；RA：电阻区域；DA1：第一漏极区域；DA2：第二漏极区域；GL1：第一导电层；GL2：第二导电层。

具体实施方式

以下，参照附图，更详细说明本发明的实施例。对于附图上的相同的构成要素使用相同或类似的符号。

图1是表示本发明的一实施例涉及的显示装置的平面图。

参照图1，显示装置DD可以包括显示区域DA以及非显示区域NDA。非显示区域NDA可以被配置成包围显示区域DA。但是，非显示区域NDA也可以仅配置在显示区域DA的至少一侧面。

在显示区域DA可以配置多个像素P。多个像素P可以包括驱动元件(例如，晶体管等)以及与所述驱动元件连接的发光元件(例如，有机发光二极管等)。所述发光元件可以从所述驱动元件接收信号而射出光。如上所述，显示装置DD可以通过多个像素P射出光来显示图像。为此，多个像素P可以配置在整个显示区域DA。例如，可以在显示区域DA以矩阵形态配置多个像素P。

在非显示区域NDA可以配置用于驱动多个像素P的驱动部。所述驱动部可以包括数据驱动部、栅极驱动部、发光驱动部、电源电压生成部、时序控制器等。多个像素P可以基于从所述驱动部接收的信号来射出光。

图2是表示包括于图1的显示装置的像素的一实施例的电路图。

参照图1和图2，像素P可以包括像素电路PC以及二极管D。像素电路PC可以与所述二极管D连接。像素电路PC可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3-1、T3-2、第四晶体管T4-1、T4-2、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、储能电容器CST和浮动节点电容器CNF。

第一晶体管T1可以包括栅电极、第一电极以及第二电极。第一晶体管T1的栅电极可以与第一节点N1连接。第一晶体管T1的第一电极可以与第二节点N2连接。第一晶体管T1的第二电极可以与第三节点N3连接。第二晶体管T2可以包括栅电极、第一电极以及第二电极。可以向第二晶体管T2的栅电极施加数据写入信号GW。可以向第二晶体管T2的第一电极施加数据电压DATA。第二晶体管T2的第二电极可以与第二节点N2连接。第三晶体管可以包括第3-1晶体管T3-1以及第3-2晶体管T3-2。第3-1晶体管T3-1可以包括栅电极、第一电极以及第二电极。可以向第3-1晶体管T3-1的栅电极施加补偿栅极信号GC。第3-1晶体管T3-1的第一电极可以与第四节点N4连接。第3-1晶体管T3-1的第二电极可以与第3-2晶体管T3-2的第一电极连接。第3-2晶体管T3-2可以包括栅电极、第一电极以及第二电极。可以向第3-2晶体管T3-2的栅电极施加补偿栅极信号GC。第3-2晶体管T3-2的第一电极可以与第3-1晶体管T3-1的第二电极连接。第3-2晶体管T3-2的第二电极可以与第三节点N3连接。通过将第三晶体管构成为双栅晶体管，可以防止在像素电路PC中产生的电流泄漏。第四晶体管可以包括第4-1晶体管T4-1以及第4-2晶体管T4-2。第4-1晶体管T4-1可以包括栅电极、第一电极以及第二电极。可以向第4-1晶体管T4-1的栅电极施加数据初始化栅极信号GI。第4-1晶体管T4-1的第一电极可以与第四节点N4连接。第4-1晶体管T4-1的第二电极可以与第4-2晶体管T4-2的第一电极连接。第4-2晶体管T4-2可以包括栅电极、第一电极以及第二电极。可以向第4-2晶体管T4-2的栅电极施加数据初始化栅极信号GI。第4-2晶体管T4-2的第一电极可以与第4-1晶体管T4-1的第二电极连接。可以向第4-2晶体管T4-2的第二电极施加初始化电压Vint。第五晶体管T5可以包括栅电极、第一电极以及第二电极。可以向第五晶体管T5的栅电极施加发光信号EM。可以向第五晶体管T5的第一电极施加高电源电压ELVDD。第五晶体管T5的第二电极可以与第二节点N2连接。第六晶体管T6可以包括栅电极、第一电极以及第二电极。可以向第六晶体管T6的栅电极施加发光信号EM。第六晶体管T6的第一电极可以与第三节点N3连接。第六晶体管T6的第二电极可以与第五节点N5连接。第七晶体管T7可以包括栅电极、第一电极以及第二电极。可以向第七晶体管T7的栅电极施加初始化栅极信号EB。第七晶体管T7的第一电极可以与第五节点N5连接。可以向第七晶体管T7的第二电极施加二极管初始化电压Aint。第八晶体管T8可以包括栅电极、第一电极以及第二电极。可以向第八晶体管T8的栅电极施加初始化栅极信号EB。第八晶体管T8的第一电极可以与第二节点N2连接。可以向第八晶体管T8的第二电极施加偏置电压Vbias。储能电容器CST可以包括第一电极以及第二电极。可以向储能电容器CST的第一电极施加高电源电压ELVDD。储能电容器CST的第二电极可以与第一节点N1连接。浮动节点电容器CNF可以包括第一电极以及第二电极。可以向浮动节点电容器CNF的第一电极施加高电源电压ELVDD。浮动节点电容器CNF的第二电极可以与第三晶体管T3-1、T3-1之间的浮动节点电阻R

在图2中示出了像素电路PC包括第一晶体管T1至第八晶体管T8、储能电容器CST以及浮动节点电容器CNF的情况，但是这是例示，并不限于此。例如，像素电路PC可以包括各种数量的晶体管以及电容器。

但是，对于与储能电容器CST电连接的晶体管，可以适用上述的实施例涉及的双栅晶体管。

图3是表示沿着图1的I-I′线截取的一实施例的剖视图。图3可以是表示图2的第一晶体管T1、第三晶体管T3-1、T3-2、储能电容器CST以及浮动节点电容器CNF的剖视图。

参照图1、图2和图3，显示装置DD可以包括基板SUB、缓冲层BUF、第一有源层ACT1、第二有源层ACT2、第一栅极绝缘层GIL1、第一栅电极GAT1、第二栅电极GAT2、第三栅电极GAT3、第二栅极绝缘层GIL2、第一高电源电压电极EVDE1、储能电容器电极CSE、层间绝缘层ILD、第一源电极SE1、第一漏电极DE1、第二高电源电压电极EVDE2、第二源电极SE2、第二漏电极DE2、通孔绝缘层VIA、发光元件ED以及像素定义膜PDL。发光元件ED可以包括阳极ANO、中间层ML以及阴极CATH。发光元件ED可以对应于图2的二极管D。第一有源层ACT1可以包括第一源极区域SA1以及第一漏极区域DA1。可以向第一源极区域SA1和第一漏极区域DA1掺杂杂质。第二有源层ACT2可以包括第二源极区域SA2以及第二漏极区域DA2。可以向第二源极区域SA2和第二漏极区域DA2掺杂杂质。

基板SUB可以包括柔性的物质或者刚性的物质。例如，基板SUB可以包括如聚酰亚胺这样的高分子物质，在该情况下，基板SUB可以具有柔性的特性。或者，例如，基板SUB可以包括如玻璃这样的物质，在该情况下，基板SUB可以具有刚性的特性。

缓冲层BUF可以配置在基板SUB上。缓冲层BUF可以包括无机绝缘物质。作为可以用作缓冲层BUF的物质的例，可以列举硅氧化物(SiO

第一有源层ACT1和第二有源层ACT2可以配置在缓冲层BUF上。在实施例中，第一有源层ACT1和第二有源层ACT2可以包括硅半导体。作为可以用作第一有源层ACT1和第二有源层ACT2的物质的例，可以列举非晶硅、多晶硅等。第一有源层ACT1的中央可以相当于电阻区域RA。电阻区域RA可以对应于图2的浮动节点电阻R

第一栅极绝缘层GIL1可以配置在缓冲层BUF上。第一栅极绝缘层GIL1可以被配置成覆盖第一有源层ACT1和第二有源层ACT2。第一栅极绝缘层GIL1可以包括绝缘物质。作为可以用作第一栅极绝缘层GIL1的物质的例，可以列举硅氧化物(SiO

第一栅电极GAT1至第三栅电极GAT3可以配置在第一栅极绝缘层GIL1上。第一栅电极GAT1和第二栅电极GAT2可以与第一有源层ACT1部分地重叠。详细而言，第一栅电极GAT1可以在剖视图上与第一有源层ACT1的第一有源区域AA1重叠。第二栅电极GAT2可以在剖视图上与第一有源层ACT1的第二有源区域AA2重叠。第一栅电极GAT1和第二栅电极GAT2可以与第一有源层ACT1构成双栅晶体管。可以向第一栅电极GAT1和第二栅电极GAT2施加相同的信号。

第三栅电极GAT3可以与第二有源层ACT2部分地重叠。响应于提供至第一栅电极GAT1和第二栅电极GAT2的栅极信号，信号和/或电压可以流向第一有源层ACT1。响应于提供至第三栅电极GAT3的栅极信号，信号和/或电压可以流向第二有源层ACT2。在实施例中，第一栅电极GAT1至第三栅电极GAT3可以包括金属、合金、金属氧化物、透明导电物质等。作为可以用作第一栅电极GAT1至第三栅电极GAT3的物质的例，可以列举银(Ag)、含银的合金、钼(Mo)、含钼的合金、铝(Al)、含铝的合金、铝氮化物(AlN)、钨(W)、钨氮化物(WN)、铜(Cu)、镍(Ni)、铬(Cr)、铬氮化物(CrN)、钛(Ti)、钽(Ta)、铂金(Pt)、钪(Sc)、铟锡氧化物(ITO)、铟锌氧化物(IZO)等。可以单独或者彼此组合来使用这些物质。

第二栅极绝缘层GIL2可以配置在第一栅极绝缘层GIL1上。第二栅极绝缘层GIL2可以被配置成覆盖第一栅电极GAT1至第三栅电极GAT3。第二栅极绝缘层GIL2可以包括绝缘物质。作为可以用作第二栅极绝缘层GIL2的物质的例，可以列举硅氧化物(SiO

第一高电源电压电极EVDE1和储能电容器电极CSE可以配置在第二栅极绝缘层GIL2上。可以向第一高电源电压电极EVDE1施加高电源电压ELVDD。第一高电源电压电极EVDE1可以不与第一栅电极GAT1及第二栅电极GAT2重叠。由此，可以在第一高电源电压电极EVDE1与第一有源层ACT1之间形成浮动节点电容器CNF。浮动节点电容器CNF可以抑制在第三晶体管T3-1、T3-2中电压瞬间上升的情况，并且可以防止电流从第三晶体管T3-1、T3-2泄漏的情况。

但是，参照第三晶体管T3-1、T3-2的说明的实施例也可以同样适用于第四晶体管T4-1、T4-2。详细而言，参照第三晶体管T3-1、T3-2说明的实施例可以适用于与储能电容器CST电连接的晶体管。在实施例中，第三晶体管T3-1、T3-2的第一有源层ACT1可以与第三栅电极GAT3电连接。或者，在实施例中，第四晶体管T4-1、T4-2的有源层也可以与第三栅电极GAT3电连接。

储能电容器电极CSE可以与第三栅电极GAT3重叠。由此，可以在储能电容器电极CSE与第三栅电极GAT3之间形成储能电容器CST。储能电容器电极CSE可以存储一定的电压使得第一晶体管T1被稳定地驱动。

层间绝缘层ILD可以配置在第二栅极绝缘层GIL2上。层间绝缘层ILD可以被配置成覆盖第一高电源电压电极EVDE1和储能电容器电极CSE。在实施例中，层间绝缘层ILD可以包括绝缘物质。作为可以用作层间绝缘层ILD的物质的例，可以列举硅氧化物(SiO

第一源电极SE1、第二源电极SE2、第一漏电极DE1和第二漏电极DE2可以配置在层间绝缘层ILD上。第一源电极SE1可以通过接触孔而与第一有源层ACT1的第一源极区域SA1接触。第一漏电极DE1可以通过接触孔而与第一有源层ACT1的第一漏极区域DA1接触。第二源电极SE2可以通过接触孔而与第二有源层ACT2的第二源极区域SA2接触。第二漏电极DE2可以通过接触孔而与第二有源层ACT2的第二漏极区域DA2接触。在实施例中，第一源电极SE1、第二源电极SE2、第一漏电极DE1和第二漏电极DE2分别可以包括金属、合金、金属氧化物、透明导电物质等。作为可以用作第一源电极SE1、第二源电极SE2、第一漏电极DE1和第二漏电极DE2的物质的例，可以列举银(Ag)、含银的合金、钼(Mo)、含钼的合金、铝(Al)、含铝的合金、铝氮化物(AlN)、钨(W)、钨氮化物(WN)、铜(Cu)、镍(Ni)、铬(Cr)、铬氮化物(CrN)、钛(Ti)、钽(Ta)、铂金(Pt)、钪(Sc)、铟锡氧化物(ITO)、铟锌氧化物(IZO)等。可以单独或者彼此组合来使用这些物质。

第二高电源电压电极EVDE2可以配置在层间绝缘层ILD上。第二高电源电压电极EVDE2可以与第一源电极SE1同时形成，并且包括与第一源电极SE1相同的物质。第二高电源电压电极EVDE2可以通过接触孔而与第一高电源电压电极EVDE1连接。由此，施加到第二高电源电压电极EVDE2的高电源电压ELVDD可以被传递到第一高电源电压电极EVDE1。

第一有源层ACT1、第一栅电极GAT1、第二栅电极GAT2、第一源电极SE1和第一漏电极DE1可以构成第三晶体管T3-1、T3-2。第二有源层ACT2、第三栅电极GAT3、第二源电极SE2和第二漏电极DE2可以构成第一晶体管T1。

通孔绝缘层VIA可以配置在层间绝缘层ILD上。通孔绝缘层VIA可以被配置成覆盖第一源电极SE1、第二源电极SE2、第一漏电极DE1、第二漏电极DE2和第二高电源电压电极EVDE2。通孔绝缘层VIA可以具有实质上平坦的上表面。在实施例中，通孔绝缘层VIA可以包括有机绝缘物质。作为可以用作通孔绝缘层VIA的物质的例，可以列举光致抗蚀剂、聚丙烯酸系树脂、聚酰亚胺系树脂、丙烯酸系树脂等。可以单独或者彼此组合来使用这些物质。

阳极ANO可以配置在通孔绝缘层VIA上。阳极ANO可以贯通通孔绝缘层VIA而与第二漏电极DE2连接。在实施例中，阳极ANO可以包括金属、合金、金属氧化物、透明导电物质等。作为可以用作阳极ANO的物质的例，可以列举银(Ag)、含银的合金、钼(Mo)、含钼的合金、铝(Al)、含铝的合金、铝氮化物(AlN)、钨(W)、钨氮化物(WN)、铜(Cu)、镍(Ni)、铬(Cr)、铬氮化物(CrN)、钛(Ti)、钽(Ta)、铂金(Pt)、钪(Sc)、铟锡氧化物(ITO)、铟锌氧化物(IZO)等。可以单独或者彼此组合来使用这些物质。

像素定义膜PDL可以配置在通孔绝缘层VIA上。在像素定义膜PDL可以形成使阳极ANO露出的开口。在实施例中，像素定义膜PDL可以包括有机物质。作为可以用作像素定义膜PDL的物质的例，可以列举光致抗蚀剂、聚丙烯酸系树脂、聚酰亚胺系树脂、丙烯酸系树脂等。

中间层ML可以配置在阳极ANO上。中间层ML可以包括射出预先设定的颜色(红色、绿色、蓝色等)的光的有机物。中间层ML可以基于阳极ANO和阴极CATH的电位差来射出光。为此，中间层ML可以包括电子注入层、电子传输层、发光层、空穴传输层和空穴注入层。

阴极CATH可以配置在中间层ML上。在实施例中，阴极CATH可以包括金属、合金、金属氧化物、透明导电物质等。作为可以用作阴极CATH的物质的例，可以列举银(Ag)、含银的合金、钼(Mo)、含钼的合金、铝(Al)、含铝的合金、铝氮化物(AlN)、钨(W)、钨氮化物(WN)、铜(Cu)、镍(Ni)、铬(Cr)、铬氮化物(CrN)、钛(Ti)、钽(Ta)、铂金(Pt)、钪(Sc)、铟锡氧化物(ITO)、铟锌氧化物(IZO)等。可以单独或者彼此组合来使用这些物质。

图4是表示沿着图1的I-I′线截取的其他实施例的剖视图。图4除了代替第一高电源电压电极EVDE1而配置第三高电源电压电极EVDE3的构成以外可以与图3实质上相同。由此，省略对于重复的构成的说明。

参照图1、图2和图4，第三高电源电压电极EVDE3可以配置在与第一栅电极GAT1及第二栅电极GAT2相同的层。第三高电源电压电极EVDE3可以仅与电阻区域RA重叠地配置。第三高电源电压电极EVDE3可以与电阻区域RA形成浮动节点电容器CNF。

第三高电源电压电极EVDE3可以与第二高电源电压电极EVDE2连接。由此，可以向第三高电源电压电极EVDE3施加与施加到第二高电源电压电极EVDE2的电压相同的电压。

图5至图7是示意性表示与图4的剖视图对应的像素的布局的图。

参照图4、图5、图6和图7，第一栅电极GAT1、第二栅电极GAT2和第三高电源电压电极EVDE3可以与第一有源层ACT1重叠地配置。第一栅电极GAT1与第一有源层ACT1重叠的部分可以相当于图4的第一有源区域AA1。第二栅电极GAT2与第一有源层ACT1重叠的部分可以相当于图4的第二有源区域AA2。第三高电源电压电极EVDE3可以被配置成与第一有源层ACT1的第一区域RESA1重叠。第三高电源电压电极EVDE3与第一有源层ACT1重叠的部分可以相当于图4的电阻区域RA。

第二高电源电压电极EVDE2可以配置在第三高电源电压电极EVDE3上，并且通过接触孔而与第三高电源电压电极EVDE3连接。

图8和图9是示意性表示与图4的剖视图对应的像素的布局的图。

参照图4、图5、图8和图9，第一栅电极GAT1、第二栅电极GAT2和第三高电源电压电极EVDE3可以被配置成与第一有源层ACT1重叠。第一栅电极GAT1与第一有源层ACT1重叠的部分可以相当于图4的第一有源区域AA1。第二栅电极GAT2与第一有源层ACT1重叠的部分可以相当于图4的第二有源区域AA2。第三高电源电压电极EVDE3可以被配置成与第一有源层ACT1的整个第一区域RESA1重叠且与第二区域RESA2的一部分重叠。第三高电源电压电极EVDE3与第一有源层ACT1重叠的部分可以相当于图4的电阻区域RA。

第二高电源电压电极EVDE2可以配置在第三高电源电压电极EVDE3上，并且通过接触孔而与第三高电源电压电极EVDE3连接。

图10至图22是表示制造图1的显示装置的一实施例的剖视图。

参照图10，可以层叠基板SUB、缓冲层BUF、第一有源层ACT1和第一栅极绝缘层GIL1。然后，可以在第一栅极绝缘层GIL1上形成第一导电层GL1。

参照图11，可以在第一导电层GL1上形成光致抗蚀剂层PR。光致抗蚀剂层PR可以包括光敏物质。

参照图12和图13，可以利用半色调掩模HTM来进行曝光工序。可以利用半色调掩模HTM的透过区域TA与半透过区域HTA中的曝光量的差异，使光致抗蚀剂层PR曝光不同的程度。通过半色调掩模HTM，可以按区域使光致抗蚀剂层PR曝光不同的程度。在半色调掩模HTM的阻断区域EA不进行曝光。即，比起光致抗蚀剂层PR的与透过区域TA相当的部分，光致抗蚀剂层PR的与半透过区域HTA相当的部分可以被蚀刻得相对少。

参照图14和图15，通过蚀刻工序，光致抗蚀剂层PR和第一导电层GL1可以部分被蚀刻。在实施例中，所述蚀刻工序可以以干式蚀刻来进行。通过所述蚀刻工序，可以去除第一导电层GL1中未被光致抗蚀剂层PR覆盖的区域。此外，通过所述蚀刻工序，可以去除光致抗蚀剂层PR中与半透过区域HTA重叠的区域。

参照图16和图17，可以在第一有源层ACT1掺杂杂质。所述杂质可以是离子。通过离子注入工序，可以在第一有源层ACT1的两端部形成第一源极区域SA1和第一漏极区域DA1。

参照图2、图3、图18和图19，可以再次进行蚀刻工序。在实施例中，所述蚀刻工序可以以干式蚀刻进行。通过所述蚀刻工序，可以蚀刻剩余的光致抗蚀剂层PR和第一导电层GL1的一部分。由此，可以形成第一栅电极GAT1和第二栅电极GAT2。此时，第一导电层GL1可以起到掩模作用，在电阻区域RA可以不掺杂杂质。由此，电阻区域RA与第一源极区域SA1及第一漏极区域DA1相比其电阻可以高。通过这种结构，第三晶体管T3-1、T3-2可以具有防止瞬间的电压上升、通过减小V

如上所述，在利用半色调掩模HTM的情况下，与现有技术相比，即使使用相对少的掩模，也可以实现双栅晶体管和浮动节点电容器。

参照图20，第二栅极绝缘层GIL2可以形成在第一栅极绝缘层GIL1上。然后，第二导电层GL2可以形成在第二栅极绝缘层GIL2上。

参照图21和图22，可以在第二导电层GL2上再次形成光致抗蚀剂层PR。然后，可以进行对于第二导电层GL2的蚀刻工序。由此，可以形成第一高电源电压电极EVDE1，第一高电源电压电极EVDE1可以与第一有源层ACT1一起形成浮动节点电容器CNF。

图23是表示本发明的实施例涉及的电子设备的框图，图24是表示将图23的电子设备实现为计算机监控器的一实施例的图，图25是表示将图23的电子设备实现为智能电话的一实施例的图。

参照图23至图25，电子设备1000可以包括处理器510、存储装置520、保存装置530、输入输出装置540、供电器550以及显示装置560。在该情况下，显示装置560可以相当于参照前述的图说明的显示装置DD。电子设备1000还可以包括能够与显卡、声卡、存储卡、USB装置等进行通信的各种端口。在实施例中，如图24所示，可以将电子设备1000实现为计算机监控器。在实施例中，如图25所示，可以将电子设备1000实现为智能电话。但是，电子设备1000并不限于此，例如，也可以将电子设备1000实现为移动电话、视频电话、智能平板(smartpad)、智能手表(smart watch)、平板(tablet)PC、车辆用导航仪、电视机、笔记本计算机、头戴式显示器(head mounted display；HMD)等。

处理器510可以执行特定计算或者任务(tasks)。在一实施例中，处理器510可以是微处理器(micro processor)、中央处理单元(central processing unit；CPU)、应用处理器(application processor；AP)等。处理器510可以通过地址总线(address bus)、控制总线(control bus)、数据总线(data bus)等而与其他构成要素连接。在一实施例中，处理器510还可以与如外围组件互连(peripheral component interconnect；PCI)总线等这样的扩展总线连接。

存储装置520可以存储电子设备1000的操作所需的数据。例如，存储装置520可以包括如EPROM(erasable programmable read-only memory)装置、EEPROM(electricallyerasable programmable read-only memory)装置、闪存装置(flash memory device)、PRAM(phase change random access memory)装置、RRAM(resistance random accessmemory)装置、NFGM(nano floating gate memory)装置、PoRAM(polymer random accessmemory)装置、MRAM(magnetic random access memory)装置、FRAM(ferroelectric randomaccess memory)装置等这样的非易失性存储装置和/或如DRAM(dynamic random accessmemory)装置、SRAM(static random access memory)装置、移动DRAM装置等这样的易失性存储装置。

保存装置530可以包括固态硬盘(solid state drive；SSD)、硬盘驱动器(harddisk drive；HDD)、CD-ROM等。输入输出装置540可以包括如键盘、小键盘、触摸板、触摸屏、鼠标等这样的输入部件以及如扬声器、打印机等这样的输出部件。

供电器550可以供给电子设备1000的操作所需的电源。显示装置560可以通过总线或者其他通信链路而与其他构成要素连接。在一实施例中，显示装置560也可以包括于输入输出装置540中。

本发明可以适用于各种显示装置以及所述显示装置的制造方法。例如，本发明可以适用于如车辆用、船舶用和航空器用显示装置、便携式通信装置、展示用或信息传递用显示装置、医疗用显示装置等这样的各种显示设备。

以上，参照本发明的例示性的实施例进行了说明，但是本领域技术人员应当能够理解在不超出权利要求书所记载的本发明的思想和领域的范围内可以对本发明进行各种修正以及变更。