形成隔离槽的方法、半导体器件的制备方法及工艺设备

技术领域

本申请涉及半导体技术领域，尤其涉及一种形成隔离槽的方法、半导体器件的制备方法及工艺设备。

背景技术

随着半导体技术的发展，集成电路向更小尺寸、更高集成度发展。场效应晶体管(Field Effect Transistor，简称FET)的栅极尺寸不断缩小，场效应晶体管逐渐由平面场效应晶体管(Planar Field Effect Transistor，简称Planar FET)向更高功效的鳍式场效应晶体管(Fin Field Effect Transistor，简称Fin FET)的方向发展。

目前，栅极多采用后栅极工艺制备，其通常先在衬底上形成伪栅(dummy gate)，再向衬底进行离子注入形成掺杂区域，然后高温退火去除伪栅极，最后在去除伪栅极的区域依次沉积栅介质层和填充栅极材料，形成栅极。在后栅极工艺中，伪栅极通常会按照实际栅极的位置和尺寸设计，但是，随着场效应晶体管尺寸的不断缩小，对于设计尺寸较小且深宽比较大的位置，去除伪栅极时容易产生尺寸偏差和介质损伤，使得后续金属填充时容易产生空洞，导致器件的可靠性下降。

为解决上述问题，在一种工艺线路中，通过先在基底上形成栅极结构以及暴露栅极结构顶壁的介质层，再分别刻蚀介质层和栅极结构来形成隔离槽，从而利用隔离槽将栅极结构分割成多个栅极，可省去伪栅极的形成步骤和去除步骤，并满足小尺寸和高深宽比的要求。但是，当器件的特征尺寸再进一步缩小时，例如特征尺寸从14nm缩小至10nm，则这种工艺线路无法满足器件的设计需求，不利于提升集成电路的集成度。

发明内容

本申请提供一种形成隔离槽的方法、半导体器件的制备方法及工艺设备，以解决相关技术存在的当器件的特征尺寸再进一步缩小时，无法满足器件的设计需求，不利于提升集成电路的集成度问题。

本申请第一方面提供了一种形成隔离槽的方法，包括：

提供待刻蚀对象，待刻蚀对象包括基底以及位于基底一侧表面上的栅极结构、和隔离介质层，栅极结构沿第一方向延伸且与隔离介质层同层设置；

交替循环刻蚀隔离介质层和栅极结构，形成第一隔离槽，第一隔离槽沿第二方向贯穿栅极结构，第一方向与第二方向相互垂直；其中，每轮循环中，先刻蚀预定深度的隔离介质层以暴露出部分栅极结构，再刻蚀暴露出的栅极结构，使栅极结构与隔离介质层的顶面大致齐平。

在一种实施方式中，待刻蚀对象包括位于基底与栅极结构之间的层间介质层，第一隔离槽暴露层间介质层的顶壁，在形成第一隔离槽之后，该方法还包括：

刻蚀层间介质层被第一隔离槽暴露的部分，形成第二隔离槽，第一隔离槽与第二隔离槽相互连通构成目标隔离槽。

在一种实施方式中，交替循环刻蚀隔离介质层和栅极结构，包括：依次循环执行隔离介质层刻蚀步骤以及栅极结构刻蚀步骤，直至切断栅极结构。

在一种实施方式中，隔离介质层背离基底的一侧设置有掩膜层，该方法还包括：每次循环执行隔离介质层刻蚀步骤以及栅极结构刻蚀步骤之前，执行牺牲层沉积步骤，以在掩膜层背离基底的一侧沉积牺牲层，牺牲层在执行隔离介质层刻蚀步骤和栅极结构刻蚀步骤的过程中被消耗。

在一种实施方式中，隔离介质层背离基底的一侧设置有掩膜层，掩膜层具有掩膜开口，掩膜开口在基底上的正投影与栅极结构在基底上的正投影相互垂直且部分交叠；

刻蚀层间介质层包括：依次循环执行牺牲层沉积步骤和层间介质层刻蚀步骤，直至层间介质层刻蚀到目标深度；牺牲层沉积步骤用于在掩膜层背离基底的一侧沉积牺牲层，牺牲层在执行层间介质层刻蚀步骤的过程中被消耗。

在一种实施方式中，牺牲层沉积步骤与交替循环刻蚀隔离介质层和栅极结构的步骤在同一工艺腔室中执行。

在一种实施方式中，牺牲层沉积步骤的工艺条件包括：工艺气体包括含硅气体，工艺气体还包括含氧气体和含氮气体中的至少一个。

在一种实施方式中，牺牲层沉积步骤的工艺条件还包括：上电极功率范围为100W～400W，工艺腔室内部的压强范围为5mTorr～30mTorr。

在一种实施方式中，隔离介质层刻蚀步骤的工艺条件包括工艺气体包括含氟气体；和/或，栅极结构刻蚀步骤的工艺条件包括工艺气体包括含氯气体。

在一种实施方式中，含氟气体包括四氟甲烷和全氟丁二烯；和/或，含氯气体包括三氯化硼气体和氯气。

在一种实施方式中，待刻蚀对象包括位于基底与栅极结构之间的多个分立的鳍部，多个鳍部均沿第二方向延伸，栅极结构横跨于多个鳍部且覆盖各鳍部的部分顶壁和部分侧壁；形成第一隔离槽包括：在相邻鳍部之间形成第一隔离槽。

本申请第二方面提供了一种半导体器件的制备方法，包括：形成多个半导体器件，多个半导体器件的栅极结构相互连接；

采用上述任一种实施方式的形成隔离槽的方法，切断相邻半导体器件的栅极结构，使栅极结构形成多个栅极。

本申请第三方面提供了一种半导体工艺设备，包括：工艺腔室、进气组件、抽气组件、上电极组件、下电极组件和控制器，该控制器包括至少一个处理器和至少一个存储器，存储器中存储有计算机程序，计算机程序被处理器执行时实现如上述第一方面的任一种实施方式的方法。

上述技术方案中的优点或有益效果至少包括：通过交替循环刻蚀隔离介质层和栅极结构，可实现隔离介质层和栅极结构的同步刻蚀，形成宽度更窄且深度更深的第一隔离槽，而且，这种刻蚀方式能够精准控制第一隔离沟槽的刻蚀深度和侧壁形貌。这样在半导体器件的特征尺寸进一步缩小的情况下，能够满足半导体器件针对隔离槽的高深宽比设计需求和刻蚀形貌需求，从而有利于提升集成电路的集成度。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。此外，这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。

图1A至图1E所示为相关技术的一种形成隔离槽的方法中各步骤的结构示意图。

图2所示为本申请一实施例的形成隔离槽的方法的流程示意图。

图3A至图3C所示为本申请一实施例的形成隔离槽的方法各步骤的立体结构示意图。

图4A至图9B所示为本申请一实施例的形成隔离槽的方法各步骤的剖面结构示意图。

图10所示为本申请一实施例的半导体工艺设备的结构示意图。

具体实施方式

在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本申请的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。

图1A至图1E所示为相关技术的一种形成隔离槽的方法各步骤的结构示意图。其中，图1A为相关技术的待刻蚀对象在第一视角的剖面结构示意图。图1B为图1A在第二视角的剖面结构示意图。图1C为图1A刻蚀隔离介质层后的剖面结构示意图。图1D为图1C刻蚀栅极结构后的剖面结构示意图。图1E为图1D刻蚀隔离介质层和刻蚀栅极结构后的剖面结构示意图。

该形成隔离槽的方法包括：如图1A至图1B所示，提供基底110，基底110的一侧表面上具有栅极结构120、层间介质层130和隔离介质层140，栅极结构120沿第一方向D1延伸，栅极结构120和隔离介质层140均位于层间介质层130上，隔离介质层140暴露栅极结构120的顶壁。其中，基底110与栅极结构120之间还设置有多个分立的鳍部150，多个鳍部150均沿第二方向延伸，栅极结构120横跨于多个鳍部150；如图1C所示，利用掩膜层160在隔离介质层140内形成第一隔离槽171，第一隔离槽171暴露栅极结构120的侧壁和层间介质层130；如图1D和图1E所示，去除第一隔离槽171暴露的栅极结构120，在栅极结构120内形成第二隔离槽(图1D和图1E中未标记)，第二隔离槽暴露层间介质层130的顶壁且与第一隔离槽171相邻且连通，形成目标隔离槽170。

发明人在实施过程中发现：上述相关技术，采用先刻蚀隔离介质层140形成第一隔离槽171，再刻蚀栅极结构120形成第二隔离槽，利用第二隔离槽与第一隔离槽171连通形成目标隔离槽170，使得目标隔离槽170具有较小的深宽比，这种刻蚀方法较适用于特征尺寸大于14nm及其以上制程的半导体器件；当半导体器件的特征尺寸进一步缩小时，例如特征尺寸从14nm缩小至10nm，则需要同步缩小隔离槽才能满足器件的高深宽比需求，因而相关技术的形成无法满足器件的高深宽比需求；并且，请参阅图C至图D，相关技术在形成第一隔离槽171后，第一隔离槽171会暴露层间介质层130的顶壁和隔离介质层140的侧壁，使得在刻蚀栅极结构120的过程中会同时沿第一隔离槽171向下刻蚀层间介质层130以及横向刻蚀隔离介质层140，使层间介质层130形成向下凹陷的第一凹槽131以及隔离介质层140形成横向凹陷的第二凹槽141，所以相关技术的方法难以精确控制目标隔离槽170的刻蚀深度和侧壁形貌，导致目标隔离槽170的刻蚀形貌无法满足器件的设计需求。

有鉴于此，本申请提供一种形成隔离槽的方法，当半导体器件的特征尺寸进一步缩小时，能满足器件的高深宽比需求和刻蚀形貌需求，使其适宜应用于制备特征尺寸更小的半导体器件，从而有利于提升集成电路的集成度。下面结合附图对本申请实施例进行详细说明。

本申请实施例的形成隔离槽的方法在图10所示的半导体工艺设备200中完成。以半导体工艺设备200是电感耦合等离子体(Inductive Coupled Plasma，简称ICP)刻蚀设备为例进行说明，该半导体工艺设备200包括位于工艺腔室20的顶部和介质筒(图中未示出)外的射频线圈21以及位于工艺腔室20内部的晶圆承载装置22。射频线圈21与上射频电源23连接，上射频电源23用于向射频线圈21加载上电极功率，使射频线圈21将工艺气体激发为等离子体。晶圆承载装置22与下射频电源24连接，下射频电源24向晶圆承载装置22加载下电极功率，使晶圆承载装置22提供射频偏压。

图2所示为本申请一实施例形成隔离槽的方法的流程示意图。图3A至图3C所示为本申请一实施例的形成隔离槽的方法中各步骤的立体结构示意图。图4A至图9B所示为本申请一实施例的形成隔离槽的方法中各步骤的剖面结构示意图。其中，图3A至图3C中均省略了图4A至图9B中的隔离介质层140、掩膜层160和牺牲层180。

如图2所示，该形成隔离槽的方法包括如下步骤S310～步骤S320。

步骤S310、请一并参阅图3A、图4A和图4B，提供待刻蚀对象100，待刻蚀对象100包括基底110以及位于基底110的一侧表面上的栅极结构120和隔离介质层140，栅极结构120沿第一方向D1延伸且与隔离介质层140同层设置。

步骤S320、请一并参阅图3B、图6A至图7B，交替循环刻蚀隔离介质层140和栅极结构120，形成第一隔离槽171，第一隔离槽171沿第二方向D2贯穿栅极结构120。第一方向D1与第二方向D2相互垂直。其中，在每轮循环中，先刻蚀预定深度的隔离介质层140以暴露出部分栅极结构，再刻蚀暴露出的栅极结构120，使栅极结构120与隔离介质层140的顶面大致齐平。

示例性地，交替循环刻蚀隔离介质层140和栅极结构120可以是：如图6A所示，先向下刻蚀预定深度的隔离介质层140，使栅极结构120的顶壁和部分侧壁暴露；如图6B所示，再向下刻蚀栅极结构120从隔离介质层140中暴露的部分，完成一轮循环；参考图6A，继而，再向下刻蚀预定深度的隔离介质层140，暴露剩余栅极结构120的顶壁和部分侧壁；参考图6B，然后继续向下刻蚀剩余栅极结构120从剩余隔离介质层140中暴露的部分，完成另一轮循环；如此交替刻蚀隔离介质层140和栅极结构120并循环多次，其中，每轮循环后，栅极结构120与隔离介质层140的顶面大致齐平。这样的交替循环刻蚀方式可使隔离介质层140和栅极结构120同步向下刻蚀，形成宽度更窄且深度更深的第一隔离槽171，能够满足器件的高深宽比需求；并且，相较于相关技术，由于本申请在刻蚀栅极结构120的过程中层间介质层130未暴露且隔离介质层140暴露的面积较小，进而在刻蚀栅极结构120的过程中，不会沿向下消耗层间介质层130且对隔离介质层140的横向消耗较少，从而在刻蚀过程中能够精准控制第一隔离槽171的刻蚀深度和侧壁形貌，满足器件的刻蚀形貌设计需求。其中，如图3B、图7A和图7B所示，第一隔离槽171的宽度L为第一隔离槽171在第一方向D1上的两个侧壁之间的最小距离，第一隔离槽171的深度H为第一隔离槽171在垂直于基底110的方向D3上的最大高度。

此外，请一并参阅图3B、图7A和图7B，第一隔离槽171形成于隔离介质层140的内部和栅极结构120的内部，并沿第二方向D2贯穿栅极结构120，可使栅极结构120在第二方向D2上被完全切断，形成多个栅极120A。

上述方案，通过交替循环刻蚀隔离介质层140和栅极结构120，可实现隔离介质层140和栅极结构120的同步刻蚀，形成宽度更窄且深度更深的第一隔离槽171，而且，这种刻蚀方式能够精准控制第一隔离沟槽171的刻蚀深度和侧壁形貌。这样在半导体器件的特征尺寸进一步缩小的情况下，能够满足半导体器件针对隔离槽的高深宽比设计需求和刻蚀形貌设计需求，从而有利于提升集成电路的集成度。上述方案尤其适用于特征尺寸小于10nm及其以下先进制程半导体器件或集成电路设计。

在一种实施方式中，请一并参阅图3B、图3C、图8A至图9B，待刻蚀对象100还包括位于基底110与栅极结构120之间的层间介质层130，第一隔离槽171暴露层间介质层130的顶壁。在步骤S320之后还包括：步骤S330、刻蚀层间介质层130被第一隔离槽171暴露的部分130A，在层间介质层130的内部形成第二隔离槽172，第二隔离槽172与第一隔离槽171相互连通构成目标隔离槽170。

需要说明的是，如图3B、图7A和图7B所示，经步骤S320形成的第一隔离槽171，可使栅极结构120刚好沿垂直于基底110的方向D3被切断，形成多个栅极120A，但是无法确保相邻栅极120A之间不发生连电，因此，采用步骤S330继续刻蚀层间介质层130被第一隔离槽171暴露的部分130A来形成第二隔离槽172，可确保栅极结构120沿垂直于基底110的方向D3被完全切断，避免相邻栅极120A之间发生连电。

图4A所示为图3A沿切线A1-A2方向的剖面结构示意图，图4B所示为图3A沿切线B1-B2方向的剖面结构示意图，其中图3A中省略了图4A和图4B中的掩膜层160。图5A所示为图4A第一次沉积牺牲层后的剖面结构示意图，图5B所示为图4B第一次沉积牺牲层后的剖面结构示意图，图6A所示为图5A第一次刻蚀隔离介质层后的剖面结构示意图。图6B所示为图5A第一次刻蚀栅极结构后的剖面结构示意图。图7A所示为图6A刻蚀经掩膜开口暴露的隔离介质层和栅极结构后的剖面结构示意图。图7B所示为图4B刻蚀经掩膜开口暴露的栅极结构后的剖面结构示意图。

在一种实施方式中，如图4A和图4B所示，隔离介质层140背离基底110的一侧设置有掩膜层160，掩膜层160具有掩膜开口161，掩膜开口161在基底110上的正投影与栅极结构120在基底110上的正投影相互垂直且部分交叠。如此，隔离介质层140的部分顶壁和栅极结构120的部分顶壁可以经掩膜开口161暴露，以便沿掩膜开口161对隔离介质层140和栅极结构120进行刻蚀。

在步骤S320中，交替循环刻蚀隔离介质层140和栅极结构120包括：如图7A至图8B所示，依次循环执行隔离介质层刻蚀步骤以及栅极结构刻蚀步骤，直至切断栅极结构120。如此，通过执行隔离介质层刻蚀步骤可以对隔离介质层140刻蚀一定深度，通过执行栅极结构刻蚀步骤可以对栅极结构120刻蚀与隔离介质层140刻蚀深度相近的深度，如此不断循环，有利于精准切断栅极结构120，形成具有高深宽比的第一隔离槽171。

在一种实施方式中，参阅图4A和图5A的膜层变化，隔离介质层140背离基底110的一侧设置有掩膜层160，该形成方法还包括：

每次循环执行隔离介质层刻蚀步骤以及栅极结构刻蚀步骤之前，执行牺牲层沉积步骤，以在掩膜层160背离基底110的一侧形成牺牲层180，使牺牲层180在执行隔离介质层刻蚀步骤和栅极结构刻蚀步骤的过程中被消耗，如图6A至图6B所示。

示例性地，参阅4A至图5A的膜层变化，图4B至图5B的膜层变化，牺牲层180在基底110上的正投影与掩膜层160在基底110上的正投影重叠，牺牲层180具有开口181，牺牲层180的开口181与掩膜开口161相互连通，且牺牲层180的开口181在基底110上的正投影与掩膜开口161在基底110上的正投影重叠。如此，在隔离介质层刻蚀步骤以及栅极结构刻蚀步骤中可使等离子体沿牺牲层180的开口181进入掩膜开口161的内部，以与隔离介质层140和栅极结构120接触。

隔离介质层140的材料可选用氧化硅(SiO

基于此，请一并参阅图5A、图6A和图6B，通过在掩膜层160背离基底110的一侧形成牺牲层180，使得牺牲层180在执行隔离介质层刻蚀步骤的过程中被消耗一部分，以及在执行栅极结构刻蚀步骤后被完全消耗，可以在隔离介质层140和栅极结构120同步向下刻蚀的过程中，通过消耗牺牲层180来保护掩膜层160，避免因掩膜层160被过度消耗而降低例如掩膜开口161等图形传递的准确性。此外，因为牺牲层180能够对掩膜层160起到保护作用，所以还可以通过减薄掩膜层160的厚度来进一步提升图形传递的准确性。

请一并参考图7A和图7B，在依次循环执行隔离介质层蚀步骤以及栅极结构刻蚀步骤之后，从掩膜开口161暴露的隔离介质层140和栅极结构120被完全刻蚀，形成第一隔离槽171，掩膜开口161暴露层间介质层130。

在一种实施方式中，执行隔离介质层蚀步骤以及栅极结构刻蚀步骤的循环次数介于4次～12次之间。示例性地，循环次数可以是4次、6次、8次、12次中的任一值。循环次数可以根据栅极结构120的厚度进行选择和调整，例如，当栅极结构120的厚度较厚时，可设置循环次数为12次，当栅极结构120的厚度较薄时，可设置循环次数为4次。需要说明的是，循环次数还可以根据其他因素进行选择和调整，例如，掩膜层160的厚度、等离子体刻蚀设备的工艺参数等，本申请实施例不以此为限。

图8A所示为图7A刻蚀经掩膜开口暴露的部分层间介质层后的剖面结构示意图。图8B所示为图7B刻蚀经掩膜开口暴露的部分层间介质层后的剖面结构示意图。图8A所示为图7A的层间介质内形成有第二隔离槽的剖面结构示意图。图8B所示为图7B的层间介质内形成有第二隔离槽的剖面结构示意图。

在一种实施方式中，请一并参考图8A至图9B，在步骤S330中，刻蚀层间介质层130被第一隔离槽171暴露的部分130A包括：依次循环执行牺牲层沉积步骤和层间介质层刻蚀步骤，直至层间介质层130刻蚀到目标深度；牺牲层沉积步骤用于在掩膜层160背离基底110的一侧沉积牺牲层180，牺牲层180在基底110上的正投影与掩膜层160在基底110上的正投影重叠，牺牲层180用于在执行层间介质层130刻蚀步骤的过程中被消耗。其中，目标深度可以通过控制牺牲层沉积步骤和层间介质层刻蚀步骤的循环次数和牺牲层180的厚度来控制。

在步骤S330中，牺牲层沉积步骤与层间介质层刻蚀步骤交替执行，有利于在层间介质层130的内部形成具有高深宽比的第二隔离槽172。牺牲层180的形成和消耗与前文步骤S320实施例中的形成和消耗原理相同，因此可以参考前文步骤S320实施例，在此不赘述。

上述方案，通过依次循环执行牺牲层沉积步骤和层间介质层刻蚀步骤，可形成具有高深宽比的第二隔离槽172，从而进一步确保最终形成的目标隔离槽170满足高深宽比设计；并且，在向下刻蚀层间介质层130的过程中，通过消耗牺牲层180来保护掩膜层160，可避免因掩膜层160被过度消耗而降低例如掩膜开口161等图形传递的准确性，有利于确保最终形成的目标隔离槽170满足高深宽比条件。

在一种实施方式中，执行牺牲层沉积步骤和层间介质层刻蚀步骤的循环次数介于3次～10次之间。示例性地，该循环次数可以是3次、5次、7次、10次中的任一值。该循环次数可以根据层间介质层130的厚度，掩膜层160的厚度、等离子体刻蚀设备的工艺参数等进行选择和调整，本申请实施例不以此为限。

在一种实施方式中，牺牲层沉积步骤与交替循环刻蚀隔离介质层和栅极结构的步骤在同一工艺腔室中执行。例如，牺牲层沉积步骤与交替循环刻蚀隔离介质层和栅极结构的步骤可以均在如图2所示的工艺腔室20中执行。

需要说明的是，相关技术的不同工艺步骤通常在不同的工艺腔室中执行，因此在执行的过程中需要更换工艺腔室。然而，在更换工艺腔室的过程中，需要对工艺腔室的内部进行吹扫和抽真空操作，并采用机械手将待刻蚀对象从一个工艺腔室取出后，再放入另一个工艺腔室。这种更换工艺腔室的操作会降低产能。相较于相关技术，本申请实施例通过将牺牲层沉积步骤与交替循环刻蚀隔离介质层和栅极结构的步骤在同一工艺腔室中执行，可以省去更换工艺腔室的相关操作，有助于提高产能。

在一种实施方式中，牺牲层沉积步骤的工艺条件包括：工艺气体包括含硅气体，工艺气体还包括含氧气体和含氮气体中的至少一个。

例如，工艺气体包括含硅气体和含氧气体，则可使含硅气体和含氧气体在等离子体刻蚀设备的工艺腔室的内部反应形成氧化硅。相似的，工艺气体包括含硅气体和含氮气体，则可以形成氮化硅。工艺气体包括含硅气体、含氧气体和含氮气体，则可以生成氮氧化硅。其中，氧化硅、氮化硅和氮氧化硅均可以作为牺牲层。

在一种实施方式中，请一并参阅图10，牺牲层沉积步骤的工艺条件还包括：上电极功率范围为100W～400W，工艺腔室20内部的压强范围为5mTorr～30mTorr。

示例性地，如图4A和图5A，在沉积过程中，通过控制牺牲层180的沉积速度、沉积厚度和沉积位置，可以确保生成的牺牲层180满足工艺需求。

具体地，对于沉积速度：若沉积速度过快，形成的牺牲层180容易堵塞掩膜开口161，导致牺牲层180的均匀性和平整度较差；若沉积速度过慢，又会导致牺牲层180的致密性不足。在实际应用中，当上电极功率介于100W～400W(包括端点值)之间时，牺牲层180的沉积速度与上电极功率正相关；当工艺腔室20内部的压强介于5mTorr～30mTorr(包括端点值)之间时，牺牲层180的沉积速度与工艺腔室20内部的压强正相关。因此，通过设置上电极功率范围为100W～400W，工艺腔室20内部的压强范围为5mTorr～30mTorr，有利于控制牺牲层180的沉积速度，确保以合适的沉积速度形成牺牲层180，使得牺牲层180具有良好的均匀性和平整度，且不易发生掩膜开口161堵塞。进一步地，通过控制偏置功率范围为1W～100W(包括端点值)，有利于增加牺牲层180的致密性。

需要说明的是，牺牲层180的沉积速度还与工艺气体的流量、比例和沉积时间相关。下面以一个示例进行说明。

牺牲层沉积步骤的工艺条件包括：工艺气体包括氮化硅气体(SiCl

示例性地，请一并参阅图10，将待刻蚀对象100放置于位于工艺腔室20内部的晶圆承载装置22上，使晶圆承载装置22吸附待刻蚀对象100。氯化硅气体和氧气通入工艺腔室20内部后，在等离子体作用下于掩膜层160背离基底110的一侧生成二氧化硅牺牲层。沉积的主要反应式如反应式(1)所示：

SiCl

其中，沉积过程中生成的氯气(Cl

在工艺条件控制中，氮化硅气体的通入流量、氮化硅气体与氧气的比例也与牺牲层180的沉积速度正相关，亦即，氮化硅气体的通入流量越大、氮化硅气体与氧气的比例越大，则牺牲层180的沉积速度越快，这样就容易发生掩膜开口161堵塞。因此，通过控制氮化硅气体的流量范围为30sccm～100sccm，氮化硅气体与氧气的比例范围为1:1～1:3，可进一步确保以合适的沉积速度形成牺牲层180，使得牺牲层180具有良好的均匀性和平整度，且不易发生掩膜开口161堵塞。此外，通入工艺腔室20内部的氦气作为稀释气体，也可以控制牺牲层180的沉积速度，通过控制氦气的通入流量范围为50sccm～200sccm，也有利于以合适的沉积速度形成牺牲层180。

对于沉积厚度，除了控制氮化硅气体、氧气、氦气以及等离子体刻蚀设备满足上述条件的情况下，还需要控制沉积时长范围为10s～30s。如此，可实现在不堵塞掩膜开口161的前提下，使牺牲层180具有足够的厚度，有利于减少后续隔离介质层140和栅极结构120交替循环刻蚀的次数，也有利于减少后续循环刻蚀层间介质层130的循环刻蚀次数。

对于沉积位置，控制氮化硅气体、氧气、氦气以及等离子体刻蚀设备满足上述条件，可以尽量减少在掩膜开口161的侧壁、隔离介质层140被掩膜开口161暴露的顶壁以及栅极结构120被掩膜开口161暴露的顶壁的沉积，使得沉积主要在掩膜层160背离基底110的一侧表面上进行，以在掩膜层160背离基底110的一侧形成所需的牺牲层180。

在一种实施方式中，请一并参阅图5A和图6A，隔离介质层刻蚀步骤的工艺条件包括：工艺气体包括含氟气体。由于隔离介质层140的材料多为硅化物材料，因此选用含氟气体作为刻蚀气体，可对隔离介质层14具有良好的刻蚀效果。在一个示例中，隔离介质层刻蚀步骤的工艺气体包括四氟甲烷(CF

隔离介质层刻蚀步骤可以包括：对工艺腔室20内部抽真空，使工艺腔室20内部的压强维持在5mTorr～30mTorr之间；将四氟甲烷、全氟丁二烯和氩气通入工艺腔室20的内部，其中，四氟甲烷的通入流量介于5sccm～50sccm之间，全氟丁二烯的通入流量介于30sccm～200sccm之间，氩气的通入流量介于100sccm～300sccm之间；控制上电极功率介于500W～1000W之间以产生等离子体，控制下电极功率介于100W～500W之间以引导等离子体沿掩膜开口161垂直轰击隔离介质层140被暴露的部分顶壁，实现对隔离介质层140的刻蚀；将刻蚀时长维持在5s～30s之间，实现所需刻蚀效果。

其中，隔离介质层140的材料多选用二氧化硅，因而选用四氟甲烷和全氟丁二烯作为刻蚀气体，可以与隔离介质层140的刻蚀需求适配。选用氩气作为载气和稀释气体，由于氩气的分子量较大，因此可以促进等离子体的电离和垂直轰击能力。

上电极功率用于控制刻蚀气体被电离的比例，上电极功率越大，刻蚀气体被电离的比例越多，等离子的密度越大。下电极功率用于控制等离子体的轰击能力，下电极功率越大，等离子体获得的加速度越大，对隔离介质层140顶壁的垂直轰击越强烈。

上述方案，通过控制隔离介质层刻蚀步骤的工艺参数满足上述条件，可以控制第一隔离槽171刻蚀形貌，使其满足高深宽比设计需求。

在一种实施方式中，请一并参阅图6A和图6B，栅极结构刻蚀步骤的工艺条件包括：工艺气体包括含氯气体。由于栅极结构120的材质可选用金属材料，因此选用含氯气体作为栅极结构120的刻蚀气体，可以适配栅极结构120的刻蚀需求，具有良好的刻蚀效果。

示例性地，工艺气体包括氯气(Cl

示例性地，栅极结构120可以包括金属栅极层121和高K介质层122，高K介质层122位于金属栅极层121与基底110、层间介质层130和隔离介质层140之间。其中，金属栅极层121的材料包括但不限于铝(Al)、氮化钛(TiN)、钛(Ti)、钨(W)等金属材料，高K介质层122的材料包括但不限于氧化铪(HfO

上述方案，通过控制栅极结构刻蚀步骤满足上述工艺条件，可以控制第一隔离槽171的刻蚀形貌，使其满足高深宽比设计需求。

在一种实施方式中，请一并参阅图8A至图9B、图10，层间介质层刻蚀步骤在等离子体刻蚀设备中执行，层间介质层刻蚀步骤的工艺条件包括：工艺气体包含含氟气体。由于层间介质层130的材料多为硅化物材料，因此选用含氟气体作为刻蚀气体，可对层间介质层130具有良好的刻蚀效果。

示例地，工艺气体包括四氟甲烷、全氟丁二烯、氩气和氧气，四氟甲烷的流量范围为5sccm～50sccm(包括端点值)，全氟丁二烯的流量范围为30sccm～200sccm(包括端点值)，氩气的流量范围为100sccm～300sccm(包括端点值)，氧气的流量范围为5sccm～30sccm(包括端点值)；工艺腔室20内部的压强范围为5mTorr～30mTorr(包括端点值)；上电极功率范围为500W～1000W(包括端点值)；下电极功率范围为100W～500W(包括端点值)；刻蚀时长范围为5s～30s(包括端点值)。需要说明的是，层间介质层刻蚀步骤与隔离介质层刻蚀步骤相似，因此层间介质层刻蚀步骤的具体实现过程可以参考前文的隔离介质层刻蚀步骤的实施例，在此不赘述。

相较于隔离介质层刻蚀步骤，上述示例中，层间介质层刻蚀步骤还向工艺腔室20内部通入了氧气，通过控制氧气的通入流量范围为5sccm～30sccm，可以防止在第一隔离槽171的侧壁沉积副产物，确保等离子体能够经掩膜开口161进入第一隔离槽171的内部并与层间介质层130接触，以刻蚀层间介质层130形成第二隔离槽172。

上述方案，通过控制层间介质层刻蚀步骤满足上述工艺条件，可以控制第二隔离槽172的刻蚀形貌，确保形成的第二隔离槽172满足设计需求。

需要说明的是，隔离介质层刻蚀步骤、栅极结构刻蚀步骤和层间介质层刻蚀步骤均在等离子体刻蚀设备中执行，有利于简化工艺步骤，从而提升刻蚀效率。

在一种实施方式中，请一并参阅图3A至图3C，待刻蚀对象100还包括位于基底110与栅极结构120之间的多个分立的鳍部150，多个鳍部150均沿第二方向D2延伸，栅极结构120横跨于多个鳍部150且覆盖各鳍部150的部分顶壁和部分侧壁。形成第一隔离槽171包括：在相邻鳍部150之间形成第一隔离槽171。

在一个示例中，栅极结构120可以为一个，在相邻鳍部150之间形成第一隔离槽171，可将栅极结构120分割成两个栅极120A，形成两个相互独立的鳍式场效应晶体管。

在另一个示例中，栅极结构120可以为多个(两个或两个以上)，多个栅极结构120分立且均沿第一方向D1延伸，各栅极结构120均横跨于多个鳍部150且覆盖各鳍部150的部分顶壁和部分侧壁。在相邻鳍部150之间形成的第一隔离槽171可以沿第二方向D2同时贯穿多个栅极结构120，将各栅极结构120均分割成两个栅极120A，达到可以一次切断多个栅极结构120的效果，有利于提升栅极120A的形成效率。

上述方案，通过在相邻鳍部150之间形成第一隔离槽171，可使该形成隔离槽的方法适用于鳍式场效应晶体管的制备场景。

本申请还提供一种半导体器件的制备方法，包括：形成多个半导体器件，多个半导体器件的栅极结构相互连接；采用上述任一种实施方式的形成隔离槽的方法，切断相邻半导体器件的栅极结构，使所述栅极结构形成多个栅极；多个栅极与多个半导体器件一一对应。由于半导体器件的制备方法采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

图10所示为本申请一实施例的半导体工艺设备的结构示意图。

如图10所示，该半导体工艺设备200包括工艺腔室20、进气组件20A、抽气组件(图10中未示出)、上电极组件20B、下电极组件20C和控制器(图10中未示出)。该控制器包括至少一个处理器和至少一个存储器，存储器中存储有计算机程序，计算机程序被处理器执行时实现上述任一种实施方式的方法。

示例性地，控制器可以是上位机，也可以是下位机。其中，控制器可以通过控制进气组件20A的阀门开启，以向工艺腔室20的内部通入相应的工艺气体；控制器还可以控制进气组件20A的阀门的开合度来控制工艺气体的流量。控制器还可以通过控制抽气组件对工艺腔室20的内部进行抽气，实现控制工艺腔室20内部的压强。

上电极组件20B包括射频线圈21、上射频电源23和上匹配器25。控制器还用于控制上射频电源23通过上匹配器25向射频线圈21提供上电极功率，以使射频线圈21激发工艺腔室20内部的工艺气体产生等离子体。

下电极组件20C包括晶圆承载装置22、下射频电源24和下匹配器26。控制器还用于控制下射频电源24通过下匹配器26向晶圆承载装置22的下电极提供下电极功率，使晶圆承载装置22的下电极提供射频偏压，以吸附待刻蚀对象100上方的等离子体轰击待刻蚀对象100。

本申请实施例的半导体工艺设备200可以是电感耦合等离子体(InductiveCoupled Plasma，简称ICP)刻蚀设备，也可以是电容耦合等离子体(Capacitively CoupledPlasma，简称CCP)刻蚀设备。本申请实施例对半导体工艺设备200的类型不作限制。

此外，在本申请中，除非另有明确的规定和限定，术语“相连”、“连接”、“层叠”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包括于本申请的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换等，均应包含在本申请的保护范围之内。