一种基于功放串并联的功率分配方法及系统

技术领域

本发明属于5G系统绿色通信技术领域，尤其涉及一种基于功放串并联的功率分配方法及系统。

背景技术

目前，随着大量移动流量的增长，信息和通信技术行业的能源消耗巨大，绿色通信在解决与ICT相关的二氧化碳排放方面发挥着重要作用。为了同时规避巨大的流量和能源消耗，不久的将来5G系统已经认识到能源效率对于绿色通信的重要性。基于这些考虑，有一种新兴的高效绿色通信技术为功率划分。

近年来，就NOMA协议而言，PDMA已经被公认为5G技术之一。当前NOMA协议中的最佳功率控制只能通过穷举搜索获得，不适用于实际系统。而现有的三种功率划分策略：完全搜索功率划分(FSPD)基于比例公平的发射功率控制(FTPC)和预定义的固定功率划分(FPD)。在这三种策略中，FTPC和FPD的计算复杂度明显低于FSPD，而FTPC的吞吐量却高于FPD。因此，在上行传输条件下，带有FTPC的NOMA是首选并且需要进一步研究。尽管FTPC的计算复杂度很低，但是它不能保证单个用户的服务质量(QoS)，这在常见的蜂窝系统中是严格的要求。NOMA的中断性能主要取决于用户的目标传输速率和相关的功率分配。如果发送功率分配不当，将永远无法满足多用户的QoS。现有技术提出了OPDMA协议，通过扩展提议的PDM为多址用户提供比特正交性和公平性。与PDM相比，OPDMA协议通过使用正交功率段解决了无线一对多/多对一通信。研究证明，与TDMA和FDMA相比，OPDMA协议可以利用降级的信道实现更好的能源效率。

在典型的无线蜂窝网络中，网络运行能耗的一半以上来自基站能耗。随着高速数据传输等相关通信标准的颁布，基站的功耗也将越来越高。在基站中，由于功率放大器的排放效率和非线性，其能耗占总能耗的50％-80％。即使PA的输出功率与输入功率成线性关系，PA的排水效率一般也在20％到30％之间。迄今为止，用于无线通信的功率放大器(PA)设计主要集中提高射频宽带、效率和线性度；而针对多个功放串联或并联的工作方式还不够成熟。

通过上述分析，现有技术存在的问题及缺陷为：现有技术中PDMA/NOMA协议无法有效地获得最佳的功率划分和分配；现有技术无法保证QoS要求，易导致资源浪费。同时现有技术中多个功放串联或并联的工作方式不够成熟。

发明内容

针对现有技术存在的问题，本发明提供了一种基于功放串并联的功率分配方法及系统。

本发明是这样实现的，一种基于功放串并联的功率分配方法，所述基于功放串并联的功率分配方法包括：

通过单基站对单用户的下行链路传输仿真，从发射端出发，在实现基本系统的情况下，确定发送端的功率分配方式，与功放的串并联相结合，在5G网络中获得最佳的功率分配，降低能量消耗。

进一步，所述基于功放串并联的功率分配方法具体包括：

步骤一，对基站与用户之间的数据传输进行场景搭建，为后续功率分配部分搭好环境；

步骤二，对基站发送端的功率分配部分进行设置，为每个用户计算满足其QoS要求的发送功率大小，减少资源浪费；

步骤三，选择功率放大器的串并联方式，将理论功率值与基站发送端的功放实际工作方式相结合，具体地降低功耗。

进一步，所述步骤三中，选择功率放大器的串并联方式具体过程为：

对小信号级、推动级和末级进行设计，并对输入输出匹配电路和偏置电路进行设计；

将设计完成的输入输出匹配电路和偏置电路组合起来并连接BLP8G21S-160PV功放管，插入ADS仿真模板，进行单管单音仿真测试；

设置中心频点为1900MHz，扫描功率范围为20-35dBm，栅极供电的电压为1.85V，漏极供电的电压为28V。

进一步，所述匹配电路确定具体过程为：

首先获取BLP8G21S-160PV功放管的负载阻抗和源阻抗的值，使用负载牵引模型，经过多次迭代仿真寻找合适的阻抗点，不停地去改变圆心位置和圆半径大小，使得等功率圆和等效率圆收敛且圆心相距不远；当仿真区域过大出现不收敛时，通过降低归一化阻抗和减小仿真区域大小。

进一步，所述偏置电路确定具体过程为：

在功放管输入偏置中，串联一个5.6Ω的电阻，四分之一波长线后加18PF退耦电容，1nF电容去电源纹波，后面100PF为储能电容；

在输出偏置中，由于漏极28V供电电压，微带线宽度大于栅极供电微带线，根据实际情况设置，四分之一波长线加退耦和去纹波电容，在储能电容上，加两个47uF电容。

进一步，所述末级进行设计具体过程为：

使用BLP8G21S-160PV功放管，根据Smith圆图分析，采用Doherty的反向结构，四分之一波长阻抗变换线放在辅助功放后面，补助相位大小，减少主功放和辅助功放合路时的相位补偿线，或减少在只有主功放工作时的功率泄漏。

进一步，所述将设计完成的输入输出匹配电路和偏置电路组合起来并连接BLP8G21S-160PV功放管具体过程为：

进行合路设计，BLP8G21S-160PV功放管内含两个相同的管子，辅助管子和主功放设计一样，在辅助管调试中更偏重功率输出，主管调试更偏重效率；输入采用Hybrid90的电桥分路，Loss设置为3，输入功率均分给两个管子且损耗为3dB，相位相差90°，采用反向Doherty结果，在电桥分配输出功率时使主管功率相位比辅助管功率相位多90°；

合路后，使用ADS调谐功能进行整个链路优化，在栅级电压设置中，使主管工作在AB类，辅助管工作在C类；在单管直流扫描中已得出，主管工作在AB类栅极电压为1.95V，辅助管工作在C类栅极电压为1.1V，漏极都设置为28V；

并联功放从输入开始，信号经过一个功分器后分为两路，一路称为Carrier路；另一路为Peak路，两路信号最终在合路点的地方汇聚，然后流入负载。

本发明的另一目的在于提供一种实施所述基于功放串并联的功率分配方法的基于功放串并联的功率分配系统，所述基于功放串并联的功率分配系统包括：

物理层，用以对基站与用户之间的数据传输进行场景搭建；

介质访问控制层，用以对基站发送端的功率分配部分进行设置；

网络层，用以选择功率放大器的串并联方式。

本发明的另一目的在于提供一种计算机设备，所述计算机设备包括存储器和处理器，所述存储器存储有计算机程序，所述计算机程序被所述处理器执行时，使得所述处理器执行如下步骤：

步骤一，对基站与用户之间的数据传输进行场景搭建；

步骤二，对基站发送端的功率分配部分进行设置；

步骤三，选择功率放大器的串并联方式。

本发明的另一目的在于提供一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行如下步骤：

步骤一，对基站与用户之间的数据传输进行场景搭建；

步骤二，对基站发送端的功率分配部分进行设置；

步骤三，选择功率放大器的串并联方式。

结合上述的技术方案和解决的技术问题，请从以下几方面分析本发明所要保护的技术方案所具备的优点及积极效果为：

第一、针对上述现有技术存在的技术问题以及解决该问题的难度，紧密结合本发明的所要保护的技术方案以及研发过程中结果和数据等，详细、深刻地分析本发明技术方案如何解决的技术问题，解决问题之后带来的一些具备创造性的技术效果。具体描述如下：

本发明中OPDMA协议可同时利用多路复用和降级的信道增益来实现最大的节能效果。在QoS要求下，可以得出最佳的功率划分和分配，以确保OPDMA以低复杂度实现最佳性能。与功放的串并联相结合，以更低的能耗实现数据流的传输。同时本发明从绿色通信的角度分析了功率分配技术，旨在减轻用户设备对功率放大的严格要求，同时降低功率控制的计算复杂度。功率分配可以在物理层(PHY)、介质访问控制层(MAC)和网络层(NET)之间节省不同的能耗。

第二，把技术方案看做一个整体或者从产品的角度，本发明所要保护的技术方案具备的技术效果和优点，具体描述如下：

本发明不仅减轻了用户设备对功率放大的严格要求，而且降低了功率控制的计算复杂度。本发明功率分配有潜力为绿色通信提供一个新的方向。

第三，作为本发明的权利要求的创造性辅助证据，还体现在以下几个重要方面：

(1)本发明的技术方案转化后的预期收益和商业价值为：本发明有效降低了基站功耗，降低了能源消耗，提高了能源效率。

(2)本发明的技术方案填补了国内外业内技术空白：本发明将功率放大器的匹配方式与基站功率分配结合在一起。

(3)本发明的技术方案解决了人们一直渴望解决、但始终未能获得成功的技术难题：5G时代能源消耗过大，能源效率对于绿色通信具有重要作用，超过1000倍的能效提升是一项艰巨的任务。本发明可以有效提高能源效率。

附图说明

图1是本发明实施例提供的基于功放串并联的功率分配方法流程图；

图2是本发明实施例提供的基于功放串并联的功率分配系统结构示意图；

图中：1、物理层；2、介质访问控制层；3、网络层。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

一、解释说明实施例。为了使本领域技术人员充分了解本发明如何具体实现，该部分是对权利要求技术方案进行展开说明的解释说明实施例。

如图1所示，本发明实施例提供的基于功放串并联的功率分配方法包括：

S101：对基站与用户之间的数据传输进行场景搭建；

S102：对基站发送端的功率分配部分进行设置；

S103：选择功率放大器的串并联方式。

本发明实施例提供的S103中，选择功率放大器的串并联方式具体过程为：

对小信号级、推动级和末级进行设计，并对输入输出匹配电路和偏置电路进行设计；

将设计完成的输入输出匹配电路和偏置电路组合起来并连接BLP8G21S-160PV功放管，插入ADS仿真模板，进行单管单音仿真测试，设置中心频点为1900MHz，扫描功率范围为20-35dBm，栅极供电的电压为1.85V，漏极供电的电压为28V。

所述匹配电路确定具体过程为：

首先获取BLP8G21S-160PV功放管的负载阻抗和源阻抗的值，使用负载牵引模型，经过多次迭代仿真寻找合适的阻抗点，不停地去改变圆心位置和圆半径大小，使得等功率圆和等效率圆收敛且圆心相距不远；当仿真区域过大出现不收敛时，通过降低归一化阻抗和减小仿真区域大小。

所述偏置电路确定具体过程为：

在功放管输入偏置中，串联一个5.6Ω的电阻，四分之一波长线后加18PF退耦电容，1nF电容去电源纹波，后面100PF为储能电容；

在输出偏置中，由于漏极28V供电电压，微带线宽度大于栅极供电微带线，根据实际情况设置，四分之一波长线加退耦和去纹波电容，在储能电容上，加两个47μF电容。

本发明实施例提供的末级进行设计具体过程为：

使用BLP8G21S-160PV功放管，根据Smith圆图分析，采用Doherty的反向结构，四分之一波长阻抗变换线放在辅助功放后面，补助相位大小，减少主功放和辅助功放合路时的相位补偿线，或减少在只有主功放工作时的功率泄漏。

本发明实施例提供的将设计完成的输入输出匹配电路和偏置电路组合起来并连接BLP8G21S-160PV功放管具体过程为：

进行合路设计，BLP8G21S-160PV功放管内含两个相同的管子，辅助管子和主功放设计一样，在辅助管调试中更偏重功率输出，主管调试更偏重效率；输入采用Hybrid90的电桥分路，Loss设置为3，输入功率均分给两个管子且损耗为3dB，相位相差90°，采用反向Doherty结果，在电桥分配输出功率时使主管功率相位比辅助管功率相位多90°。

合路后，使用ADS调谐功能进行整个链路优化，在栅级电压设置中，使主管工作在AB类，辅助管工作在C类；在单管直流扫描中已得出，主管工作在AB类栅极电压为1.95V，辅助管工作在C类栅极电压为1.1V，漏极都设置为28V；

并联功放从输入开始，信号经过一个功分器后分为两路，一路称为Carrier路，亦称主路；另一路为Peak路，两路信号最终在合路点的地方汇聚，然后流入负载。

如图2所示，本发明实施例提供的基于功放串并联的功率分配系统包括：

物理层(PHY)1，用以对基站与用户之间的数据传输进行场景搭建。

介质访问控制层(MAC)2，用以对基站发送端的功率分配部分进行设置。

网络层(NET)3，用以选择功率放大器的串并联方式。

二、应用实施例。为了证明本发明的技术方案的创造性和技术价值，该部分是对权利要求技术方案进行具体产品上或相关技术上的应用实施例。

级联功放分配三级射频功率放大器

1、小信号级设计

考虑到链路增益分配和功率回退，且设计频率较高，因此小信号级选用了两级小信号的功放管QMGA0020和BGA7024；由于只是考虑到增益余量所以选择了价格相对比BGA7024管子更便宜的QMGA0020管，增益和功率相差不大。

2、推动级设计

推动级LDMOS功放管选择BLP7G22-10管，该功放管P1功率大于41dBm，增益为16dB左右。进行静态工作点扫描，可得功放管BLP7G22-10在AB类工作状态的静态工作点是：VDS＝28V，VGS＝1.95V，IDS＝110mA。在输入和输出匹配之前，在工作频段内找到设计功放的最佳源阻抗和负载阻抗，以此为基础，可得到推放的输入输出匹配电路，再加上对应的偏置电路，便可得到功放管BLP7G22-10完整的匹配电路。

3、末级设计

参照DataSheet详细资料，查看功放管生产商给出的器件建议直流工作点电压和开启电压大小，方便对比设置漏极和栅极的偏置电压，也能清楚地得出功放管栅级电压的大小与功放管工作类型的关系，将BLP8G21S-160PV器件模型导入ADS直流扫描模板中仿真寻找直流工作点。BLP8G21S-160PV功放管栅极开启电压为1.1V，器件工作在C类，在栅极电压为1.85V时，静态工作点漏极电流为620mA，相比DataSheet资料上的600mA要大一点，这样可以使得线性度稍微更好一点。在Doherty结构中，主功放工作在AB类，辅助功放工作在C类，在调试结束后分别写入1.85V和1.1V，根据实际情况微调电压。要使得功率放大器工作稳定，条件为K＞1(K为稳定因子)，否则在工作频段内发生震荡。利用测量稳定因子控件Stabfact，在模板中连接好各个元器件，设置漏极电压为28V，栅极电压为1.9V，进行功放管稳定性分析。稳定因子小于1，该管子自身稳定性不好，需要采取稳定性措施。直接在功放管输入端中隔直电容后增加一个5Ω的小电阻，串联电阻后，稳定因子大于1.7，基本符合稳定性要求。

在匹配电路设计中，首先需要得到BLP8G21S-160PV功放管的负载阻抗和源阻抗的值，使用负载牵引模型，经过多次迭代仿真寻找合适的阻抗点，此过程中需要不停地去改变圆心位置和圆半径大小，使得等功率圆和等效率圆收敛且圆心相距不远，如果仿真区域过大出现不收敛可以通过降低归一化阻抗和减小仿真区域大小。在中心频点1900MHz处，VAR控件设置圆图归一化半径为0.4，圆心为0.19-j*0.57，阻抗为10Ω。在多次优化仿真后，单管最大输出功率为50.8dBm时最佳负载阻抗值为1.95-j*7.943，最大功率附加效率为66.05％时最佳负载阻抗值为2.33-j*6.94。最佳负载阻抗需要在最大功率和效率之间取得平衡，因为BLP8G21S-160PV管里面包含两个相同的单管，在合路后输出功率会得到2-3dBm的提升，所以选择最佳负载阻抗时应更偏向效率，取最佳负载阻抗为2.33-j*7.94。寻找最佳源阻抗值同负载阻抗一样，使用源牵引仿真模板即可求得为2.65-j*8.81。

偏置电路的设计是为了给功放管提供稳定的供电电压，让其工作在所需要的稳定状态，但是不能影响射频信号的传输，所以从输入端向偏置电路看去的阻抗必须为高阻抗。在功放管输入偏置中，开始串联了一个5.6Ω的电阻，四分之一波长线后加18pF退耦电容，1nF电容去电源纹波，后面100pF为储能电容。在输出偏置中，由于漏极28V供电电压，微带线宽度需大于栅极供电微带线，根据实际情况设置，四分之一波长线依然加退耦和去纹波电容，在储能电容上，加了两个47uF电容，若电容不够大，会导致功率输出欠缺，电容过大会使得封装过大导致焊盘面积不够。

在完成以上分步设计工作后，把设计好的输入输出匹配电路和偏置电路组合起来并连接BLP8G21S-160PV功放管，插入ADS仿真模板，进行单管单音仿真测试，设置中心频点为1900MHz，扫描功率范围为20-35dBm，栅极供电的电压为1.85V，漏极供电的电压为28V。

设计末级使用BLP8G21S-160PV功放管，根据Smith圆图分析，设计采用Doherty的反向结构，四分之一波长阻抗变换线放在辅助功放后面，既可以补助相位大小，减少主功放和辅助功放合路时的相位补偿线，也可以减少在只有主功放工作时的功率泄漏。传统Doherty结构，功放管输出阻抗需要经过两次阻抗变换，反向结构中只需要经过一次35Ω阻抗变换线把阻抗变化成25Ω，使得主功放提前饱和从而提升效率。

进行合路设计，BLP8G21S-160PV功放管内含两个相同的管子，辅助管子和主功放设计一样，在辅助管调试中更偏重功率输出，而主管调试更偏重效率。输入采用Hybrid90的电桥分路，Loss设置为3，输入功率均分给两个管子且损耗为3dB，相位相差90°，采用反向Doherty结果，所以在电桥分配输出功率时需让主管功率相位比辅助管功率相位多90°。合路后，使用ADS调谐功能进行整个链路优化，在栅级电压设置中，需要让主管工作在AB类，辅助管工作在C类。在单管直流扫描中已得出，主管工作在AB类栅极电压为1.95V，辅助管工作在C类栅极电压为1.1V，漏极都设置为28V。

并联功放从输入开始，信号经过一个功分器后分为两路，其一路称为Carrier路，亦称主路；其二路叫做Peak路，又唤辅路。这两路信号最终在一个叫合路点的地方汇聚，然后流入负载。

此处具体仿真流程：

1)直流馈电网络设计。直流馈电网络有两个基本功能。第一是为功放管提供稳定的直流偏置电压；第二是要保证射频能量不要通过直流馈电网络经过电源而造成能量损失。利用1/4波长传输线的阻抗变换作用将射频短路点变换到开路点，在设计过程中漏极的馈电微带线宽度要满足漏极电流要求。

2)Carrier路及Peak路输入输出匹配仿真。就是按照已选的阻抗点进行匹配仿真设计。Carrier路PAFT21S230输入输出匹配仿真设计这部分首先根据Freescale提供的PAFT21S230功放管load pull数据进行输入输出匹配阻抗点的选择，如表1所示。选定好阻抗点之后利用仿真工具进行输入输出匹配电路的设计。

表1 PAFT21S230功放管load pull数据进行输入输出匹配阻抗点

选定功率点和效率点阻抗后，在增益等高线、效率等高线以及P-3饱和功率等高线图表上可以读出相应的值，如表2所示。

表2增益等高线、效率等高线以及P-3饱和功率等高线

源阻抗是为了实现输入功率最大程度传输给功放管所要呈现在功放管输入端口的阻抗值；功率点阻抗是为了实现功放输出最大目标功率(饱和功率)所要呈现在功放输出端口的阻抗；效率点阻抗是实现高效率输出目标功率(额定功率)所要呈现在功放输出端口的阻抗。在设计输入匹配电路之前需要设计栅极的供电臂。供电臂一方面为栅极提供直流偏置电压，另一方面要对输入的射频信号表现为开路状态，通常是利用工作频段中心频点1/4波长微带线来充当供电臂，一般会在供电臂与栅极之间加入10ohm左右的电阻来保证功放的稳定性。根据所选的源阻抗，设计输入匹配电路。Carrier路的输出匹配电路要完成两个功能：一个是在饱和输出时能够将50ohm的标准负载阻抗变换到所选择的功率点阻抗值，另一个是在回退功率输出时能够将合路点阻抗变换到所选择的效率点阻抗值。Carrier饱和输出时的终端负载阻抗为50ohm，根据Zmod点和Zopt点的驻波比可以计算得出合路点阻抗22ohm左右。Peak路的设计较Carrier路少了效率点的选择。饱和输出功率55dBm。表3是根据loadpull数据选择的Peak路源阻抗点与功率负载阻抗点。

表3 Peak路源阻抗与功率点阻抗

Peak路的终端负载根据合路点阻抗可以计算得到为：39.3ohm。但考虑到合路后在回退功率输出时Peak路对Carrier路的关断效果，将Peak路的终端负载阻抗选为50ohm，如此可以提高关断阻抗。

3)AB类谐波平衡仿真。此处要将上面仿真的匹配电路与功放管子的模型一起进行谐波平衡仿真，在所设计的输入输出匹配电路下，饱和输出功率、增益端口驻波是否能够达到预期。

4)高效率状态仿真。Doherty功放架构利用了负载调制原理使得Carrier路功放提前进入饱区，进而提升回退点效率。本发明设计的是两路正型Doherty，因此首先要仿真Carrier补偿线的长度，使得合路点阻抗可以被匹配到Zmod点，然后与功放管子的模型一起进行谐波平衡仿真，在所设计的输入输出匹配电路下，饱和输出功率、增益是否能够达到预期。

5)peak路offset line设计。正常情况下peak路功放管是偏置在C类状态，理论上在输入信号达到开启电平之前功放管处于关闭状态，Carrier路的输出能量无法泄露到peak路。但实际情况并不如此，从合路点向peak路看过去的阻抗值不够大，因此需要在peak路输出端和合路点之间加上一段补偿线，使得从合路点看过去的阻抗值接近开路状态。在完成输出匹配电路设计后需在其后加入offset line，通过选择合适的offset line长度，以期在Carrier路工作在高阻状态时Peak路处于有效关断状态。

级联部分的实际应用中，搭建好准确的测试环境，测试顺序与设计顺序不一样，多级功率放大器方案设计需从末级功放往前考虑，而调测试则从小信号开始依次到末级功放。额定输出功率44.5dBm时开环ACPR±20M大于32dBc，次邻道泄漏比大于47dBc，最后结果与仿真测试结果存在一定偏差，但仍满足需求。

三、实施例相关效果的证据。本发明实施例在研发或者使用过程中取得了一些积极效果，和现有技术相比的确具备很大的优势，下面内容结合试验过程的数据、图表等进行描述。

级联功放，合路增益大于15.5dB，1dB压缩点输出功率为52.2dBm，3dB压缩点输出功率为53dBm，额定输出功率44.5dBm时的功率附加效率为38.5％，谐波大小在-39dBc以下，输入回波损耗均小于-20，在额定输出功率44.5dBm时的输出回波损耗小于-11dB。相比于平衡式结构效率提高了13.5％，P1和P3输出功率也提高0.5dB。并联功放，在完成了Carrier路和Peak路输入输出匹配电路及offset line设计后，接下来就要进行合路仿真。为了使合路点Carrier路信号与Peak路信号能够有效的叠加，就必须保证合路点两路信号相位的一致性。根据两路各自输入匹配及offset line的长度可以计算得到在输入侧两路电长度的差值，从而可以得出3dB电桥输出端口到各自输入匹配输入端的长度。并联功放在额定输出时效率有51％左右，增益16dB左右。

应当注意，本发明的实施方式可以通过硬件、软件或者软件和硬件的结合来实现。硬件部分可以利用专用逻辑来实现；软件部分可以存储在存储器中，由适当的指令执行系统，例如微处理器或者专用设计硬件来执行。本领域的普通技术人员可以理解上述的设备和方法可以使用计算机可执行指令和/或包含在处理器控制代码中来实现，例如在诸如磁盘、CD或DVD-ROM的载体介质、诸如只读存储器(固件)的可编程的存储器或者诸如光学或电子信号载体的数据载体上提供了这样的代码。本发明的设备及其模块可以由诸如超大规模集成电路或门阵列、诸如逻辑芯片、晶体管等的半导体、或者诸如现场可编程门阵列、可编程逻辑设备等的可编程硬件设备的硬件电路实现，也可以用由各种类型的处理器执行的软件实现，也可以由上述硬件电路和软件的结合例如固件来实现。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，都应涵盖在本发明的保护范围之内。