相变存储器及其制备方法

技术领域

本公开涉及微电子器件技术领域，尤其涉及一种相变存储器及其制备方法。

背景技术

相变存储器是一种新型的非易失性数据存储器件，利用相变材料在晶态和非晶态之间相互转化时所表现出来的导电性或光学特性差异来实现数据存储，但在相变存储单元的操作过程中伴随着复杂的热学过程，会对相变存储器的稳定性产生影响。

发明内容

有鉴于此，本公开实施例提供一种相变存储器及其制备方法。

根据本公开实施例的第一方面，提供了一种相变存储器，包括：

多个并列排列的相变存储单元，位于衬底上；

电绝缘的隔离结构，位于相邻的所述相变存储单元之间，用于电隔离相邻的所述相变存储单元；其中，所述隔离结构的组成材料包括陶瓷。

在一些实施例中，所述隔离结构的组成材料还包括：聚合物。

在一些实施例中，在所述隔离结构的组成材料中，所述陶瓷的含量大于或等于80％。

在一些实施例中，所述隔离结构的组成材料还包括：碳和氧化物。

在一些实施例中，在所述隔离结构的组成材料中，所述陶瓷的含量范围为10％至80％。

在一些实施例中，所述相变存储器还包括：

沿第一方向延伸的多条第一导电线，所述多条第一导电线平行于第二方向并列设置；其中，所述第一方向和所述第二方向，平行于所述衬底所在平面且彼此垂直；

沿第二方向延伸的多条第二导电线；所述多条第二导电线平行于所述第一方向并列设置；

所述相变存储单元，位于所述第一导电线和所述第二导电线之间，且分别垂直于所述第一导电线和所述第二导电线。

在一些实施例中，所述隔离结构包括：

多个第一子隔离结构，沿垂直于所述衬底平面方向延伸，且平行于所述第二方向并列设置，用于电隔离相邻的所述相变存储单元以及相邻的所述第一导电线；

多个第二子隔离结构，沿垂直于所述衬底平面方向延伸，且平行于所述第一方向并列设置，用于电隔离相邻的所述第二导电线以及相邻的所述相变存储单元；

其中，所述第一子隔离结构和/或所述第二子隔离结构的组成材料包括所述陶瓷。

根据本公开实施例的第二方面，提供一种相变存储器的制备方法，所述方法包括：

在衬底上形成存储单元材料层；

沿垂直于衬底所在的平面方向，形成贯穿所述存储单元材料层的多个电绝缘的隔离结构，以将所述存储单元材料层分割为多个相变存储单元；其中，所述隔离结构的组成材料包括陶瓷。

在一些实施例中，所述形成贯穿所述存储单元材料层的多个电绝缘的隔离结构，包括：

形成贯穿所述存储单元材料层的多个沟槽；

应用溶胶-凝胶旋涂法向所述沟槽填充所述隔离结构的组成材料，以形成所述隔离结构。

在一些实施例中，所述方法还包括：

在形成存储单元材料层之前，在衬底上形成第一导电材料层；

所述在衬底上形成存储单元材料层，包括：在所述衬底上，形成覆盖所述第一导电材料层的所述存储单元材料层；

所述方法还包括：

沿垂直于所述衬底方向，形成贯穿所述存储单元材料层和所述第一导电材料层的多个第一子沟槽；其中，所述第一子沟槽沿第一方向延伸，且所述多个第一子沟槽平行于第二方向并列排布；所述第一方向和所述第二方向，平行于所述衬底所在平面且彼此垂直；

填充所述第一子沟槽，形成第一子隔离结构；其中，多个所述第一子隔离结构，将所述第一导电材料层分割为彼此平行的多条第一导电线；

形成覆盖所述第一子隔离结构和所述存储单元材料层的第二导电材料层；

沿垂直于所述衬底方向，形成贯穿所述第二导电材料层和所述存储单元材料层的多个第二子沟槽；其中，所述第二子沟槽沿所述第二方向延伸，且所述多个第二子沟槽平行于所述第一方向并列排布；

填充所述第二子沟槽，形成第二子隔离结构；其中，多个所述第二子隔离结构，将所述第二导电材料层分割为彼此平行的多条第二导电线；所述隔离结构包括所述第一子隔离结构和所述第二子隔离结构，所述第一子隔离结构和/或所述第二子隔离结构的组成材料包括所述陶瓷。

本公开实施例中，通过在位于相邻的相变存储单元之间的电绝缘的隔离结构的组成材料中加入陶瓷，因陶瓷材料的绝缘和隔热性能良好，如此，可以很好的降低相邻的相变存储单元之间的电流和热量的传导，减少相邻存储单元之间的热串扰，提高了相变存储器的存储性能。

附图说明

图1为本公开实施例提供的相变存储器的立体图；

图2为本公开实施例提供的相变存储器的剖视图；

图3为本公开实施例提供的相变存储器的另一侧面的剖视图；

图4为本公开实施例提供的相变存储器的制备方法的流程示意图；

图5a至5h为本公开实施例提供的相变存储器在制备过程中的器件结构示意图。

附图标记说明：

10-衬底；

20-第一导电线；20’-第一导电材料层；

30-相变存储单元；30’-存储单元材料层；31-第一电极；32-选通层；33-第二电极；34-相变存储层；35-第三电极；36-第四电极；37-第五电极；

40-第二导电线；40’-第二导电材料层；

50-隔离结构；51-第一子隔离结构；52-第二子隔离结构；

61-第一刻蚀掩模；62-第二刻蚀掩模；

71-第一子沟槽；72-第二子沟槽。

具体实施方式

下面将参照附图更详细地描述本公开实施例公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本公开，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本公开的技术方案。本公开的较佳实施例详细描述如下，然而除了这些详细描述外，本公开还可以具有其他实施方式。

在相关技术中，相变存储器通常利用相变材料在晶态和非晶态之间相互转化时所表现出来的导电性或光学特性差异来实现数据存储，在对相变存储单元进行读写操作时会产生很高的相变温度，由于热传导效应，相变存储单元产生的热量会对邻近的相变存储单元产生一定的热串扰。因此，为实现各相变存储单元能够独立工作并且降低相邻相变存储单元之间热串扰的影响，相邻相变存储单元之间的隔离结构的材料的绝缘和隔热性能就显得尤为重要。

基于此，本公开实施例提供了一种相变存储器。图1为本公开实施例提供的相变存储器的立体图，图2为本公开实施例提供的相变存储器的剖视图，图3为本公开实施例提供的相变存储器的另一侧面的剖视图。

参见图1至图3，所述相变存储器包括：

多个并列排列的相变存储单元30，位于衬底10上；

电绝缘的隔离结构50，位于相邻的相变存储单元30之间，用于电隔离相邻的相变存储单元30；其中，隔离结构50的组成材料包括陶瓷。

示例性地，隔离结构50中加入的陶瓷的热导率可低于0.06W/(m.K)，故可很好地起到隔热的功能，保证每个相变存储单元30产生的热量可作用于其本身的相变，既可保证能够对该相变存储单元30进行独立而精准地操作，又可减少由于相邻相变存储单元30之间的热串扰导致的存储器失效，使得相邻相变存储单元30的状态不受影响。

所述陶瓷可包括硅酸铝、氧化铝、二氧化硅、氧化镁或氧化锆中的至少一种。

所述陶瓷的粒径较小，示例性地，陶瓷的粒径可为纳米尺寸，如此，可使陶瓷与隔离结构中的其他材料混合地更加均匀，混合后的溶剂也更加容易成型，且性能更优。

这里，衬底10可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)，或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。

所述相变存储器可以基于以电热方式对相变存储层的材料进行加热和淬火，进而利用相变存储层的材料(例如，硫属元素化物合金)中的非晶相和晶相的电阻率之间的差异来存储数据。

在一实施例中，隔离结构50的组成材料还包括：聚合物。

所述聚合物可包括聚乙烯、聚丙烯、乙烯、聚乙烯醇或聚丙烯酰胺中的至少一种。

在一些实施例中，在隔离结构50的组成材料中，陶瓷的含量大于或等于80％。

在此实施例中，聚合物作为溶剂，与陶瓷进行混合，可制成易于旋涂的溶胶，且陶瓷含量超过80％，可降低隔离结构的热导率，提高隔热和绝缘效果，以提高相变存储单元的存储性能。

在一实施例中，隔离结构50的组成材料还包括：碳和氧化物。

所述碳指碳类物质，所述碳类物质包括炭黑、碳纳米管或石墨中的至少一种。

所述氧化物可包括氧化铝、氧化镁、氧化钙或氧化硅中的至少一种。

在一些实施例中，在隔离结构50的组成材料中，陶瓷的含量范围为10％至80％。

在此实施例中，碳和氧化物与陶瓷一起混合，可在提升隔热效果的同时，提高隔离结构的填充效果，提高相变存储单元的存储性能。

在一实施例中，所述相变存储器还包括：沿第一方向延伸的多条第一导电线20，多条第一导电线20平行于第二方向并列设置；其中，所述第一方向和所述第二方向，平行于衬底10所在平面且彼此垂直；沿第二方向延伸的多条第二导电线40；多条第二导电线40平行于所述第一方向并列设置；相变存储单元30，位于第一导电线20和第二导电线40之间，且分别垂直于第一导电线20和第二导电线40。

这里，当第一导电线20为位线或字线时，第二导电线40为字线或位线。具体地，若第一导电线20为位线，则与之相反的，第二导电线40为字线；若第一导电线20为字线，则第二导电线40为位线。

第一导电线20和第二导电线40的材料包括不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。

在一实施例中，隔离结构50包括：多个第一子隔离结构51，沿垂直于衬底10平面方向延伸，且平行于所述第二方向并列设置，用于电隔离相邻的相变存储单元30以及相邻的第一导电线20；多个第二子隔离结构52，沿垂直于衬底10平面方向延伸，且平行于所述第一方向并列设置，用于电隔离相邻的第二导电线40以及相邻的相变存储单元30；其中，第一子隔离结构51和/或第二子隔离结构52的组成材料包括所述陶瓷。

这里，第一子隔离结构和第二子隔离结构将相邻的第一导电线、第二导电线和相变存储单元进行电隔离，且因为第一子隔离结构和第二子隔离结构中都包括陶瓷，可提升隔热和绝缘的效果，如此，提高了相变存储层的存储性能，进而提高了相变存储器的稳定性。

在一实施例中，相变存储单元30包括沿第三方向分布的选通层32、相变存储层34、第一材料电极层和第二材料电极层。所述第三方向垂直于所述第一方向和所述第二方向。

在一些实施例中，参见图1，选通层32沿所述第三方向设置在相变存储层34的朝向衬底10一侧，即选通层32相比于相变存储层34更为靠近衬底10。

在其他的一些实施例中，相变存储层沿所述第三方向设置在选通层的朝向衬底一侧，即相变存储层相比于选通层更为靠近衬底。

在一实施例中，相变存储层34的材料包括基于硫属元素化物的合金，例如GST(Ge-Sb-Te)合金，或者包括任何其他适当的相变材料。

选通层32的材料可以包括任何适当的双向阈值开关(OTS)材料，诸如Zn

每个相变存储单元30存储单个数据位，并且可以通过改变施加至相应选通层32的电压而对每个相变存储单元30进行写入或读取。可以通过经由与每个相变存储单元30接触的顶部导体和底部导体(例如，相应的第一导电线20和第二导电线40)施加的电流来单独存取每个相变存储单元30。

这里，当所述第一导电线20为顶部导体或底部导体时，所述第二导电线40为底部导体或顶部导体。具体地，若所述第一导电线20为顶部导体，则所述第二导电线40为底部导体；若所述第一导电线20为底部导体，则所述第二导电线40为顶部导体。

在一实施例中，第一材料电极层包括：第一电极31、第二电极33和第三电极35。

第一电极材料层的材料包括但不限于：非晶碳、石墨烯、石墨、碳纳米管或者其它类似的碳基材料。

参见图1，在选通层32相比于相变存储层34更为靠近衬底10的实施例中，第一电极31位于第一导电线20和选通层32之间，第二电极33位于选通层32和相变存储层34之间，第三电极35位于相变存储层34和第二导电线40之间。

在相变存储层相比于选通层更为靠近衬底的实施例中，第一电极位于第一导电线和相变存储层之间，第二电极位于相变存储层和选通层之间，第三电极位于选通层和第二导电线之间。

在一实施例中，第二材料电极层包括：第四电极36和第五电极37。

第二材料电极层的材料包括但不限于W、W

当第二材料电极层沿所述第三方向设置在相变存储层34的朝向第一导电线20一侧时，所述第二材料电极层可以参考图中第四电极36；当所述第二材料电极层沿所述第三方向设置在相变存储层34的朝向第二导电线40一侧时，所述第二材料电极层可以参考图中第五电极37。

本公开实施例还提供了一种相变存储器的制备方法，具体请参见附图4，如图所示，所述方法包括以下步骤：

步骤401：在衬底上形成存储单元材料层；

步骤402：沿垂直于衬底所在的平面方向，形成贯穿所述存储单元材料层的多个电绝缘的隔离结构，以将所述存储单元材料层分割为多个相变存储单元；其中，所述隔离结构的组成材料包括陶瓷。

下面结合具体实施例对本公开实施例提供的相变存储器的制备方法再作进一步详细的说明。

图5a至5h为本公开实施例提供的相变存储器在制备过程中的器件结构示意图。

首先，如图5a所示，执行步骤401，在衬底10上形成存储单元材料层30’。

在形成存储单元材料层30’之前，可在衬底10上形成第一导电材料层20’。第一导电材料层20’的材料包括不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。

需要说明的是，在衬底10上形成存储单元材料层30’，包括：在衬底10上，形成覆盖第一导电材料层20’的存储单元材料层30’。

这里，衬底10可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)，或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。

在一实施例中，使用一种或多种薄膜沉积工艺沉积第一导电材料层20’和存储单元材料层30’，所述工艺包括但不限于CVD、PVD、ALD或其任何组合。

接下来，参见图5b至5h，执行步骤402，沿垂直于衬底10所在的平面方向，形成贯穿存储单元材料层30’的多个电绝缘的隔离结构50，以将存储单元材料层30’分割为多个相变存储单元30；其中，隔离结构50的组成材料包括陶瓷。

通过在隔离结构的组成材料中加入陶瓷，因陶瓷材料的绝缘和隔热性能良好，如此，可以很好的降低相邻的相变存储单元之间的电流和热量的传导，减少相邻存储单元之间的热串扰，从而提高了相变存储器的存储性能。

在一实施例中，所述形成贯穿存储单元材料层30’的多个电绝缘的隔离结构50，包括：形成贯穿存储单元材料层30’的多个沟槽；应用溶胶-凝胶旋涂法向所述沟槽填充隔离结构50的组成材料，以形成隔离结构50。

接下来，将进行进一步详细说明。

首先，如图5b所示，在第一导电线20的延伸方向(第一方向)上对第一导电材料层20’和第一导电材料层20’上的存储单元材料层30’进行图案化，以形成沿所述第一方向延伸的第一刻蚀掩模61。可以通过光刻工艺对第一刻蚀掩模61进行图案化。第一刻蚀掩模61可以是光致抗蚀剂掩模或者基于光刻掩模进行图案化的硬掩模；当第一刻蚀掩模61可以是光致抗蚀剂掩模时，具体通过曝光、显影和去胶等步骤对第一刻蚀掩模61进行图案化。

如图5c所示，沿垂直于衬底10方向，对存储单元材料层30’和第一导电材料层20’进行刻蚀，形成贯穿存储单元材料层30’和第一导电材料层20’的多个第一子沟槽71；其中，第一子沟槽71沿第一方向延伸，且多个第一子沟槽71平行于第二方向并列排布；所述第一方向和所述第二方向，平行于衬底10所在平面且彼此垂直。

接着，如图5d所示，填充第一子沟槽71，形成第一子隔离结构51；其中，多个第一子隔离结构51，将第一导电材料层20’分割为彼此平行的多条第一导电线20。

需要说明的是，所述填充第一子沟槽71，具体包括：应用溶胶-凝胶旋涂法向第一子沟槽71填充第一子隔离结构51的组成材料，以形成第一子隔离结构51。

接着，如图5e所示，形成覆盖第一子隔离结构51和存储单元材料层30’的第二导电材料层40’。

第二导电材料层40’的材料包括不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、多晶硅、掺杂硅、硅化物或其任何组合。

在一实施例中，使用一种或多种薄膜沉积工艺沉积第二导电材料层40’，所述工艺包括但不限于CVD、PVD、ALD或其任何组合。

如图5f所示，在第二导电线40的延伸方向(第二方向)上对第二导电材料层40’进行图案化，以形成沿所述第二方向延伸的第二刻蚀掩模62。可以通过光刻工艺对第二刻蚀掩模62进行图案化。第二刻蚀掩模62可以是光致抗蚀剂掩模或者基于光刻掩模进行图案化的硬掩模；当第二刻蚀掩模62可以是光致抗蚀剂掩模时，具体通过曝光、显影和去胶等步骤对第二刻蚀掩模62进行图案化。

接着，如图5g所示，沿垂直于衬底10方向，对存储单元材料层30’和第二导电材料层40’进行刻蚀，形成贯穿第二导电材料层40’和存储单元材料层30’的多个第二子沟槽72；其中，第二子沟槽72沿所述第二方向延伸，且多个第二子沟槽72平行于所述第一方向并列排布。

这里，刻蚀停止在第一导电线20处，从而使第一导电线20保持完好。

如图5h所示，填充第二子沟槽72，形成第二子隔离结构52；其中，多个第二子隔离结构52，将第二导电材料层40’分割为彼此平行的多条第二导电线40。

隔离结构50包括第一子隔离结构51和第二子隔离结构52，第一子隔离结构51和/或第二子隔离结构52的组成材料包括所述陶瓷。

需要说明的是，所述填充第二子沟槽72，具体包括：应用溶胶-凝胶旋涂法向第二子沟槽72填充第二子隔离结构52的组成材料，以形成第二子隔离结构52。

如此，基本完成了所述相变存储器的制备。后续可能还会涉及到一些互连工艺，这里不再展开论述。

需要说明的是，本公开实施例提供的相变存储器与相变存储器的制备方法实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合，这里不再赘述。

以上所述，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。