像素驱动电路及其驱动方法、显示面板及显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示面板及显示装置。

背景技术

目前，OLED(Organic Light-Emitting Diode，有机发光二极管)显示装置因其具有自发光、快速响应、宽视角和可制作在柔性衬底上等特点，受到广泛应用，OLED显示装置包括多个亚像素，各亚像素包括像素驱动电路和发光器件，通过像素驱动电路驱动发光器件发光，从而实现显示。

发明内容

本公开提供一种像素驱动电路及其驱动方法、显示面板和显示装置，以解决现有像素驱动电路中电容器的电压保持率不充分，造成发光器件的发光亮度不稳定的问题。

为了实现上述目的，本公开的实施例采用如下技术方案：

一方面，提供一种像素驱动电路，包括：复位子电路、补偿子电路、发光控制子电路和驱动子电路。其中，所述复位子电路与所述发光控制子电路、扫描时序信号端和初始化信号端耦接。所述发光控制子电路还与第一节点和第一发光时序信号端耦接。所述补偿子电路与所述第一节点、第二节点和所述扫描时序信号端耦接。所述驱动子电路与所述第一节点、所述第二节点、第一电压信号端和第二发光时序信号端耦接。

所述复位子电路被配置为，响应于在所述扫描时序信号端处接收的扫描时序信号，将在所述初始化信号端处接收的初始化信号传输至所述发光控制子电路。所述发光控制子电路被配置为，响应于在所述第一发光时序信号端处接收的第一发光时序信号，将所述初始化信号传输至所述第一节点。所述补偿子电路被配置为，在所述扫描时序信号的控制下，将来自所述第一节点的初始化信号传输至所述第二节点，以对所述第二节点的电压复位。

所述驱动子电路被配置为，在对所述第二节点的电压复位的过程中，响应于在所述第二发光时序信号端处接收的第二发光时序信号，断开所述第一电压信号端至所述初始化信号端的导电路径。

本公开所提供的像素驱动电路具有如下有益效果：

在上述像素驱动电路中，复位子电路通过发光控制子电路与补偿子电路将初始化信号传输至第二节点，对第二节点复位，即复位子电路不直接与第二节点耦接，因此在发光阶段，第二节点与初始化信号端之间不会形成漏电通道，即本公开所提供的像素驱动电路仅存在第二节点经补偿子电路至第一节点的单一漏电通道。这样，在发光阶段，第二节点仅会通过补偿子电路103漏电，从而显著减小了第二节点的漏电，提高了储能子电路的电压保持率。在发光阶段，储能子电路所包括的第一存储器的信号保持端的电位能够在较长时间内保持恒定，第二节点的电压能够保持更长时间，从而在第二节点的电压的控制下，驱动子电路所形成的驱动信号的稳定性较高，提高了发光器件的发光亮度的稳定性和持续性，降低了视觉闪烁感，改善了由于多个发光器件的发光亮度不均导致的显示不均的问题，从而提高了显示效果。

并且，由于本公开中驱动子电路与第二发光时序信号端耦接，在对第二节点的电压复位的过程中，驱动子电路响应于在第二发光时序信号端处接收的第二发光时序信号，断开第一电压信号端至所述初始化信号端的导电路径。这样，在复位阶段，无论驱动晶体管是否导通，在第二发光时序信号的控制下，第一电压信号端至初始化信号端之间均不会形成直流通路，从而避免了产生较大的直流电流和无效功耗，节省了功耗，提高了像素驱动电路的可靠性。

在一些实施例中，所述复位子电路包括第一晶体管；所述第一晶体管的控制极与所述扫描时序信号端耦接，所述第一晶体管的第一极与所述初始化信号端耦接，所述第一晶体管的第二极与所述发光控制子电路耦接。所述发光控制子电路包括第二晶体管；所述第二晶体管的控制极与所述第一发光时序信号端耦接，所述第二晶体管的第一极与所述第一节点耦接，所述第二晶体管的第二极与所述第一晶体管的第二极耦接。所述补偿子电路包括第三晶体管；所述第三晶体管的控制极与所述扫描时序信号端耦接，所述第三晶体管的第一极与所述第一节点耦接，所述第三晶体管的第二极与所述第二节点耦接。

在一些实施例中，所述驱动子电路包括第四晶体管和第五晶体管。所述第四晶体管的控制极与所述第二节点耦接，所述第四晶体管的第一极与所述第一电压信号端耦接，所述第四晶体管的第二极与所述第五晶体管的第一极耦接；所述第五晶体管的控制极与所述第二发光时序信号端耦接，所述第五晶体管的第二极与所述第一节点耦接。

在一些实施例中，所述驱动子电路包括第四晶体管和第五晶体管。所述第四晶体管的控制极与所述第二节点耦接，所述第四晶体管的第一极与所述所述第五晶体管的第二极耦接，所述第四晶体管的第二极与所述第一节点耦接；所述第五晶体管的控制极所述第二发光时序信号端耦接，所述第五晶体管的第一极与所述第一电压信号端耦接。

在一些实施例中，像素驱动电路还包括：储能子电路和数据写入子电路。其中，所述储能子电路与所述第二节点和第三节点耦接；所述储能子电路被配置为，在所述第二节点和所述第三节点的电压的作用下进行充电，并根据所述第三节点的电压，对所述第二节点的电压进行耦合，以改变所述第二节点的电压，并保持所述第二节点的电压。所述数据写入子电路与所述第三节点、输入控制信号端和数据信号端耦接；所述数据写入子电路被配置为，响应于在所述输入控制信号端处接收的输入控制信号，将在所述数据信号端处接收的数据信号传输至所述第三节点。

在一些实施例中，所述储能子电路包括第一电容器；所述第一电容器的第一端与所述第三节点耦接，所述第一电容器的第二端与所述第二节点耦接。

所述数据写入子电路包括第六晶体管；所述第六晶体管的控制极与所述输入控制信号端耦接，所述第六晶体管的第一极与所述数据信号端耦接，所述第六晶体管的第二极与所述第三节点耦接。

在一些实施例中，所述输入控制信号端为所述第二发光时序信号端，所述数据写入子电路还与所述扫描时序信号端耦接；所述数据写入子电路被配置为，响应于所述第二发光时序信号和所述扫描时序信号，将在所述数据信号端处接收的数据信号传输至所述第三节点。

在一些实施例中，所述数据写入子电路包括第六晶体管和第七晶体管；所述第六晶体管的控制极与所述第二发光时序信号端耦接，所述第六晶体管的第一极与所述第七晶体管的第二极耦接，所述第六晶体管的第二极与所述第三节点耦接；所述第七晶体管的控制极与所述扫描时序信号端耦接，所述第七晶体管的第一极与所述数据信号端耦接。

在一些实施例中，像素驱动电路还包括基准电压子电路；所述基准电压子电路还与所述第三节点、第一发光时序信号端和参考电压信号端耦接。所述基准电压子电路还被配置为，响应于在所述第一发光时序信号端处接收的第一发光时序信号，将在所述参考电压信号端处接收的参考电压信号传输至所述第三节点。

在一些实施例中，所述基准电压子电路还包括第八晶体管；所述第八晶体管的控制极与所述第一发光时序信号端耦接，所述第八晶体管的第一极与所述参考电压信号端耦接，所述第八晶体管的第二极与所述第三节点耦接。

在一些实施例中，所述补偿子电路还被配置为，在所述扫描时序信号的控制下，使所述驱动子电路产生自饱和状态。所述驱动子电路还被配置为，响应于所述第二发光时序信号，在所述补偿子电路的作用下产生自饱和状态，以根据在所述第一电压信号端处接收的第一电压信号，生成补偿信号，并将所述补偿信号传输至所述第二节点。以及，响应于所述第二发光时序信号，且在所述储能子电路的放电作用下，根据所述第一电压信号生成驱动信号。

在一些实施例中，所述复位子电路还与所述发光器件耦接；所述复位子电路还被配置为，响应于在所述扫描时序信号端处接收的扫描时序信号，将在所述初始化信号端处接收的初始化信号传输至所述发光器件，以对所述发光器件复位。所述发光控制子电路还与发光器件耦接。所述发光控制子电路还被配置为，响应于所述第一发光时序信号，将来自所述驱动子电路的驱动信号传输至所述发光器件，以驱动所述发光器件发光。

在一些实施例中，在所述复位子电路包括第一晶体管的情况下，所述第一晶体管的第二极还与所述发光器件耦接。在所述发光控制子电路包括第二晶体管的情况下，所述第二晶体管的第二极还与所述发光器件耦接。

在一些实施例中，所述复位子电路包括第一晶体管，所述发光控制子电路包括第二晶体管，所述补偿子电路包括第三晶体管，所述驱动子电路包括第四晶体管和第五晶体管。所述像素驱动电路还包括储能子电路、数据写入子电路和基准电压子电路；所述储能子电路包括第一电容器，所述数据写入子电路包括第六晶体管，或者所述数据写入子电路包括第六晶体管和第七晶体管，所述基准电压子电路包括第八晶体管。

所述第一晶体管的控制极与所述扫描时序信号端耦接，所述第一晶体管的第一极与所述初始化信号端耦接，所述第一晶体管的第二极与所述第二晶体管的第二极和发光器件耦接。所述第二晶体管的控制极与所述第一发光时序信号端耦接，所述第二晶体管的第一极与所述第一节点耦接，所述第二晶体管的第二极与所述第一晶体管的第二极和发光器件耦接。所述第三晶体管的控制极与所述扫描时序信号端耦接，所述第三晶体管的第一极与所述第一节点耦接，所述第三晶体管的第二极与所述第二节点耦接。

所述第四晶体管的控制极与所述第二节点耦接，所述第四晶体管的第一极与所述第一电压信号端耦接，所述第四晶体管的第二极与所述第五晶体管的第一极耦接；所述第五晶体管的控制极与所述第二发光时序信号端耦接，所述第五晶体管的第二极与所述第一节点耦接。或者，所述第四晶体管的控制极与所述第二节点耦接，所述第四晶体管的第一极与所述所述第五晶体管的第二极耦接，所述第四晶体管的第二极与所述第一节点耦接；所述第五晶体管的控制极所述第二发光时序信号端耦接，所述第五晶体管的第一极与所述第一电压信号端耦接。

所述第一电容器的第一端与第三节点耦接，所述第一电容器的第二端与所述第二节点耦接。在所述数据写入子电路包括第六晶体管的情况下，所述第六晶体管的控制极与输入控制信号端耦接，所述第六晶体管的第一极与数据信号端耦接，所述第六晶体管的第二极与所述第三节点耦接。在所述数据写入子电路包括第六晶体管和第七晶体管的情况下，所述第六晶体管的控制极与所述第二发光时序信号端耦接，所述第六晶体管的第一极与所述第八晶体管的第二极耦接，所述第六晶体管的第二极与所述第三节点耦接；所述第七晶体管的控制极与所述扫描时序信号端耦接，所述第七晶体管的第一极与所述数据信号端耦接。

所述第八晶体管的控制极与所述第一发光时序信号端耦接，所述第八晶体管的第一极与所述参考电压信号端耦接，所述第八晶体管的第二极与所述第三节点耦接。

另一方面，提供一种像素驱动方法，应用于如上所述的像素驱动电路，在所述像素驱动电路包括储能子电路、复位子电路、补偿子电路、发光控制子电路、驱动子电路和数据写入子电路和基准电压子电路，且所述储能子电路与所述第二节点和第三节点耦接；所述数据写入子电路与所述第三节点、输入控制信号端和数据信号端耦接；所述基准电压子电路还与所述第三节点、第一发光时序信号端和参考电压信号端耦接；所述复位子电路和所述发光控制子电路还与发光器件耦接的情况下，所述像素驱动方法包括：一个帧周期包括复位阶段、输入与补偿阶段和发光阶段。

在所述复位阶段：所述基准电压子电路响应于在所述第一发光时序信号端处接收的第一发光时序信号，将在所述参考电压信号端处接收的参考电压信号传输至所述第三节点。所述复位子电路响应于在所述扫描时序信号端处接收的扫描时序信号，将在所述初始化信号端处接收的初始化信号传输至所述发光控制子电路和所述发光器件，以对所述发光器件进行复位。所述发光控制子电路响应于在所述第一发光时序信号端处接收的第一发光时序信号，将所述初始化信号传输至所述第一节点。所述补偿子电路在所述扫描时序信号的控制下，将来自所述第一节点的初始化信号传输至所述第二节点，以对所述第二节点的电压复位。所述驱动子电路响应于在所述第二发光时序信号端处接收的第二发光时序信号，断开所述第一电压信号端至所述初始化信号端的导电路径。

本公开实施例所提供的像素驱动方法所能实现的有益效果，与第一方面所提供的像素驱动电路所能达到的有益效果相同，在此不做赘述。

在一些实施例中，在所述输入与补偿阶段，所述复位子电路响应于在所述扫描时序信号端处接收的扫描时序信号，将在所述初始化信号端处接收的初始化信号传输至所述发光器件，以对所述发光器件进行持续复位。所述数据写入子电路响应于在所述输入控制信号端处接收的输入控制信号，将在所述数据信号端处接收的数据信号传输至所述第三节点。所述补偿子电路在所述扫描时序信号的控制下，使所述驱动子电路产生自饱和状态。所述驱动子电路响应于所述第二发光时序信号，在所述补偿子电路的作用下产生自饱和状态，以根据在所述第一电压信号端处接收的第一电压信号，生成补偿信号，并将所述补偿信号传输至所述第二节点。所述储能子电路在所述第二节点和所述第三节点的电压的作用下进行充电。

在所述发光阶段，所述复位子电路响应于在所述第一发光时序信号端处接收的第一发光时序信号，将在所述参考电压信号端处接收的参考电压信号传输至所述第三节点。所述储能子电路在所述第三节点的电压的作用下，对所述第二节点的电位进行耦合，使所述第二节点的电压发生变化，并保持所述第二节点的电压。所述驱动子电路响应于所述第二发光时序信号，且在所述储能子电路的耦合作用下，根据所述第一电压信号生成驱动信号，并将所述驱动信号传输至所述发光控制子电路。所述发光控制子电路响应于所述第一发光时序信号，将来自所述驱动子电路的驱动信号传输至所述发光器件，以驱动所述发光器件发光。

在一些实施例中，在所述数据写入子电路包括第六晶体管，所述第六晶体管的控制极与所述输入控制信号端耦接，所述第六晶体管的第一极与所述数据信号端耦接，所述第六晶体管的第二极与所述第三节点耦接的情况下，在所述输入与补偿阶段，所述第六晶体管在所述输入控制信号的控制下导通，将所述数据信号传输至所述第三节点。

在所述输入控制信号端为所述第二发光时序信号端，所述数据写入子电路还与所述扫描时序信号端耦接，所述数据写入子电路包括第六晶体管和第七晶体管；所述第六晶体管的控制极与所述第二发光时序信号端耦接，所述第六晶体管的第一极与所述第七晶体管的第二极耦接，所述第六晶体管的第二极与所述第三节点耦接；所述第七晶体管的控制极与所述扫描时序信号端耦接，所述第七晶体管的第一极与所述数据信号端耦接的情况下，在所述输入与补偿阶段，所述第七晶体管在所述扫描时序信号的控制下导通，将所述数据信号传输至所述第六晶体管的第一极，所述第六晶体管在第一发光时序信号的控制下导通，将所述数据信号传输至所述第三节点。

再一方面，提供一种显示面板，包括：如上所述的像素驱动电路。

本公开实施例所提供的显示面板所能实现的有益效果，与第一方面所提供的像素驱动电路所能达到的有益效果相同，在此不做赘述。

在一些实施例中，所述显示面板包括多个亚像素，一个亚像素包括一个像素驱动电路，所述多个亚像素呈多行多列的阵列式布置。所述显示面板还包括沿行方向延伸的多条扫描时序信号线和多条发光时序信号线；第n行亚像素所包括的各像素驱动电路的扫描时序信号端与第n条扫描时序信号线耦接；第n行亚像素所包括的各像素驱动电路的第一发光时序信号端与第n条发光时序信号线耦接；除第一行亚像素外，第n行亚像素所包括的各像素驱动电路的第二发光时序信号端与第n-1条发光时序信号线耦接。

又一方面，提供一种显示装置，包括如上所述的显示面板。

本公开实施例所提供的显示装置所能实现的有益效果，与第一方面所提供的像素驱动电路所能达到的有益效果相同，在此不做赘述。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1为根据一些实施例的显示面板的结构图；

图2A为根据相关技术的一些实施例的像素驱动电路的结构图；

图2B为图1的像素驱动电路对应的时序图；

图3为根据本公开的一些实施例的像素驱动电路的一种结构图；

图4为根据本公开的一些实施例的像素驱动电路的另一种结构图；

图5为根据本公开的一些实施例的像素驱动电路的再一种结构图；

图6为根据本公开的一些实施例的像素驱动电路的又一种结构图；

图7为图3、图5和图6的像素驱动电路对应的时序图；

图8为根据本公开的一些实施例的像素驱动电路的又一种结构图；

图9为根据本公开的一些实施例的像素驱动电路的又一种结构图；

图10为图4、图8和图9的像素驱动电路对应的时序图；

图11为根据本公开的一些实施例的显示面板的一种结构图；

图12为根据本公开的一些实施例的显示装置的一种结构图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。

本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。

在显示装置中，显示装置包括显示面板01。如图1所示，该显示面板01包括显示区AA(Active Area，简称AA区；也可称为有效显示区)和位于显示区AA至少一侧的周边区BB。

上述显示区AA内设置有多个亚像素(sub pixel)10，以及沿水平方向X延伸的多条扫描时序信号线GL和多条发光时序信号线EL、沿竖直方向Y延伸的多条数据信号线DL。为了方便说明，本公开中上述多个亚像素10是以矩阵形式排列为例进行的说明，示例性地，多个亚像素10排成N行M列。此时，沿水平方向X排列成一排的亚像素10称为一行亚像素，沿竖直方向Y排列成一排的亚像素10称为一列亚像素，一行亚像素可以与一条或两条扫描时序信号线GL耦接，一行亚像素还可以与一条或两条发光时序信号线EL耦接，一列亚像素可以与一条数据信号线DL耦接。亚像素10内设置有用于控制亚像素10进行显示的像素驱动电路100，像素驱动电路100设置在显示面板01的衬底基板001上。

上述显示面板01可以为：有机发光二极管(Organic Light Emitting Diode，简称OLED)显示面板、量子点发光二极管(Quantum Dot Light Emitting Diodes，简称QLED)显示面板等，本公开对此不做具体限定。

本公开以下实施例均是以上述显示面板01为有机发光二极管显示面板为例，对本公开进行说明的。

示例性的，像素驱动电路100通常包括开关晶体管、驱动晶体管和存储电容等元件。其中，存储电容的相对的两端分别为基准电位端和信号保持端，存储电容的信号保持端与驱动晶体管的控制极(栅极)耦接。

在像素驱动电路100的驱动过程中，在发光阶段，存储电容用以保持电压信号，使其信号保持端的电位得以保持恒定，在驱动晶体管的栅极-源极之间形成电压，控制驱动晶体管形成驱动电流，进而驱动发光二极管发光，在该过程中，由于存储电容的信号保持端与驱动晶体管的控制极耦接的节点处存在漏电通路，使得存储电容的信号保持端的电位无法长时间保持恒定，从而导致驱动晶体管所形成的驱动电流不稳定，影响发光器件的发光亮度，进而影响显示装置的显示效果。

具体来说，如图2A所示，相关技术中提供了一种7T1C的像素驱动电路100’，该像素驱动电路100’包括开关晶体管T1、存储电容器C、驱动晶体管T2、补偿晶体管T3、第一复位晶体管T4、第二复位晶体管T5、第一控制晶体管T6和第二控制晶体管T7，上述多个晶体管之间的连接关系可参照附图，其中，第二晶体管T2、第三晶体管T3和第七晶体管T7相互耦接的节点为第一节点N1，存储电容器C的基准电压端与第三节点N3耦接，存储电容器C的信号保持端与第二节点N2耦接，驱动晶体管T2的控制极与第二节点N2耦接。

请结合图2B，上述像素驱动电路100’的驱动过程为，一个帧周期包括复位阶段P1、输入与补偿阶段P2和发光阶段P3。其中，在复位阶段P1，在第一扫描时序信号端S1传输的第一扫描时序信号s1的控制下，第一复位晶体管T4导通，将在参考电压信号端Vref处接收的参考电压信号vref传输至第三节点N3，第二复位晶体管T5导通，将在初始化信号端Vinit处接收的初始化信号vinit传输至第二节点N2，对第二节点N2的电压复位，从而对存储电容器C的信号保持端复位。

在输入与补偿阶段P2，在第二扫描时序信号端S2传输的第二扫描时序信号s2的控制下，开关晶体管T1导通，将在数据信号端Data处接收的数据信号data传输至第三节点N3；补偿晶体管T3导通，使得驱动晶体管T2的控制极和第二极接通，从而驱动晶体管T2处于自饱和状态，从而将在第一电压信号端Vdd处接收的第一电压信号vdd和驱动晶体管T2的阈值电压V

在发光阶段P3，在发光时序信号端EMn处传输的发光时序信号emn的控制下，第一控制晶体管T6导通，将在参考电压信号端Vref处接收的参考电压信号vref传输第三节点N3，即存储电容器C的基准电压端的电压由数据信号data的电压变为参考电压信号vref的电压，存储电容器C通过耦合作用，使得其信号保持端的电压发生同样电压差的变化，也就是说在存储电容器C的作用下，第二节点N2的电压随着第三节点N3的电压的改变而发生跳变。驱动晶体管T2导通，根据在第一电压信号端Vdd的第一电压信号vdd形成驱动信号。第二控制晶体管T7在发光时序信号emn的控制下导通，将驱动信号传输至发光二极管L，从而驱动发光二极管L发光。

需要说明的是，如图1、图2A和2B所示，在显示面板01中，多个亚像素10呈阵列排布，一行亚像素中各像素驱动电路100’所接收的来自第一扫描时序信号端S1的第一扫描时序信号s1，与上一行亚像素中像素驱动电路100’所接收的来自第二扫描时序信号端S2的第二扫描时序信号s2为同一个信号，即第n行亚像素中各像素驱动电路100’的第一扫描信号端S1和第n-1行亚像素中各像素驱动电路100’的第二扫描信号端S2与同一条扫描时序信号线GL(第n-1条扫描时序信号线GL)耦接，一条扫描时序信号线GL与其前后两行亚像素耦接，实现共享。示例性地，如图2A和2B所示，对于第n行亚像素的一个像素驱动电路，其第一扫描时序信号端S1同时用S(n-1)表示，第二扫描时序信号端S2同时用Sn表示。

在一个帧周期的整个发光阶段P3，在发光二极管L的发光过程中，驱动晶体管T2所产生的驱动信号为驱动电流，根据驱动电流的计算公式，I＝β(V

由于晶体管在关态下会存在关态电流，该关态电流也叫做漏电流，在发光阶段P3，与第二节点N2相耦接的补偿晶体管T3和第一控制晶体管T6均截止，此时补偿晶体管T3和第一控制晶体管T6存在漏电流，会使得第二节点N2漏电，从而使得第二节点N2的电压保持率降低。

如图1所示，该像素驱动电路100’中包括两个漏电通道，分别是从第二节点N2经补偿晶体管T3至第一节点N1的第一漏电通道，以及从第二节点N2经第二复位晶体管T5至初始化信号端Vinit的第二漏电通道。并且，本公开的发明人经验证得知，第二节点N2与初始化信号端Vinit之间的电位差大于第二节点N2与第一节点N1之间的电位差，因此第二漏电通道的漏电量(绝对值)要远大于第一漏电通道的漏电量(绝对值)。这样，在发光阶段P3，经过两个漏电通道的漏电，第二节点N2漏电程度较大，使得存储电容器C的电压保持率不充分，造成驱动晶体管T3输出的驱动信号不稳定，从而导致发光器件的发光亮度变化过大，稳定性较差，产生视觉闪烁感。并且，在由于工艺问题，显示装置中的各像素驱动电路中的元件会有差异，因此各像素驱动电路中第二节点N2的漏电程度均不一致，造成各像素驱动电路所驱动的发光器件的发光亮度不均匀，从而导致显示画面出现显示不均等异常。

基于此，本公开的一些实施例提供了一种像素驱动电路100，如图3和图4所示，该像素驱动电路100包括：储能子电路101、复位子电路102、补偿子电路103、发光控制子电路104、驱动子电路105、数据写入子电路106和基准电压子电路107。

储能子电路101与第二节点N2和第三节点N3耦接。复位子电路102与发光控制子电路104、扫描时序信号端Sn和初始化信号端Vinit耦接。发光控制子电路104还与第一节点N1和第一发光时序信号端EM1耦接。补偿子电路103与第一节点N1、第二节点N2和扫描时序信号端Sn耦接。驱动子电路105与第一节点N1、第二节点N2、第一电压信号端Vdd和第二发光时序信号端EM2耦接。

储能子电路101被配置为，在第二节点N2和第三节点N3的电压的作用下进行充电，并根据第三节点N3的电压，对第二节点N2的电压进行耦合，以改变第二节点N2的电压，并保持第二节点N2的电压。

复位子电路102被配置为，响应于在扫描时序信号端Sn处接收的扫描时序信号sn，将在初始化信号端Vinit处接收的初始化信号vinit传输至发光控制子电路104。

发光控制子电路104被配置为，响应于在第一发光时序信号端EM1处接收的第一发光时序信号em1，将初始化信号vinit传输至第一节点N1。

补偿子电路103被配置为，在扫描时序信号sn的控制下，将来自第一节点N1的初始化信号vinit传输至第二节点N2，以对第二节点N2的电压复位。

也就是说，复位子电路102被配置为将初始化信号vinit通过发光控制子电路104和补偿子电路103传输至所述第二节点N2，以对第二节点N2的电位复位。在复位阶段，初始化信号vinit传输至第二节点N2的传输过程为，初始化信号端Vinit处传输的初始化信号vinit依次经过复位子电路102、发光控制子电路104、第三节点N3和补偿子电路103，最终传输至第二节点N2，对第二节点N2的电压进行复位。

在一些示例中，上述复位子电路102还与发光器件108耦接，复位子电路102被配置为在响应于在扫描时序信号端Sn处接收的扫描时序信号sn，将在初始化信号端Vinit处接收的初始化信号vinit传输至发光器件108，以对发光器件108进行复位。

驱动子电路105被配置为，在对第二节点N2的电压复位的过程中，响应于在第二发光时序信号端EM2处接收的第二发光时序信号em2，断开第一电压信号端Vdd至初始化信号端Vinit的导电路径。

上述驱动子电路105还被配置为，响应于第二发光时序信号em2，在补偿子电路103的作用下产生自饱和状态，以根据在第一电压信号端Vdd处接收的第一电压信号vdd，生成补偿信号，并将补偿信号传输至第二节点N2。

在输入与补偿阶段，驱动子电路105被配置为生成补偿信号，并将补偿信号传输至第二节点N2，在该阶段，补偿子电路103还被配置为，在扫描时序信号sn的控制下，使驱动子电路105产生自饱和状态。

上述驱动子电路105还被配置为响应于第二发光时序信号em2，且在储能子电路101的耦合作用下，根据第一电压信号vdd生成驱动信号，并将驱动信号传输至发光控制子电路104。

发光控制子电路104还与发光器件108耦接。发光控制子电路104还被配置为，响应于第一发光时序信号em1，将来自驱动子电路105的驱动信号传输至所述发光器件108，以驱动发光器件108发光。

上述数据写入子电路106与第三节点N3和数据信号端Data耦接，数据写入子电路106被配置为，在输入与补偿阶段，将在数据信号端Data处接收的数据信号data传输至第三节点N3。在该阶段，储能子电路101根据第三节点N3的电压进行充电，将数据信号data进行存储。

以下介绍数据写入子电路106的两种示例性地结构。在一些示例中，如图3所示，数据写入子电路106与第三节点N3、输入控制信号端Dn和数据信号端Data耦接。数据写入子电路106被配置为，响应于在输入控制信号端Dn处接收的输入控制信号dn，将在数据信号端Data处接收的数据信号data传输至第三节点N3。

在另一些示例中，如图4所示，上述输入控制信号端Dn为第二发光时序信号端EM2，数据写入子电路106还与扫描时序信号端Sn耦接。也就是说，数据写入子电路106与第三节点N3、第二发光时序信号端EM2、扫描时序信号端Sn和数据信号端Data耦接。数据写入子电路106被配置为，响应于第二发光时序信号em2和扫描时序信号sn，将在数据信号端Data处接收的数据信号data传输至第三节点N3。

上述基准电压子电路107与第三节点N3、第一发光时序信号端EM1和参考电压信号端Vref耦接。基准电压子电路107被配置为，响应于在第一发光时序信号端EM1处接收的第一发光时序信号em1，将在参考电压信号端Vref处接收的参考电压信号vref传输至所述第三节点N3，以对第三节点N3的电压保持在基准电压，本公开以参考电压信号vref的电压为基准电压。

需要说明的是，如图3和图4所示，在显示面板01中，多个亚像素10呈阵列排布，一行亚像素中各像素驱动电路100所接收的来自第二发光时序信号端EM2的第一发光时序信号em2，与上一行亚像素中像素驱动电路100所接收的来自第一发光时序信号端EM1的第一发光时序信号em1为同一个信号，即第n行亚像素中各像素驱动电路100的第二发光时序信号端EM2和第n-1行亚像素中各像素驱动电路100的第一发光时序信号端EM1与同一条发光时序信号线EL(第n-1条发光时序信号线EL)耦接，一条发光时序信号线EL与其前后两行亚像素耦接，实现共享。示例性地，如图2A和2B所示，对于第n行亚像素的一个像素驱动电路，其第一发光时序信号端EM1同时用EMn表示，第二发光时序信号端EM2同时用EM(n-1)表示。

采用上述相邻发光时序信号组合的方式，可以减少显示面板01所需要设置的发光时序信号线EL的数量，降低显示面板01的制备难度和成本。

本公开所提供的像素驱动电路100包括储能子电路101、复位子电路102、补偿子电路103、发光控制子电路104、驱动子电路105、数据写入子电路106和基准电压子电路107，结合图7和图10，该像素驱动电路100的驱动过程大致为：

在复位阶段，基准电压子电路107将参考电压信号vref传输至第三节点N3，同时复位子电路102将初始化信号vinit通过发光控制子电路104和补偿子电路103传输至第二节点N2，以对第二节点N2的电压复位。并且，在该阶段，驱动子电路105在第二发光时序信号em2的控制下，断开第一电压信号端Vdd至初始化信号端Vinit的导电路径。

在输入与补偿阶段，数据写入子电路106将数据信号data传输至第三节点N3，同时补偿子电路103打开，使得驱动子电路105产生自饱和状态，驱动子电路105生成补偿信号，并将补偿信号传输至第二节点N2。从而，储能子电路101在第三节点N3和第二节点N2的电压的作用下充电，将数据信号data和补偿信号进行存储。

在发光阶段，复位子电路102将参考电压信号vref传输至第三节点N3，储能子电路101在第三节点N3的电压的作用下,对所述第二节点的电压进行耦合，使第二节点N2的电压发生跳变，驱动子电路105响应于第二发光时序信号em2，且在储能子电路101的放电作用下，生成并输出驱动信号。发光控制子电路104将该驱动信号传输至发光器件108，以驱动发光器件108发光。

在上述像素驱动电路100中，补偿子电路103与耦接于第一节点N1和第二节点N2之间，在复位阶段，复位子电路102对第二节点N2的电压进行复位的过程为，将初始化信号vinit通过发光控制子电路104和补偿子电路103传输至第二节点N2，在输入与补偿阶段，补偿子电路103在扫描时序信号sn的控制下打开，使驱动子电路105产生自饱和状态，从而驱动子电路105生成补偿信号，实现阈值电压的补偿。即上述补偿子电路103被复用为补偿和复位的功能，通过对补偿子电路103分时复用，实现对储能子电路101的复位和阈值电压的补偿，这样，如图3和图4所示，复位子电路102不直接与第二节点N2耦接，因此在发光阶段，第二节点N2与初始化信号端Vinit之间不会形成漏电通道，即本公开所提供的像素驱动电路100仅存在第二节点N2经补偿子电路103至第一节点N1的单一漏电通道。

这样，在发光阶段，补偿子电路103所包括的晶体管处于关态，第二节点N2仅会通过补偿子电路103漏电，且在相关技术中提到，由于第二节点N2与初始化信号端Vinit之间的电位差大于第二节点N2与第一节点N1之间的电位差，第二漏电通道的漏电量(绝对值)要远大于第一漏电通道的漏电量(绝对值)，因此本公开所提供的像素驱动电路100相当于仅包括漏电量较少的第一漏电通道，从而显著减小了第二节点N2的漏电，提高了储能子电路101的电压保持率。在发光阶段，储能子电路101所包括的第一存储器C1的信号保持端的电位能够在较长时间内保持恒定，第二节点N2的电压能够保持更长时间，从而在第二节点N2的电压的控制下，驱动子电路105所形成的驱动信号的稳定性较高，提高了发光器件108的发光亮度的稳定性和持续性，降低了视觉闪烁感，改善了由于多个发光器件108的发光亮度不均导致的显示不均的问题，从而提高了显示效果。

本领域技术人员可知，驱动子电路105至少包括驱动晶体管，驱动晶体管的控制极与储能子电路101耦接，即与第二节点N2耦接，在复位阶段，随着复位子电路102将初始化信号vinit传输至第二节点N2，对第二节点N2的电压进行复位的过程，驱动晶体管的工作状态由前一帧的发光阶段的饱和驱动状态转变为本帧的复位阶段的线性导通状态。这样，请参见图3和图4，在复位子电路102对第二节点N2的电位复位的过程中，复位子电路102和发光控制子电路104均打开，驱动晶体管在第二节点N2的电压的控制下导通，这样在像素驱动电路100中会形成从第一电压信号端Vdd至初始化信号端Vinit之间的导电路径，示例性地，该导电路径为直流通路，会产生较大的直流电流和无效功耗，从而对像素驱动电路100的正常工作产生不良影响。

由于本公开中驱动子电路105与第二发光时序信号端EM2耦接，在对第二节点N2的电压复位的过程中，驱动子电路105响应于在第二发光时序信号端EM2处接收的第二发光时序信号em2，断开第一电压信号端Vdd至所述初始化信号端Vinit的导电路径。这样，在复位阶段，无论驱动晶体管是否导通，在第二发光时序信号em2的控制下，第一电压信号端Vdd至初始化信号端Vinit之间均不会形成直流通路，从而避免了产生较大的直流电流和无效功耗，节省了功耗，提高了像素驱动电路100的可靠性。

并且，数据写入子电路106与第三节点N3、输入控制信号端Dn和数据信号端Data耦接。或者，数据写入子电路106与第三节点N3、第二发光时序信号端EM2、扫描时序信号端Sn和数据信号端Data耦接，数据写入子电路106受控于单独设置的输入控制信号端Dn传输的信号，或者数据写入子电路106同时受控于第二发光时序信号端EM2和扫描时序信号端Sn传输的信号，在输入与补偿阶段，实现数据信号data的写入，不占用复位子电路102对储能子电路101进行复位的时间，复位和数据信号data的写入是分时段进行的，能够保证对储能子电路101的充分复位以及数据信号data的充分写入。

以下对像素驱动电路100所包括的储能子电路101、复位子电路102、补偿子电路103、发光控制子电路104、驱动子电路105、数据写入子电路106和基准电压子电路107所包括的具体结构进行分别介绍。

在一些示例中，如图5、图6、图8和图9所示，储能子电路101包括第一电容器C；第一电容器C的第一端(基准电压端)与第三节点N3耦接，第一电容器C的第二端(信号保持端)与第二节点N2耦接。

复位子电路102包括第一晶体管M1；第一晶体管M1的控制极与扫描时序信号端Sn耦接，第一晶体管M1的第一极与初始化信号端Vinit耦接，第一晶体管M1的第二极与发光控制子电路104耦接。第一晶体管M1被配置为，响应于在扫描时序信号端Sn处接收的扫描时序信号sn，将在初始化信号端Vinit处接收的初始化信号vinit传输至发光控制子电路104。

第一晶体管M1的第二极还与发光器件108耦接，第一晶体管M1还被配置为，响应于在扫描时序信号端Sn处接收的扫描时序信号sn，将在初始化信号端Vinit处接收的初始化信号vinit传输至发光器件108，以对发光器件108复位。

基准电压子电路107包括第八晶体管M8；第八晶体管M8的控制极与第一发光时序信号端EM1耦接，第八晶体管M8的第一极与参考电压信号端Vref耦接，第八晶体管M8的第二极与第三节点N3耦接。第八晶体管M8被配置为，响应于在第一发光时序信号端EM1处接收的第一发光时序信号em1，将在参考电压信号端Vref处接收的参考电压信号vref传输至第三节点N3。

发光控制子电路104包括第二晶体管M2；第二晶体管M2的控制极与第一发光时序信号端EM1耦接，第二晶体管M2的第一极与第一节点N1耦接，第二晶体管M2的第二极与第一晶体管M1的第二极耦接。第二晶体管M2被配置为，在复位阶段，响应于在第一发光时序信号端EM1处接收的第一发光时序信号em1，将来自复位子电路102(复位子电路102中的第一晶体管M1)的初始化信号vinit传输至第一节点N1。

在一些示例中，第二晶体管M2的第二极还与发光器件108耦接，第二晶体管M2还被配置为，在发光阶段，响应于在第一发光时序信号端EM1处接收的第一发光时序信号em1，将来自第一节点N1(或驱动子电路105)的驱动信号传输至发光器件108。

补偿子电路103包括第三晶体管M3；第三晶体管M3的控制极与扫描时序信号端Sn耦接，第三晶体管M3的第一极与第一节点N1耦接，第三晶体管M3的第二极与第二节点N2耦接。第三晶体管M3被配置为，在复位阶段，响应于在扫描时序信号端Sn处接收的扫描时序信号sn，将来自第一节点N1的初始化信号vinit传输至第二节点N2，以对第二节点N2的电压复位。以及，在输入与补偿阶段，在扫描时序信号sn的控制下打开，使驱动子电路105产生自饱和效应，以生成补偿信号。

在一些实施例中，驱动子电路105包括第四晶体管M4和第五晶体管M5，其中第四晶体管M4为驱动晶体管。

在一些示例中，第四晶体管M4的控制极与第二节点N2耦接，第四晶体管M4的第一极与第一电压信号端Vdd耦接，第四晶体管M4的第二极与第五晶体管M5的第一极耦接。第五晶体管M5的控制极与第二发光时序信号端EM2耦接，第五晶体管M5的第二极与第一节点N1耦接。第四晶体管M4被配置为，在第二节点N2的电压的控制下导通，将在第一电压信号端Vdd处接收的第一电压信号vdd传输至第五晶体管M5的第一极，以及，根据第一电压信号vdd产生并输出驱动电流。第五晶体管M5被配置为，在第二发光时序信号em2的控制下导通，将驱动电流传输至第一节点N1。

在另一些示例中，如图6和图9所示，第四晶体管M4的控制极与第二节点N2耦接，第四晶体管M4的第一极与第五晶体管M5的第二极耦接，第四晶体管M4的第二极与第一节点N1耦接。第五晶体管M5的控制极第二发光时序信号端EM2耦接，第五晶体管M5的第一极与第一电压信号端Vdd耦接。第五晶体管M5被配置为，在第二发光时序信号em2的控制下导通，将第一电压信号vdd传输至第四晶体管M4的第一极。第四晶体管M4被配置为，在第二节点N2的电压的控制下导通，根据所接收的第一电压信号vdd产生并输出驱动电流。

在一些示例中，如图5和图6所示，在数据写入子电路106与第三节点N3、输入控制信号端Dn和数据信号端Data耦接的情况下，数据写入子电路106包括第六晶体管M6。第六晶体管M6的控制极与输入控制信号端Dn耦接，第六晶体管M6的第一极与数据信号端Data耦接，第六晶体管M6的第二极与第三节点N3耦接。第六晶体管M6被配置为，响应于在输入控制信号端Dn处接收的输入控制信号dn，将在数据信号端Data处接收的数据信号data传输至第三节点N3。

在另一些示例中，如图8和图9所示，在数据写入子电路106与第三节点N3、第二发光时序信号端EM2、扫描时序信号端Sn和数据信号端Data耦接的情况下，数据写入子电路106包括第六晶体管M6和第七晶体管M7。第六晶体管M6的控制极与第二发光时序信号端EM2耦接，第六晶体管M6的第一极与第七晶体管M7的第二极耦接，第六晶体管M6的第二极与第三节点N3耦接；第七晶体管M7的控制极与扫描时序信号端Sn耦接，第七晶体管M7的第一极与数据信号data耦接。

第七晶体管M7被配置为，响应于在扫描时序信号端Sn处接收的扫描时序信号sn，将在数据信号端Data处接收的数据信号data传输至第六晶体管M6的第一极。第六晶体管M6被配置为，响应于在第二发光时序信号端EM2处接收的第二发光时序信号em2，将所述数据信号data传输至第三节点N3。

需要说明的是，在本公开的实施例中，储能子电路101、复位子电路102、补偿子电路103、发光控制子电路104、驱动子电路105、数据写入子电路106和基准电压子电路107的具体实现方式不局限于上面描述的方式，其可以为任意使用的实现方式，例如为本领域技术人员熟知的常规连接方式，只需保证实现相应功能即可。上述示例并不能限制本公开的保护范围。在实际应用中，技术人员可以根据情况选择使用或不适用上述各电路中的一个或多个，基于前述各电路的各种组合变型均不脱离本公开的原理，对此不再赘述。

在此基础上，下面对本公开的一些实施例所提供的像素驱动电路100的具体电路结构进行整体性的、示例性的介绍。

如图5、图6、图8和图9所示，像素驱动电路100包括储能子电路101、复位子电路102、补偿子电路103、发光控制子电路104、驱动子电路105和数据写入子电路106和基准电压子电路107。

其中，复位子电路102包括第一晶体管M1，发光控制子电路104包括第二晶体管M2，补偿子电路103包括第三晶体管M3，驱动子电路105包括第四晶体管M4和第五晶体管M5。储能子电路101包括第一电容器C，数据写入子电路106包括第六晶体管M6，或者数据写入子电路106包括第六晶体管M6和第七晶体管M7，基准电压子电路107包括第八晶体管M8。

第一电容器C的第一端与第三节点N3耦接，第一电容器C的第二端与第二节点N2耦接。第一电容器C被配置为在第三节点N3和第二节点N2的电压的作用下进行充电，并根据第三节点N3的电压，对第二节点N2的电压进行耦合，以改变第二节点N2的电压，并保持第二节点N2的电压。

第一晶体管M1的控制极与扫描时序信号端Sn耦接，第一晶体管M1的第一极与初始化信号端Vinit耦接，第一晶体管M1的第二极与第二晶体管M2的第二极耦接，且第一晶体管M1的第二极还与发光器件108耦接。第一晶体管M1被配置为，响应于在扫描时序信号端Sn处接收的扫描时序信号sn，将在初始化信号端Vinit处接收的初始化信号vinit传输至第二晶体管M2，且将初始化信号vinit传输至发光器件108，以对发光器件108复位。

第二晶体管M2的控制极与第一发光时序信号端EM1耦接，第二晶体管M2的第一极与第一节点N1耦接，第二晶体管M2的第二极与第一晶体管M1的第二极和发光器件108耦接。第二晶体管M2被配置为，在复位阶段，响应于在第一发光时序信号端EM1处接收的第一发光时序信号em1，将来自第一晶体管M1的初始化信号vinit传输至第一节点N1。以及，在发光阶段，响应于在第一发光时序信号端EM1处接收的第一发光时序信号em1，将来自第一节点N1的驱动信号传输至发光器件108。

示例性地，发光器件108为发光二极管，第一晶体管M1的第二极与发光二极管的阳极耦接，第三晶体管M3的第二极与发光二极管的阳极耦接，发光二极管的阴极与第二电压信号端耦接。

第三晶体管M3的控制极与扫描时序信号端Sn耦接，第三晶体管M3的第一极与第一节点N1耦接，第三晶体管M3的第二极与第二节点N2耦接。第三晶体管M3被配置为，在复位阶段，响应于在扫描时序信号端Sn处接收的扫描时序信号sn，将来自第一节点N1的初始化信号vinit传输至第二节点N2，以对第二节点N2的电压复位。以及，在输入与补偿阶段，在扫描时序信号sn的控制下打开，使驱动子电路105产生自饱和效应，以生成补偿信号。

在一些示例中，如图5和图8所示，第四晶体管M4的控制极与第二节点N2耦接，第四晶体管M4的第一极与第一电压信号端Vdd耦接，第四晶体管M4的第二极与第五晶体管M5的第一极耦接。第五晶体管M5的控制极与第二发光时序信号端EM2耦接，第五晶体管M5的第二极与第一节点N1耦接。

第四晶体管M4被配置为，在第二节点N2的电压的控制下导通，将在第一电压信号端Vdd处接收的第一电压信号vdd传输至第五晶体管M5的第一极，以及，根据第一电压信号vdd产生并输出驱动电流。第五晶体管M5被配置为，在第二发光时序信号em2的控制下导通，将驱动电流传输至第一节点N1。

在另一些示例中，如图6和图9所示，第四晶体管M4的控制极与第二节点N2耦接，第四晶体管M4的第一极与第五晶体管M5的第二极耦接，第四晶体管M4的第二极与第一节点N1耦接；第五晶体管M5的控制极第二发光时序信号端EM2耦接，第五晶体管M5的第一极与第一电压信号端Vdd耦接。

第五晶体管M5被配置为，在第二发光时序信号em2的控制下导通，将第一电压信号vdd传输至第四晶体管M4的第一极。第四晶体管M4被配置为，在第二节点N2的电压的控制下导通，根据所接收的第一电压信号vdd产生并输出驱动电流。

如图5和图6所示，在数据写入子电路106包括第六晶体管M6的情况下，第六晶体管M6的控制极与输入控制信号端Dn耦接，第六晶体管M6的第一极与数据信号端Data耦接，第六晶体管M6的第二极与第三节点N3耦接。第六晶体管M6被配置为，响应于在输入控制信号端Dn处接收的输入控制信号dn，将在数据信号端Data处接收的数据信号data传输至第三节点N3。

如图8和图9所示，在数据写入子电路106包括第六晶体管M6和第七晶体管M7的情况下，第六晶体管M6的控制极与第二发光时序信号端EM2耦接，第六晶体管M6的第一极与第八晶体管M8的第二极耦接，第六晶体管M6的第二极与第三节点N3耦接。第七晶体管M7的控制极与扫描时序信号端Sn耦接，第七晶体管M7的第一极与数据信号data耦接。

第七晶体管M7被配置为，响应于在扫描时序信号端Sn处接收的扫描时序信号sn，将在数据信号端Data处接收的数据信号data传输至第六晶体管M6的第一极。第六晶体管M6被配置为，响应于在第二发光时序信号端EM2处接收的第二发光时序信号em2，将所述数据信号data传输至第三节点N3。

第八晶体管M8的控制极与第一发光时序信号端EM1耦接，第八晶体管M8的第一极与参考电压信号端Vref耦接，第八晶体管M8的第二极与第三节点N3耦接。第八晶体管M8被配置为，响应于在第一发光时序信号端EM1处接收的第一发光时序信号em1，将在参考电压信号端Vref处接收的参考电压信号vref传输至第三节点N3。

本公开的实施例提供的像素驱动电路100中所采用的晶体管可以为薄膜晶体管、场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。

在一些实施例中，上述像素驱动电路100中所采用的各晶体管的控制极为晶体管的栅极，第一极为晶体管的源极和漏极中一者，第二极为晶体管的源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。示例性的，在晶体管为P型晶体管的情况下，晶体管的第一极为源极，第二极为漏极；示例性的，在晶体管为N型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。

另外，在本公开的实施例提供的像素驱动电路100中，晶体管均以P型晶体管为例进行说明，在以下提供的像素驱动方法中，同样是以P型晶体管为例进行说明。需要说明的是，本公开的实施例包括但不限于此。例如，本公开的实施例提供的电路中的一个或多个晶体管也可以采用N型晶体管，只需将选定类型的晶体管的各极参照本公开的实施例中的相应晶体管的各极相应连接，并且使相应的电压端提供对应的高电压或低电压即可。

在本公开的实施例提供的电路中，第一节点N1、第二节点N2、第三节点N3并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点，也就是说，这些节点是由电路图中相关电连接的汇合点等效而成的节点。

本公开的一些实施例还提供了一种像素驱动方法，该像素驱动方法应用于如本公开所提供的像素驱动电路100。以图5为例，在像素驱动电路100包括储能子电路101、复位子电路102、补偿子电路103、发光控制子电路104、驱动子电路105、数据写入子电路106和基准电压子电路107，且复位子电路102与发光控制子电路104、扫描时序信号端Sn、初始化信号端Vinit耦接；储能子电路101与第二节点N2和第三节点N3耦接；数据写入子电路106与第三节点N3、输入控制信号端Dn和数据信号端Data耦接；基准电压子电路107与第三节点N3、第一发光时序信号端EM1和参考电压信号端Vref耦接，复位子电路102和发光控制子电路104还与发光器件108耦接的情况下，如图7和图10所示，像素驱动方法包括：一个帧周期包括复位阶段P1、输入与补偿阶段P2和发光阶段P3。

在复位阶段P1：

基准电压子电路107响应于在第一发光时序信号端EM1处接收的第一发光时序信号em1，将在参考电压信号端Vref处接收的参考电压信号vref传输至第三节点N3。

复位子电路102响应于在扫描时序信号端Sn处接收的扫描时序信号sn，将在初始化信号端Vinit处接收的初始化信号vinit传输至发光控制子电路104和发光器件108，以对发光器件108复位。

发光控制子电路104响应于在第一发光时序信号端EM1处接收的第一发光时序信号em1，将初始化信号vinit传输至第一节点N1。

补偿子电路103在扫描时序信号sn的控制下，将来自第一节点N1的初始化信号vinit传输至第二节点N2，以对第二节点N2的电压复位。

驱动子电路105响应于在第二发光时序信号端EM2处接收的第二发光时序信号em2，断开第一电压信号端Vdd至初始化信号端Vinit的导电路径。

示例性地，如图4、图5、图8和图9所示，在复位子电路102包括第一晶体管M1，发光控制子电路104包括第二晶体管M2，补偿子电路103包括第三晶体管M3，驱动子电路105包括第四晶体管M4和第五晶体管M5，储能子电路101包括第一电容器C，数据写入子电路106包括第六晶体管M6，或者数据写入子电路106包括第六晶体管M6和第七晶体管M7，基准电压子电路107包括第八晶体管M8，发光器件108包括发光二极管的情况下，复位阶段P1包括：

第八晶体管M8在第一发光时序信号em1的控制下导通，将参考电压信号vref传输至第三节点N3，第三节点N3的电压为参考电压信号vref的电压V

在第二节点N2的电压的控制下，第四晶体管M4处于线性导通状态，第五晶体管M5在第二发光时序信号em2的控制下截止，从而能够断开第一电压信号端Vdd至初始化信号端Vinit的导电路径，避免了无效功耗。

如图8和图9所示，对于数据写入子电路106包括第六晶体管M6和第七晶体管M7的情况，第七晶体管M7在扫描时序信号sn的控制下导通，而第六晶体管M6在第二发光时序信号em2的控制下截止，因此，数据信号data无法传输至第三节点N3，从而数据信号data的写入不会占用复位时间，能够保证对第三节点N3的充分复位。

在输入与补偿阶段P2：

复位子电路102响应于在扫描时序信号端Sn处接收的扫描时序信号sn，将在初始化信号端Vinit处接收的初始化信号vinit传输至发光器件108，以对发光器件108进行持续复位。

如图3所示，数据写入子电路106响应于在输入控制信号端Dn处接收的输入控制信号dn，将在数据信号端Data处接收的数据信号data传输至第三节点N3。

如图4所示，在输入控制信号端为第二发光时序信号端EM2，数据写入子电路106还与扫描时序信号端Sn耦接的情况下，数据写入子电路106响应于在第二发光时序信号端EM2处接收的第二发光时序信号em2和在扫描时序信号端Sn处接收的扫描时序信号sn，将在数据信号端Data处接收的数据信号data传输至第三节点N3。

补偿子电路103在扫描时序信号sn的控制下，使驱动子电路105产生自饱和状态。

驱动子电路105响应于第二发光时序信号em2，在补偿子电路103的作用下产生自饱和状态，以根据在第一电压信号端Vdd处接收的第一电压信号vdd，生成补偿信号，并将补偿信号传输至第二节点N2。

储能子电路101在第二节点N2和第三节点N3的电压的作用下进行充电。

示例性地，如图4、图5、图8和图9所示，在复位子电路102包括第一晶体管M1，发光控制子电路104包括第二晶体管M2，补偿子电路103包括第三晶体管M3，驱动子电路105包括第四晶体管M4和第五晶体管M5，储能子电路101包括第一电容器C，数据写入子电路106包括第六晶体管M6，或者数据写入子电路106包括第六晶体管M6和第七晶体管M7，基准电压子电路107包括第八晶体管M8，且发光器件108为发光二极管的情况下，输入与补偿阶段P2包括：

如图5和图6所示，对于数据写入子电路106包括第六晶体管M6的情况，第六晶体管M6在输入控制信号dn的控制下导通，将数据信号data传输至第三节点N3。

如图8和图9所示，对于数据写入子电路106包括第六晶体管M6和第七晶体管M7的情况，第七晶体管M7在扫描时序信号sn的控制下导通，将数据信号data传输至第六晶体管M6的第一极，同时第六晶体管M6在第二发光时序信号em2的控制下导通，将数据信号data传输至第三节点N3。此时，第三节点N3的电压为数据信号data的电压V

如图5和图8所示，第四晶体管M4在第二节点N2的电压的控制下导通，第五晶体管M5在第二发光时序信号em2的控制下导通，第三晶体管M3在扫描时序信号sn的控制下导通。从而，第三晶体管M3和第五晶体管M5使得第四晶体管M4的控制极和其第二极接通，第四晶体管M4处于自饱和状态，则第四晶体管M4的控制极的电位为其第一极的电压与其阈值电压V

如图6和图9所示，第四晶体管M4在第二节点N2的电压的控制下导通，第五晶体管M5在第二发光时序信号em2的控制下导通，第三晶体管M3在扫描时序信号sn的控制下导通。从而，第三晶体管M3使得第四晶体管M4的控制极和其第二极接通，第四晶体管M4处于自饱和状态，则第四晶体管M4的控制极的电位为其第一极的电压与其阈值电压V

第一晶体管M1在扫描时序信号sn的控制下导通，将初始化信号vinit传输至发光二极管的阳极，以对发光二极管的阳极复位。

第二晶体管M2和第八晶体管M8在输入与补偿阶段均截止。

在发光阶段P3：

复位子电路102响应于在第一发光时序信号端EM1处接收的第一发光时序信号em1，将在参考电压信号端Vref处接收的参考电压信号vref传输至第三节点N3。

储能子电路101在第三节点N3的电压的作用下，对第二节点N2的电位进行耦合，使第二节点N2的电压发生变化，并保持第二节点N2的电压。

驱动子电路105响应于第二发光时序信号em2，且在储能子电路101的耦合作用下，根据第一电压信号生成驱动信号，并将驱动信号传输至发光控制子电路104。

发光控制子电路104响应于第一发光时序信号em1，将来自驱动子电路105的驱动信号传输至发光器件108，以驱动发光器件108发光。

示例性地，示例性地，如图4、图5、图8和图9所示，在复位子电路102包括第一晶体管M1，发光控制子电路104包括第二晶体管M2，补偿子电路103包括第三晶体管M3，驱动子电路105包括第四晶体管M4和第五晶体管M5，储能子电路101包括第一电容器C，数据写入子电路106包括第六晶体管M6，或者数据写入子电路106包括第六晶体管M6和第七晶体管M7，基准电压子电路107包括第八晶体管M8，且发光器件108为发光二极管的情况下，发光阶段P3包括：

第八晶体管M8在第一发光时序信号em1的控制下导通，将参考电压信号vref传输至第三节点N3，第三节点N3的电压变为参考电压的电压V

根据电容的电荷保持定律，由于第三节点N3的电压由数据信号data的电压V

第四晶体管M4在第二节点N2的电压的控制下导通，第五晶体管M5在第二发光时序信号em2的控制下导通，第四晶体管M4根据第一电压信号vdd生成驱动信号，并将驱动信号输出。

第二晶体管M2在第一发光时序信号em1的控制下导通，将所接收的驱动信号传输至发光二极管，从而发光二极管发光。

示例性的，该驱动信号为驱动电流，根据驱动电流的计算公式，

其中，其中I

可见，第四晶体管M4所产生的驱动电流的大小仅与参考电压信号vref和数据信号data有关，与第四晶体管M4的阈值电压无关，因此第四晶体管M4所产生的驱动电流的大小不受其阈值电压的影响，避免了因制备工艺引起的各像素驱动电路100中第四晶体管M4的阈值电压的不同，而造成驱动电流的大小不同，进而影响显示效果的问题，从而提高了各发光器件108的发光亮度的均一性。

在发光阶段P3，第一晶体管M1、第三晶体管M3和第六晶体管M6(或者是第六晶体管M6和第七晶体管M7)均截止。

由于本公开所提供的像素驱动电路100中，在发光阶段P3，仅存在第二节点N2经第三晶体管M3至第一节点N1的单一漏电通道，能够显著降低第二节点N2的漏电，提高第二电容器的电压保持率，因此，在发光阶段，在第二节点N2的电压的控制下，第四晶体管M4能够产生比较稳定的驱动电流，不会出现由于第二节点N2的电压变动过大造成驱动电流变化过大的问题，从而能够提高发光器件108的发光亮度的稳定性。

本公开的一些实施例还提供了一种显示面板01，如前所述，该显示面板01包括：多个亚像素10，多条扫描时序信号线GL、多条发光时序信号线EL和多条数据信号线DL。一个亚像素(sub pixel)10中设置有如本公开提供的像素驱动电路100。

示例性地，如图11所示，多个亚像素10排列成N行M列。扫描时序信号线GL包括N条，分别为GL(1)～GL(N)，发光时序信号线EL包括N条，分别为EL(1)～EL(N)，数据信号线DL包括M条，分别为D(1)～D(M)。其中，N和M均为正整数。

其中，第n行亚像素10所包括的各像素驱动电路100的扫描时序信号端Sn与第n条扫描时序信号线GL(n)耦接。示例性的，第一行亚像素10所包括的各像素驱动电路100的扫描时序信号端Sn与第1条扫描时序信号线GL(1)耦接，第N行亚像素10所包括的各像素驱动电路100的扫描时序信号端Sn与第N条扫描时序信号线GL(N)耦接。1≤n≤N。

第n行亚像素10所包括的各像素驱动电路100的第一发光时序信号端EM1与第n条发光时序信号线EL(n)耦接，除第一行亚像素外，第n行亚像素10所包括的各像素驱动电路100的第二发光时序信号端EM2与第n-1条发光时序信号线EL(n-1)耦接。示例性的，第2行亚像素10所包括的各像素驱动电路100的第一发光时序信号端EM1与第2条发光时序信号线EL(2)耦接，第二发光时序信号端EM2与第1条发光时序信号线EL(1)耦接。1≤n≤N。

在一些实施例中，显示面板01还包括设置在第一行亚像素之前和最后一行亚像素(第N行亚像素)之后的至少一行哑单元(dummy cell)，该至少一行哑单元具有与上述亚像素相同的结构，但在显示面板进行显示时，没有相应的功能。由于工艺问题以及电路寄生参数的原因，实际用于显示的N行亚像素中，边缘亚像素(第一行亚像素和第N行亚像素)中的像素驱动电路100与内部的亚像素中的像素驱动电路100的电学特性存在差异，通过设置至少一行哑单元，使得该至少一行哑单元作为边缘行，能够避免实际用于显示的N行亚像素中边缘亚像素和内部亚像素之间存在差异，保证了正常显示。

由此，对应至少一行哑单元，除N条扫描时序信号线GL(1)～GL(N)和N条发光时序信号线EL(1)～EL(N)之外，显示面板01还包括对应的dummy line，例如显示面板01还包括哑扫描时序信号线GL(dummy)和哑发光时序信号线EL(dummy)。示例性地，如图11所示，显示面板还包括设置于第1条发光时序信号线EL(1)之前的哑发光时序信号线EL(dummy)，例如称为第0条发光时序信号线EL(0)。

这样，第一行亚像素10所包括的各像素驱动电路100的第一发光时序信号端EM1与第1条发光时序信号线E(1)耦接，第二发光时序信号端EM2与第0条发光时序信号线EL(0)耦接。第0条发光时序信号线EL(0)被配置为向，第一行亚像素10所包括的各像素驱动电路100的第二发光时序信号端EM2传输第二发光时序信号em2。

如图11所示，示例性地，第m列亚像素10所包括的各像素驱动电路100的数据信号端Data与第m条数据信号线耦接。示例性地，第1列亚像素10所包括的各像素驱动电路100的数据信号端Data与第1条数据信号线DL(1)耦接，第M列亚像素10所包括的各像素驱动电路100的数据信号端Data与第M条数据信号线DL(M)耦接。

这样，扫描时序信号线GL为扫描时序信号端Sn提供扫描时序信号sn，发光时序信号线EL为第一发光时序信号端EM1和第二发光时序信号端EM2提供第一发光时序信号em1或者第二发光时序信号em2，数据信号线DL为数据信号端Data提供数据信号data。

需要说明的是，以上所述的显示面板01所包括的多条信号线的排布，以及图11示出的显示面板01的布线图仅是一种示例，并不构成对显示面板01的结构的限制。

另外，显示面板01还包括多条复位信号线、多条初始化信号线、多条第一电压信号线等信号线，本公开对布线方式不做限定。

在一些实施例中，如图11所示，显示面板01还包括设置于周边区BB的栅极驱动电路20、发光驱动电路30和源极驱动电路40，在一些实施例中，栅极驱动电路20和发光驱动电路30可以设置在沿扫描时序信号线GL的延伸方向上的侧边，数据驱动电路40可以设置在沿数据信号线DL的延伸方向上的侧边，以驱动显示面板中的像素驱动电路100进行显示。

在一些实施例中，上述栅极驱动电路20可以为栅极驱动IC(integrated circuit，集成电路)，发光驱动电路30可以为发光驱动IC，源极驱动电路40可以为源极驱动IC。

在另一些实施例中，上述栅极驱动电路20可以为GOA(Gate Driver on Array)电路，发光驱动电路30可以为EOA(Emitter on Array)电路，也即上述栅极驱动电路20和发光驱动电路30直接集成在显示面板01的阵列基板中。这样，一方面，可以降低显示面板的制作成本；另一方面，还可以窄化显示装置的边框宽度。以下均是以栅极驱动电路20为GOA电路，发光驱动电路30可以为EOA电路为例进行说明。

需要说明的是的，在一些示例中，显示面板01在周边区BB的单侧设置栅极驱动电路20和发光驱动电路30，从单侧逐行依次驱动各扫描时序信号线GL和各发光时序信号线EL，即单侧驱动。

在另一些示例中，如图11所示，显示面板01可以在周边区BB中沿水平方向X上的两个侧边分别设置栅极驱动电路20，通过两个栅极驱动电路20同时从两侧逐行依次驱动各扫描时序信号线GL，以及在沿水平方向X上的两个侧边分别设置发光驱动电路30，通过两个发光驱动电路30同时从两侧逐行依次驱动各发光时序信号线GL，即双侧驱动。

栅极驱动电路20被配置为提供扫描时序信号sn，示例性地，栅极驱动电路20包括N级级联的移位寄存器(RS1、RS2……RS(N))，N级级联的移位寄存器(RS1、RS2……RS(N))分别对应耦接N条扫描时序信号线GL(1)～GL(N)，用以向扫描时序信号线输出对应的扫描时序信号sn。

发光驱动电路30被配置为提供发光时序信号，示例性的，发光驱动电路30包括N级级联的移位寄存器(RS1’、RS2’……RS(N)’)，N级级联的移位寄存器(RS1’、RS2’……RS(N)’)分别对应耦接N条发光时序信号线EL(1)～EL(N)。在显示面板还包括第0条发光时序信号线EL(0)的情况下，发光驱动电路30还包括哑移位寄存器RS(Dummy)，该哑移位寄存器RS(Dummy)与第一级移位寄存器RS1’耦接，并与第0条发光时序信号线EL(0)耦接。即发光驱动电路30包括N+1级级联的移位寄存器，用以向发光时序信号线EL输出对应的发光时序信号。

由于本公开所提供的像素驱动电路100能够提高储能子电路的电压保持率，从而提高发光器件的发光亮度的稳定性，且保证各发光器件的发光亮度的均一性，因此，显示面板01的显示效果较好，具有闪烁感较低和显示亮度均一的效果。

本公开的一些实施例还提供了一种显示装置02，如图12所示，该显示装置包括上述显示面板01。

在一些示例中，显示装置还包括框架、电路板、显示驱动IC(Integrated Circuit，集成电路)以及其他电子配件等，显示面板01设置于框架内。

本公开实施例所提供的显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。

本公开所提供的显示装置具有与显示面板相同的有益效果，此处不再赘述。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。