包含防篡改集成电路的设备和相关方法

本申请要求于2019年8月21日提交的题为“防篡改集成电路和相关方法(Tamper-Resistant Integrated Circuits,and Related Methods)”的美国专利申请序列号16/547,289的提交日期的权益。

技术领域

本文公开的实施例涉及包含一或多个防篡改特征的设备和集成电路，并且涉及相关方法。更具体地，本公开的实施例涉及包括集成电路的设备(例如，微电子装置)和相关方法，所述集成电路包含一或多个防篡改特征，所述一或多个防篡改特征被调配和配置成响应于暴露于氧气、电磁辐射或两者而表现出至少一种电特性的变化。

背景技术

微电子装置可以包含设计成执行各种功能和过程的集成电路。包含处理器、逻辑电路、易失性存储器、非易失性存储器和其它组件的集成电路包含集成电路的存储器中的有用信息，如机密信息、隐私信息或个人信息。另外，集成电路能够执行高级处理和数据保留。如此，集成电路可以包含信号处理器、列解码器、读出放大器、寻址组件(例如，列寻址器、行寻址器)、多路复用器、字线驱动器、解码器(例如，列解码器)、全局时钟和定时信号、自刷新和耗损均衡装置以及其它组件、逻辑和电路系统。集成电路和相关联的微电子装置的各种功能的执行取决于上述信号处理器、解码器、读出放大器、寻址组件、多路复用器、字线驱动器、全局时钟和定时信号、自刷新和耗损均衡装置以及其它组件的具体性能。

由集成电路保存的数据通常包含与集成电路的操作有关的数据，包含信号路径和互连件、定时、逻辑合成和门级网表获取以及与集成电路的逻辑和操作有关的其它数据。例如，系统的固件(编程到只读存储器中的永久软件)包含关于系统的操作和定时的信息并且通常嵌入在非易失性存储器中。

发明内容

在一些实施例中，一种设备包括：集成电路内的材料，所述材料耦接到所述集成电路的供电电压并且被配置成响应于暴露于氧气、电磁辐射或两者而表现出至少一种电特性的变化，以及所述集成电路内的传感器，所述传感器被配置成标识所述材料的所述至少一种电特性的所述变化并且响应于所述材料的所述至少一种电特性的所述变化而生成输出信号。

在其它实施例中，一种设备包括电阻器，所述电阻器位于集成电路内并且耦接于第一节点与第二节点之间，所述第一节点被耦接以接收供电电压，所述电阻器包括材料，所述材料被调配和配置成响应于暴露于氧气、暴露于电磁辐射或两者而表现出至少一种电特性的变化。所述设备进一步包括第三节点和传感器，所述传感器位于所述集成电路内并且被配置成比较所述第三节点处的参考电压与所述第二节点处的输入电压。

在又其它实施例中，一种方法包括在耦接到电阻器的第一端的第一节点处施加供电电压，以在耦接到所述电阻器的第二端的第二节点处生成输入电压，所述电阻器包括材料，所述材料被调配和配置成响应于暴露于氧气、电磁辐射或两者而表现出电阻变化。所述方法进一步包括：利用传感器至少部分地基于所述输入电压与所述电阻器处的参考电压之间的相对变化来标识所述材料的至少一种电特性的变化，以及利用所述传感器响应于所标识的所述至少一种电特性的变化而生成输出信号。

附图说明

图1A是根据本公开的实施例的包含防篡改特征的集成电路的简化框图；

图1B是根据本公开的实施例的防篡改特征的简化横截面视图；

图1C是根据本公开的实施例的另一个防篡改特征的简化横截面视图；

图1D是根据本公开的另外的实施例的另一个防篡改特征的简化横截面视图；

图2A是根据本公开的实施例的用于通过确定防篡改材料的至少一种电特性的变化来确定集成电路的状态的传感器的简化电路图；

图2B是展示了根据本公开的实施例的传感器的作为时间的函数的输入电压V

图3A是根据本公开的实施例的用于确定集成电路的状态的系统的简化电路图；

图3B是根据本公开的实施例的处于启用状态的图3A的系统的简化电路图；以及

图3C是根据本公开的实施例的处于禁用状态的图3A的系统简化电路图。

具体实施方式

本文所包含的图示并不旨在作为任何特定系统、微电子结构、微电子装置或其集成电路的实际视图，而仅仅是用于描述本文的实施例的理想化表示。附图之间共同的元件和特征可以保留相同的数字标识，以下情况除外：为了便于进行以下描述，附图标记从引入或最充分描述元件的附图的编号开始。

以下描述提供了具体细节，如材料类型、材料厚度和加工条件，以便提供对本文所描述的实施例的全面描述。然而，本领域的普通技术人员应理解，可以在不采用这些具体细节的情况下实践本文公开的实施例。事实上，所述实施例可以结合半导体行业中采用的常规制造技术来实践。另外，本文提供的描述不形成对防篡改特征、包含防篡改特征的集成电路或微电子装置的完整描述，或不形成对用于制造防篡改特征、相关联的集成电路或微电子装置的工艺流程的完整描述。下述结构不形成包含防篡改特征的完整的微电子装置或集成电路。下文仅详细描述了理解本文描述的实施例所必需的那些工艺动作和结构。可以通过常规技术来执行用于形成完整的防篡改特征或包含防篡改特征的集成电路的另外的动作。

本文所描述的材料可以通过常规技术形成，所述常规技术包含但不限于旋涂、毯式涂覆、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强ALD、物理气相沉积(PVD)、等离子体增强化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)。可替代地，材料可以原位生长。根据要形成的具体材料，本领域的普通技术人员可以选择用于沉积或生长材料的技术。除非上下文另有指示，否则可以通过任何合适的技术来完成材料的去除，所述技术包含但不限于蚀刻、研磨平坦化(例如，化学-机械平坦化)或其它已知方法。

本文所使用的术语“纵向”、“竖直”、“侧向”和“水平”以衬底(例如，基底材料、基底结构、基底构造等)的一或多个结构和/或特征形成于其中或其上的主平面为参考并且不一定受地球引力场限定。“侧向”或“水平”方向是基本上平行于衬底的主平面的方向，而“纵向”或“竖直”方向是基本上垂直于衬底的主平面的方向。衬底的主平面由相比于衬底的其它表面具有相对更大的面积的衬底表面限定。

本文所使用的关于给定参数、性质或条件的术语“基本上”意指并且包含到本领域的普通技术人员将理解给定参数、性质或条件在存在一定程度的差异(如可接受的公差内的差异)的情况下被满足的程度。举例来说，根据基本上满足的特定参数、性质或条件，所述参数、性质或条件可以至少90.0％满足、至少95.0％满足、至少99.0％满足、至少99.9％满足或甚至100.0％满足。

本文所使用的关于特定参数的数值的“约”或“大约”包含所述数值以及本领域的普通技术人员将理解为处于特定参数的可接受公差内的相对于所述数值的一定程度的差异。例如，关于数值的“约”或“大约”可以包含另外的数值，所述另外的数值处于所述数值的90.0％到110.0％的范围内，如处于所述数值的95.0％到105.0％的范围内、处于所述数值的97.5％到102.5％的范围内、处于所述数值的99.0％到101.0％的范围内、处于所述数值的99.5％到100.5％的范围内或处于所述数值的99.9％到100.1％的范围内。

本文所使用的如“之下”、“下方”、“下部”、“底部”、“上方”、“上部”、“顶部”、“前面”“后面”、“左侧”、“右侧”等空间相对术语可以为了便于描述而用于描述如图中所展示的一个元件或特征与另一或多个元件或特征的关系。除非另有指定，否则除了图中所描绘的朝向之外，空间相对术语还旨在涵盖材料的不同朝向。例如，如果将图中的材料倒置，则被描述为位于其它元件或特征“下方”或“之下”或“下面”或“底部”的元件将朝向在所述其它元件或特征“上方”或“顶部”。因此，术语“下方”可以涵盖上方朝向和下方朝向两者，这取决于所述术语被使用的上下文，这对于本领域的普通技术人员来说是显而易见的。可以以其它方式(例如，旋转90度、倒置、翻转等)朝向材料并且可以相应地解释本文所使用的空间相对描述语。

如本文所使用的，“电特性”意指并且包含电阻、电阻率、电压、电流、电容、电导率、介电常数、介电强度或另一种特性中的一或多个。

本文所使用的术语“电阻(resistance)”和“电阻(electrical resistance)”可互换使用。

集成电路通常包含有价值的信息。例如，集成电路可以包含个人信息或机密信息。另外，集成电路包含用于执行各种操作的电路系统和算法。由于集成电路内(例如，其存储器内)含有的有价值的信息，许多人已尝试对集成电路进行逆向工程以获得其中含有的数据。

逆向工程可以包含获得集成电路的横截面以确定构成集成电路的各种材料和组件的方法。此类方法可以包含例如解包封集成电路裸片(去除灌封材料或包封材料以从封装材料中取出集成电路)、使集成电路去分层以及对集成电路的不同部分进行成像。逆向工程的其它实例包含例如X射线断层扫描，其可以无损地提供集成电路的逐层图像并且通常用于分析内部通孔、迹线、引线接合、电容器、触点和电阻器。通常，对构成集成电路的架构和材料组成进行逆向工程的此类方法不需要为集成电路上电或监测集成电路和其组件的功能和操作。

逆向工程的其它形式包含确定关于集成电路内的电路的电路系统和运作的信息。但是，此类方法需要逆向工程人员向集成电路供电，使得集成电路能够操作并执行其预期功能。例如，可以通过如探测(也称为“微型探测(picoprobing)”)等技术来获得有关集成电路的电路系统和运作的信息，其中利用探针监测集成电路的功能分析以监测片上信号。在此类情况下，可以开发测试用例并且可以创建激励，以用于在监测片上信号的同时以系统的功能模式操作所述系统。可以使用信号发生器、逻辑分析仪和示波器驱动系统并且收集结果，在这之后分析信号和系统。通过读出并分析集成电路的存储器的内容，逆向工程可以更深入地了解正在进行逆向工程的系统的操作。因此，逆向工程包含可以从此类集成电路和电子系统提取数据的方法。如上所述，逆向工程的此类方法通常需要逆向工程人员向集成电路供电，使得集成电路可以执行一或多个操作。

已经使用防篡改材料和传感器抵制集成电路和其相关联的系统的盗窃和逆向工程。例如，已经使用包含陶瓷或钢的硬质屏障分隔集成电路的顶层，使得可以通过破坏保护装置来阻止篡改或逆向工程的尝试。为了阻止微型探测尝试，还涂覆了单裸片涂层。然而，随着潜在地通过逆向工程获得的信息的价值以及半导体装置、集成电路和微电子装置的复杂性持续增加，逆向工程技术也在持续改进。

根据本文所描述的实施例，一种集成电路包括一或多个防篡改特征，所述一或多个防篡改特征被配置成减少或阻止集成电路的组件、逻辑和电路系统的逆向工程。防篡改特征被调配和/或配置成响应于暴露于氧气(例如，空气)、电磁辐射(例如，可见光谱内的电磁辐射)或两者而表现出至少一种电特性的变化。在一些实施例中，防篡改特征包含处于未氧化状态(例如，防篡改材料未完全氧化(例如，部分氧化或未氧化)的状态)的一或多种防篡改材料，如包括低于化学计量的氧的材料；被调配和/或配置成响应于暴露于电磁辐射而表现出至少一种电特性的变化的光敏材料；或两者。通过非限制性实例的方式，防篡改材料可以包含但不限于钛。当暴露于氧气、电磁辐射或两者时，防篡改材料可以氧化和/或经历化学变化(例如，反应)，从而改变防篡改材料的至少一种电特性。通过非限制性实例的方式，防篡改材料的电阻可以响应于氧化或暴露于电磁辐射而变化。

防篡改材料可以包括集成电路的系统或电路的一部分，所述一部分被配置成检测集成电路在氧气和/或电磁辐射中的不期望暴露，如在集成电路的逆向工程尝试期间会遭遇的暴露。例如，在逆向工程尝试期间，集成电路的裸片和电路可能暴露于电磁辐射、氧气或两者。例如当集成电路去分层并且经历如微型探测技术等测试时，集成电路的不同组件可能暴露于氧气和电磁辐射。响应于暴露于氧气、电磁辐射或两者，防篡改材料可能会表现出一或多种电特性，如电阻变化。防篡改材料耦接到的系统或电路可以包含传感器，所述传感器被配置成检测(例如，测量)所述至少一种电特性并且确定所述至少一种电特性的变化。响应于确定所述至少一种电特性已经改变，传感器可以被配置成输出信号，所述信号可以包括或引起警报/通知信号、数据损坏信号或自损信号中的一或多个。因此，包含防篡改材料的系统可以通过确定防篡改材料何时暴露于氧气、电磁辐射或两者中并且通过阻止逆向工程人员访问存储于集成电路系统内的数据和过程来阻碍或阻止逆向工程。系统和防篡改特征可以促进保护与集成电路的运作和电路系统有关的数据。例如，系统和防篡改特征可以如通过以下方式阻止逆向工程人员读出和分析集成电路的存储器的内容：响应于所述至少一种电特性的变化而使集成电路无法上电。

图1A是根据本公开的实施例的微电子装置的集成电路150的简化框图。集成电路150可以包括例如半导体裸片、存储器装置(例如，包含只读存储器、随机存取存储器或两者)、专用集成电路(ASIC)(例如，传感器)、逻辑电路、微处理器、微控制器、片上系统(SoC)、另一个组件或其组合。采用片上系统的形式的集成电路150的一个实例可以包含中央处理单元(CPU)152、只读存储器(ROM)154、随机存取存储器(RAM)156、输入/输出装置158(如用于将集成电路150耦接到一或多个外围装置)以及上电块160。取决于集成电路150的预期用途和功能，集成电路150可以包含另外的组件。

中央处理单元152可以包含电子电路系统，所述电子电路系统用于通过执行各种逻辑功能、输入/输出操作和其它功能来执行集成电路150的指令(例如，可以硬连线到中央处理单元152的电路系统中的指令集)。中央处理单元152可以与只读存储器154、随机存取存储器156并且然后与输入/输出装置158可操作连通。只读存储器154可以包含例如可编程只读存储器(PROM)、电可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪存或另一种形式的只读存储器。随机存取存储器156可以包含例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、闪存、导电桥随机存取存储器(CBRAM)、铁电随机存取存储器(FRAM，也称为FeRAM)或其它类型的适于存储信息的存储器。

上电块160可以包含在将电源施加到集成电路150之后初始化的电路。上电块160可以包含例如上电复位(POR)电路。上电块160可以响应于上电信号的接收而促进集成电路150的模拟和数字块或电路的初始化。一旦将阈值电压施加到上电块160，集成电路150就被初始化并且可以执行一或多个操作。上电块可以与中央处理单元152可操作连通。

集成电路150可以进一步包含至少一个防篡改特征162。在一些实施例中，防篡改特征162可以定位于上电块160内。防篡改特征162可以被调配和配置成当另一个正在尝试或已经尝试对集成电路150进行逆向工程时做出响应。在一些实施例中，防篡改特征162耦接到集成电路150的供电电压(V

在一些实施例中，防篡改特征162可以物理上位于上电块160的电路系统上。在一些此类实施例中，防篡改特征162可以定位于集成电路150的其它组件之上。

图1B是根据本公开的实施例的集成电路100的防篡改特征的简化横截面视图。集成电路100的防篡改特征可以包含防篡改材料102，所述防篡改材料被调配和配置成响应于暴露于电磁辐射(如可见光谱内)、氧气中的至少一个或两者而表现出至少一种电特性的变化。防篡改材料102可以电耦接到在其第一侧上的第一节点104和在其第二侧上的第二节点106。第一节点104和第二节点106可以被配置成测量防篡改材料102的电特性(例如，电压)。例如，在一些实施例中，第一节点104和第二节点106可以电耦接到电压表，并且第一节点104和第二节点106可以被配置成确定防篡改材料102的电阻。在一些实施例中，第一节点104可以耦接到被配置成向集成电路150(图1A)施加电力的供电电压V

在一些实施例中，防篡改材料102包含材料，所述材料被调配和配置成响应于其氧化而表现出至少一种电特性的变化。例如，防篡改材料102可以响应于其氧化而表现出电阻的增加。在其它实施例中，防篡改材料102响应于氧化而表现出电阻的减小。防篡改材料102可以包括钛、铜、铝、镍、镁、铬、铁、钴、锌、锆、钌、银、铪、钽、钨、铱、金、铌、硅、锗或其组合。在一些实施例中，防篡改材料102包括钛，并且响应于暴露于氧气，防篡改材料102的电阻增加，并且响应于钛的氧化而相应地形成氧化钛(例如，二氧化钛)。

在一些实施例中，防篡改材料102包括材料，所述材料被调配和配置成响应于暴露于电磁辐射，如可见光谱内的电磁辐射(波长为从约350nm到约650nm)而表现出电特性的变化。防篡改材料102可以包括光敏材料，例如重铬酸铵、一或多种卤化银(AgF、AgCl、AgBr、AgI)、光导聚合物(一种吸收电磁辐射并且提高电导率的材料，例如聚(9-乙烯咔唑)(PVK))、光刻胶材料或其组合。

防篡改材料102的厚度(在图1B的视图中的上方向和下方向上)可以在约100μm到约500μm的范围内，如从约100μm到约200μm、从约200μm到约300μm、从约300μm到约400μm或从约400μm到约500μm。然而，本公开不限于此，并且厚度可以与所描述的那些厚度不同。

由于防篡改材料102可以包括可以响应于暴露于氧气(例如，空气)而氧化的材料；被调配成响应于暴露于电磁辐射而表现出至少一种电特性的变化的材料；或两者，因此集成电路100的防篡改材料102可以在无氧环境中，如在氩气存在下或在条件下形成或沉积，使得防篡改材料102在其制造期间或之后如通过在防篡改材料102之上形成或沉积阴影掩膜(即，对可见光不透明的材料)而不暴露于可见光。

继续参考图1B，防篡改材料102可以定位于邻近于基底材料108。基底材料108可以包含半导体衬底、支撑结构上的基底半导体材料、金属电极、具有形成于其上的一或多种材料、一或多个结构或一或多个区域的半导体衬底、半导体裸片或其组合。例如，基底材料108可以包含有源电路系统，例如晶体管、电容器、二极管、导线、其它组件和其组合。在一些实施例中，基底材料108包含上电块160(图1A)。基底材料108可以包含常规的硅衬底或包含半导体材料的其它体衬底。本文所使用的术语“体衬底”不仅意指并且包含硅晶圆，还意指并且包含半导体上硅(“SOI”)衬底，如蓝宝石上硅(“SOS”)衬底或玻璃上硅(“SOG”)衬底、基底半导体基础上的外延硅层或其它半导体或光电子材料，如硅锗(Si

包封材料110可以定位于邻近于防篡改材料102(例如，位于其上)。包封材料110可以包括密封材料，并且可以例如气密密封集成电路100以(如通过暴露于氧气、可见光或如水等污染物)阻止或减少其污染。在一些实施例中，包封材料110基本上围绕防篡改材料102。

包封材料110可以包含二氧化硅、氮化硅、氮氧化硅、环氧树脂材料、聚酰亚胺、硅树脂、另一种介电材料或其组合。包封材料110可以例如减少或阻止防篡改材料102的氧化；减少或阻止防篡改材料102暴露于特定波长范围内的电磁辐射(例如，包封材料110可以包括阴影掩膜)；或两者。

在逆向工程尝试期间，可以由逆向工程人员去除包封材料110，以访问集成电路100的组件(如基底材料108内的组件)，从而使防篡改材料102暴露于氧气、电磁辐射或两者。将防篡改材料102暴露于氧气或电磁辐射中的一或多个可能会改变防篡改材料102的一或多种电特性，可以通过第一节点104和第二节点106检测(例如，感测)所述一或多种电特性，所述第一节点和所述第二节点中的每个节点电耦接到防篡改材料102，以指示集成电路100受到损害或可能受到损害。在一些此类实施例中，如将在本文中描述的，集成电路100可以包含逻辑(例如，控制系统)或者可以与系统耦接，所述系统用于响应于防篡改材料102的电特性的变化而引起一或多个动作。

图1C是根据本公开的实施例的集成电路120的另一个防篡改特征的简化横截面视图。集成电路120可以包含堆叠111，所述堆叠包括多种防篡改材料，例如第一防篡改材料112和定位于邻近于第一防篡改材料112的第二防篡改材料114。第一防篡改材料112可以至少沿着界面113定位于邻近于第二防篡改材料114。堆叠111可以邻近于基底材料108，所述基底材料可以与以上参考图1B描述的基底材料108基本上相同。

第一防篡改材料112可以包含材料，所述材料被调配和配置成响应于氧化而表现出至少一种电特性的变化，并且第二防篡改材料114可以包含材料，所述材料被调配和/或配置成响应于暴露于电磁辐射而表现出至少一种电特性的变化。第一防篡改材料112可以包含一或多种材料，所述一或多种材料在上文参考防篡改材料102描述并且被调配和/或配置成响应于氧化而表现出电特性的变化。第二防篡改材料114可以包含被调配和/或配置成响应于暴露于电磁辐射而表现出电特性的变化的一或多种材料，并且可以包含以上参考防篡改材料102所描述的一或多种不同的材料。

第一防篡改材料112和第二防篡改材料114中的每种防篡改材料的厚度(在图1C的视图中的上方向和下方向上)可以与上述防篡改材料102的厚度基本上相同，或者第一防篡改材料112和第二防篡改材料114的组合厚度可以与上述厚度基本上相同。

第一防篡改材料112可以电耦接到第一节点116，并且第二防篡改材料114可以电耦接到第二节点118，所述第二节点可以定位于堆叠111的与第一节点116相对侧上。第一节点116和第二节点118可以被配置成测量第一防篡改材料112和第二防篡改材料114中的至少一种防篡改材料的至少一种电特性。换言之，第一节点116和第二节点118可以被配置成测量堆叠111的电特性。在一些实施例中，第一节点116被配置成接收集成电路150(图1A)的供电电压V

如以上参考图1B所描述的，集成电路120可以包含邻近于第二防篡改材料114的包封材料110。尽管未示出，但是包封材料110可以定位于邻近于堆叠111的侧壁。换言之，堆叠111(第一防篡改材料112和第二防篡改材料114)可以不包含任何暴露表面。

图1D是根据本公开的另外的实施例的包含防篡改材料的集成电路130的另一个防篡改特征的简化横截面视图。集成电路130可以包含由包封材料110围绕(例如，包封)的第一防篡改材料132和第二防篡改材料134，所述包封材料可以与上述包封材料110基本上相同。第一防篡改材料132可以与第二防篡改材料134物理隔离。在一些实施例中，第一防篡改材料132和第二防篡改材料134中的一种防篡改材料可以包括材料，所述材料被调配和配置成响应于其氧化而表现出电特性的变化，并且第一防篡改材料132和第二防篡改材料134中的另一种防篡改材料可以包括材料，所述材料被调配和配置成响应于暴露于电磁辐射而表现出电特性的变化。

第一防篡改材料132可以电耦接到第一节点136和第二节点138。可以通过例如第一节点136将供电电压V

第二防篡改材料134可以电耦接到第三节点140和第四节点142。可以通过例如第三节点140将供电电压V

第一防篡改材料132和第二防篡改材料134可以定位于基底材料108之上，如上文参考图1B和图1C所描述。

上文参考图1B到图1D描述的集成电路100、120、130的防篡改特征可以通过例如在基底材料108之上形成或沉积防篡改材料102、112、114、132、134中的相应防篡改材料来制造，所述基底材料可以包括集成电路150(图1A)的组件，如上电块160(图1A)。防篡改材料102、112、114、132、134可以通过例如ALD、等离子体增强ALD、PVD、PECVD、LPCVD、另一种方法或其组合而原位沉积或形成。包封材料110可以通过ALD、PVD、PECVD、LPCVD、另一种方法或其组合形成或沉积在防篡改材料102、112、114、132、134之上。

集成电路100、120、130的防篡改特征可以例如与如半导体裸片、ASIC、逻辑电路、微电子装置、微处理器、微控制器、SoC、另一种组件或其组合等任何集成电路一起使用。其它集成电路可以包含一或多种形式的存储器，例如易失性存储器、非易失性存储器或两者。例如，此类集成电路可以包含DRAM、SRAM、闪存、CBRAM、FeRAM、PROM、EEPROM或其它形式的存储器。

图2A是根据本公开的实施例的用于通过确定相关联的防篡改材料102、112、114、132、134的电特性的变化来确定集成电路150(图1A)的状态的系统200的简化电路图。系统200可以包含耦接于第一节点204与第二节点206之间的电阻器202，所述第一节点被配置成接收供电电压V

电阻器202可以包括上文参考图1B到图1D所描述的防篡改材料102、112、114、132、134中的一或多种防篡改材料。例如，电阻器202可以包括材料，所述材料被调配和配置成响应于暴露于氧气、电磁辐射或两者而表现出至少一种电特性的变化。在一些实施例中，电阻器202可以被配置成响应于暴露于氧气或电磁辐射而表现出电阻的增加。在其它实施例中，电阻器202可以被配置成响应于暴露于氧气或电磁辐射而表现出电阻的减小。

对于恒定的供电电压V

传感器208可以与第二节点206和具有参考电压V

具有输出信号V

控制系统220可以使用户能够响应于输出信号V

在一些实施例中，控制系统220被配置成向集成电路150(图1A)的组件发送信号，以响应于输出信号V

在又其它实施例中，控制系统220可以被配置成响应于所述至少一种电特性的变化而破坏(例如，自毁)集成电路150(图1A)。在一些此类实施例中，集成电路150可以包含一或多种材料，所述一或多种材料被调配和配置成破坏集成电路150内的一或多个电互连件。通过非限制性实例的方式，集成电路150可以包含至少一种蚀刻剂，如至少一种酸(盐酸、氢氟酸、硫酸、硝酸、磷酸、乙酸或另一种酸)，至少一种碱(过氧化氢、氢氧化铵)或其它被调配和配置成去除或损坏至少一条导线(例如，多晶硅、铜、钨、钛、银、金)或导电互连件的蚀刻剂。所述至少一种蚀刻剂可以定位于集成电路100、120、130的空腔内，或者可以定位于靠近集成电路100、120、130。

图2B是展示了作为时间的函数的输入电压V

在使用和操作中，向电阻器202施加供电电压V

仅作为一个实例，在电阻器202包括被调配和配置成响应于暴露于氧气而表现出电特性的变化的材料的情况下，材料的电阻可以响应于氧化而变化。例如，当暴露于氧气时，钛的电阻可能增加(因为二氧化钛的电阻大于元素钛的电阻)。在一些此类实施例中，输入电压V

在一些实施例中，在产品开发的早期阶段期间，如在集成电路150(图1A)的早期样本的制造期间，可能期望在集成电路100、120、130的防篡改特征中包含防篡改材料102、112、114、132、134。在一些实施例中，可能期望在向可能试图对集成电路进行逆向工程的高风险客户运送的集成电路中包含防篡改材料102、112、114、132、134。然而，可能不期望启用系统200以在所产生的所有集成电路150中运作。因此，继续参考图2A，系统200可以包含与第一节点204可操作连通的第一熔丝214。第一熔丝214可以被配置成响应于向第一熔丝214施加合适的阈值电压而启用系统200。阈值电压的施加可以将供电电压V

第二熔丝216可以被配置成在期望的时间量之后禁用系统200。第二熔丝216可以与接地电压V

在一些实施例中，第一节点206可以与另一个电阻器218电连通，所述另一个电阻器在本文中也可以称为所谓的“下拉”电阻器。另一个电阻器218可以被配置成在电阻器202未耦接到供电电压V

尽管已经将图2A描述并展示为包含包括比较器的传感器208，但是本公开不限于此。在一些实施例中，系统200被配置成通过将第二节点206处的电压与第二节点206处的电压基线值进行比较来确定电阻器202(例如，电阻)的电特性的变化。换言之，系统200可以被配置成检测离开电阻器202的电压的变化或跨电阻器202的电压降。在一些此类实施例中，传感器208可以被配置用于检测电压的变化，如输入电压V

在其它实施例中，在传感器208包括差分放大器的情况下，第四节点212处的输出信号V

如果输出信号V

在使用和操作中，差分放大器将输入电压V

在其它实施例中，系统200可以包含被配置成检测(例如，测量)电阻器202的至少一种电特性的变化的任何电路。通过非限制性实例的方式，系统200可以包含运算放大器或读出放大器，所述运算放大器或读出放大器被配置成检测电压的变化、电容的变化或其组合。

在一些实施例中，如将参考图3A所描述的，系统200可以包含用于向传感器208提供参考电压的分压器(也称为电阻分压器)，所述分压器可以促进对电阻器202的电阻变化的检测。

尽管已经将图2A描述并展示为仅包含一个电阻器202，但是本公开不限于此。在其它实施例中，系统200可以包含多于一个电阻器202。例如，系统200可以包含上文参考图1D所描述的集成电路130并且可以包含对应于第一防篡改材料132的第一电阻器和对应于第二防篡改材料134的第二电阻器。在一些此类实施例中，系统200可以被配置成确定第一电阻器和第二电阻器中的每个电阻器的至少一种电特性的变化。第一电阻器和第二电阻器可以串联耦接、可以并联耦接或者可以单独地耦接到单独的比较器。

图3A是根据本公开的实施例的用于通过确定相关联的防篡改材料102、112、114、132、134的至少一种电特性的变化来确定集成电路150(图1A)的状态的系统300的简化电路图。系统300包括耦接于第一节点304与第二节点306之间的电阻器302，所述第一节点被配置成接收供电电压V

传感器308可以与第二节点306和具有参考电压V

系统300可以包含第一分压器324和第二分压器326，所述第一分压器包括位于第二电阻器318与第三电阻器320之间的第三节点310，所述第二分压器包含定位于第一电阻器302与第四电阻器322之间的第二节点306。在一些实施例中，第一电阻器302的电阻小于第二电阻器318、第三电阻器320和第四电阻器322的电阻。可以选择第一电阻器302、第二电阻器318、第三电阻器320和第四电阻器322中的每个电阻器的电阻的相对值以减小或消除噪声对传感器308的影响。例如，如果第一电阻器302暴露于氧气或电磁辐射使第一电阻器302的电阻增加，则第二电阻器318的电阻可以约等于第四电阻器322的电阻，并且第三电阻器的电阻可以大于第一电阻器302的电阻。在一些实施例中，如果第一电阻器302暴露于氧气或电磁辐射使第一电阻器302的电阻降低，则第三电阻器320的电阻可以约等于第一电阻器302的电阻，并且第二电阻器318的电阻可以大于第四电阻器322的电阻。然而，本公开不限于此，并且电阻器302、318、320、322的相对电阻可以不同于所描述的相对电阻。

第四节点312可以耦接到可以启用系统300的操作的启用信号。当第一晶体管314接通时，第五节点316可以通过第一晶体管314耦接到接地电压V

在传感器308包括比较器的实施例中，与传感器308的输出节点相对应的第六节点328处的输出信号V

在其它实施例中，如在传感器308包括差分放大器的情况下，输出信号V

被配置成从传感器308接收输出信号V

如上文参考系统200所描述的，系统300可以包含用于启用系统300的熔丝。例如，第一熔丝332可以与第四节点312可操作连通。第一熔丝332可以被配置成响应于向第一熔丝332施加合适的阈值电压而启用系统300。在一些实施例中，第四节点312可以不接收信号，直到第一熔丝332熔断。施加阈值电压可以将第四节点312电连接到启用信号。

图3B是根据本公开的实施例的处于启用状态的系统300的简化电路图。在一些此类实施例中，高启用信号可以接通第一晶体管314并且将第五节点316(即，经由第一晶体管314)电连接到接地电压V

当期望禁用系统300时，第四节点312可以被配置成接收低启用电压。图3C是根据本公开的实施例的处于禁用状态的系统300的简化电路图。当禁用系统300时，可以断开第一晶体管314。定位于第一晶体管314与第二晶体管334之间的反相器338(图3A)可以被配置成接收低启用信号并且使信号反相。经过反相的信号接通第二晶体管334，使得第二节点306通过第二晶体管334连接到接地电压V

因此，集成电路可以包含一或多种防篡改材料，所述一或多种防篡改材料可以促进对集成电路的逆向工程尝试的检测。防篡改材料可以被调配和配置成响应于暴露于氧气、电磁辐射或两者而表现出至少一种电特性的变化。集成电路可以包含系统，所述系统被配置成检测所述至少一种电特性的变化并且响应于检测到变化而执行一或多个操作。防篡改材料可以通过减少或阻止逆向工程尝试来促进保护有价值的知识产权。集成电路可以包含熔丝，所述熔丝可以被配置成当向可能试图窃取集成电路内的知识产权的高风险消费者运送集成电路时启用集成电路的防篡改特征。当向较低风险的消费者发送集成电路时，如当向公众大量制造并出售集成电路时，可能禁用熔丝。另外，可以测量防篡改材料的电特性的变化，以确定是否已经进行了对集成电路进行逆向工程的尝试。

因此，在至少一些实施例中，一种设备(例如微电子装置)包括：集成电路内的材料，所述材料耦接到所述集成电路的供电电压并且被配置成响应于暴露于氧气、电磁辐射或两者而表现出至少一种电特性的变化，以及所述集成电路内的传感器，所述传感器被配置成标识所述材料的所述至少一种电特性的所述变化并且响应于所述材料的所述至少一种电特性的所述变化而生成输出信号。

因此，在至少一些实施例中，一种设备包括：电阻器，所述电阻器位于集成电路内并且耦接于第一节点与第二节点之间，所述第一节点被耦接以接收供电电压，所述电阻器包括材料，所述材料被调配和配置成响应于暴露于氧气、暴露于电磁辐射或两者而表现出至少一种电特性的变化；第三节点以及传感器，所述传感器位于所述集成电路内并且被配置成比较所述第三节点处的参考电压与所述第二节点处的输入电压。

因此，在至少一些实施例中，一种方法包括：在耦接到电阻器的第一端的第一节点处施加供电电压，以在耦接到所述电阻器的第二端的第二节点处生成输入电压，所述电阻器包括材料，所述材料被调配和配置成响应于暴露于氧气、电磁辐射或两者而表现出电阻变化；利用传感器至少部分地基于所述输入电压与所述电阻器处的参考电压之间的相对变化来标识所述材料的至少一种电特性的变化；以及利用所述传感器响应于所述至少一种电特性的所标识变化而生成输出信号。

下文阐述了本公开的另外的非限制性示例实施例。

实施例1：一种设备，其包括：集成电路内的材料，所述材料耦接到所述集成电路的供电电压并且被配置成响应于暴露于氧气、电磁辐射或两者而表现出至少一种电特性的变化；以及所述集成电路内的传感器，所述传感器被配置成标识所述材料的所述至少一种电特性的所述变化并且响应于所述材料的所述至少一种电特性的所述变化而生成输出信号。

实施例2：根据实施例1所述的设备，其中所述材料耦接到第一节点和第二节点，所述第一节点被配置成接收所述供电电压，所述第二节点被配置成接收输入电压，所述输入电压包括跨所述材料的所述供电电压的电压降，其中所述传感器被配置成至少部分地基于所述输入电压与参考电压的比较标识所述材料的所述至少一种电特性的所述变化。

实施例3：根据实施例1或实施例2所述的设备，其中所述材料被配置成响应于暴露于氧气而表现出电阻变化。

实施例4：根据实施例1到3中任一实施例所述的设备，其中所述材料包括金属。

实施例5：根据实施例1到4中任一实施例所述的设备，其中所述材料包括钛。

实施例6：根据实施例1到5中任一实施例所述的设备，其中所述材料被配置成响应于暴露于氧气而表现出电阻增加。

实施例7：根据实施例1到6中任一实施例所述的设备，其进一步包括另一种材料，所述另一种材料耦接到所述供电电压并且被配置成响应于暴露于电磁辐射或氧气中的另一个而表现出所述至少一种电特性的变化。

实施例8：根据实施例7所述的设备，其中：所述另一种材料与所述材料共用界面；以及所述材料耦接到被配置成接收所述供电电压的第一节点，并且所述另一种材料耦接到被配置成接收输入电压的第二节点，其中所述传感器被配置成至少部分地基于所述输入电压与参考电压的比较标识所述材料的所述至少一种电特性的所述变化。

实施例9：根据实施例7所述的设备，其中所述另一种材料和所述材料在物理上彼此分离，并且所述材料和所述另一种材料中的每种材料耦接到被配置成接收所述供电电压的节点并且耦接到用于接收输入电压的节点。

实施例10：根据实施例1到9中任一实施例所述的设备，其进一步包括逻辑，所述逻辑被配置成响应于所述传感器的所述输出信号而损坏存储于所述集成电路中的数据。

实施例11：根据实施例1到10中任一实施例所述的设备，其进一步包括至少一种材料，所述至少一种材料被调配和配置成响应于所述传感器的所述输出信号而破坏所述集成电路的至少一部分。

实施例12：根据实施例11所述的设备，其中所述至少一种材料包括至少一种蚀刻剂，所述至少一种蚀刻剂被调配和配置成去除金属线的至少一种金属的至少一部分。

实施例13：根据实施例1到12中任一实施例所述的设备，其进一步包括比较器，所述比较器被配置成响应于所述至少一种电特性的所述变化而使所述输出信号反相。

实施例14：根据实施例1到13中任一实施例所述的设备，其中所述传感器包括差分放大器，所述输出信号包括第一节点处的输入电压与参考电压之差。

实施例15：根据实施例1到14中任一实施例所述的设备，其进一步包括熔丝，所述熔丝定位于被配置成接收供电电压的节点与所述材料之间。

实施例16：一种设备，其包括：电阻器，所述电阻器位于集成电路内并且耦接于第一节点与第二节点之间，所述第一节点被耦接以接收供电电压，所述电阻器包括材料，所述材料被调配和配置成响应于暴露于氧气、暴露于电磁辐射或两者而表现出至少一种电特性的变化；第三节点；以及传感器，所述传感器位于所述集成电路内并且被配置成比较所述第三节点处的参考电压与所述第二节点处的输入电压。

实施例17：根据实施例16所述的设备，其进一步包括比较器，所述比较器被配置成响应于所述输入电压超过所述参考电压而生成指示所述至少一种电特性的所述变化的输出信号。

实施例18：根据实施例16或实施例17所述的设备，其中所述材料包括元素金属。

实施例19：根据实施例16到18中任一实施例所述的设备，其中所述电阻器包括：第一材料，所述第一材料被调配和配置成响应于氧化而表现出电阻变化；以及第二材料，所述第二材料被调配和配置成响应于暴露于电磁辐射而表现出电阻变化。

实施例20：根据实施例19所述的设备，其中所述第一材料和所述第二材料共用至少一个界面。

实施例21：根据实施例16到20中任一实施例所述的设备，其中所述电阻器包括材料，所述材料被调配和配置成响应于氧化而表现出所述至少一种电特性的所述变化，并且所述设备进一步包括另一个电阻器，所述另一个电阻器耦接于所述第三节点与第四节点之间，所述另一个电阻器包括另一种材料，所述另一种材料被调配和配置成响应于暴露于电磁辐射而表现出所述至少一种电特性的所述变化。

实施例22：一种方法，其包括：在耦接到电阻器的第一端的第一节点处施加供电电压，以在耦接到所述电阻器的第二端的第二节点处生成输入电压，所述电阻器包括材料，所述材料被调配和配置成响应于暴露于氧气、电磁辐射或两者而表现出电阻变化；利用传感器至少部分地基于所述输入电压与所述电阻器处的参考电压之间的相对变化来标识所述材料的至少一种电特性的变化；以及利用所述传感器响应于所述至少一种电特性的所标识变化而生成输出信号。

实施例23：根据实施例22所述的方法，其中生成输出信号包括响应于所述输入电压与所述参考电压之差超过预定量而生成所述输出信号。

实施例24：根据实施例22或实施例23所述的方法，其进一步包括响应于所述输出信号而进行以下中的至少一个：破坏集成电路的至少一部分或擦除存储于所述集成电路的存储器内的数据。

实施例25：根据实施例22到24中任一实施例所述的方法，其进一步包括响应于所述输入电压与所述参考电压之间的所述相对变化小于预定量而将所述供电电压提供给集成电路。

虽然已经结合附图描述了某些说明性实施例，但是本领域的普通技术人员应认识到并且理解，本公开所涵盖的实施例不限于本文明确示出和描述的那些实施例。相反，在不脱离本公开所涵盖的实施例(如在下文中要求保护的实施例)的范围的情况下，可以对本文所描述的实施例进行许多添加、删除和修改，包含法律等效物。此外，来自一个所公开实施例的特征可以与另一个所公开实施例的特征组合，同时仍然涵盖在本公开的范围内。