导航：首页> 一般车辆>显示装置

显示装置

文献发布时间：2023-06-19 11:02:01

技术领域

本公开的实施方式涉及一种显示装置。

背景技术

智能社会的发展导致对图像显示装置的需求和对诸如液晶显示器、有机发光显示器等的各种类型的显示装置的使用增加。

显示装置可以包括具有各种信号线和多个子像素的显示面板以及用于驱动信号线的各种驱动电路。每个子像素可包括例如发光元件和用于驱动发光元件的电路元件。

用于驱动子像素的电压可以经由一些信号线提供。驱动电压的电平可能根据由于显示面板中的子像素的位置而引起的信号线的例如电阻的差异而变化。

这可能导致由于子像素的位置而出现亮度偏差。特别地，大型或高分辨率的显示器可能由于驱动电压电平的变化而遭受质量劣化。

可以通过加宽信号线来减小单位面积的驱动电压电平的变化。然而，这种方式可能会减小子像素的开口率。因此，需要一种在增强显示质量的同时布置信号线的方法。

发明内容

本公开的实施方式提供了一种用于减少向显示装置的子像素提供电压的信号线的数量并使用更少的信号线来驱动子像素的方法。

本公开的实施方式提供了一种在保持子像素的开口率或透射率的同时防止提供给子像素的驱动电压的电平的变化的方法。

根据本公开的各种实施方式，一种显示装置包括：显示面板，该显示面板包括设置在其上的多条选通线、多条数据线和多个子像素；至少一条第一驱动电压线，该至少一条第一驱动电压线向多个子像素提供第一驱动电压；以及至少一条第二驱动电压线，该至少一条第二驱动电压线向多个子像素提供第二驱动电压，该至少一条第二驱动电压线与设置在子像素中的发光元件的阴极电连接并且经由至少一个薄膜晶体管与发光元件的阳极电连接。

根据本公开的各种实施方式，一种显示装置包括：多个子像素，每个子像素包括发光元件和多个薄膜晶体管；以及至少一条驱动电压线，该至少一条驱动电压线经由所述多个薄膜晶体管中的至少一个薄膜晶体管与发光元件的阳极电连接和并且与发光元件的阴极电连接。在一些显示驱动时段期间，驱动电压线可以将与提供给发光元件的阴极的电压相同的电压提供给发光元件的阳极。

根据本公开的各种实施方式，可以经由用于将驱动电压提供给发光元件的阴极的电压线来提供用于初始化发光元件的电压。这使得能够利用减少数量的用于向子像素提供电压的信号线来驱动子像素。

根据本公开的各种实施方式，可以通过减少用于提供用于初始化发光元件的电压的信号线来增大用于向子像素提供电压的信号线的宽度。因此，可以使驱动电压电平的变化最小化，并且可以防止由于驱动电压电平的变化引起的图像质量劣化。

附图说明

从以下结合附图的详细描述中，将更清楚地理解本公开的上述和其他目的、特征和优点，其中：

图1是示意性地示出根据本公开的各种实施方式的显示装置的配置的图；

图2A、图2B和图2C是示意性地示出根据本公开的各种实施方式的向显示装置中的发光元件提供驱动电压的结构的图；

图3是示出根据本公开的各种实施方式的设置在显示装置中的子像素的示例电路结构的图；

图4A、图4B、图4C和图4D是示出驱动图3所示的子像素的示例方案的图；

图5是示出根据本公开的各种实施方式的设置在显示装置中的子像素的另一示例电路结构的图；

图6是示出根据本公开的各种实施方式的设置在显示装置中的子像素的又一示例电路结构的图；

图7A、图7B和图7C是示出驱动图6所示的子像素的示例方案的图；

图8是示出根据本公开的各种实施方式的设置在显示装置中的子像素的布局图；

图9是沿图8的线I-I’截取的截面图；以及

图10是示出根据本公开的各种实施方式的根据设置在显示装置中的驱动电压线的结构的被提供给发光元件的驱动电流的仿真结果的图。

具体实施方式

在以下本公开的示例或实施方式的描述中将参照附图，在附图中通过说明的方式示出了可以实现的具体示例或实施方式，并且，在附图中，即使在彼此不同的附图中示出时，相同的附图标记和标号也可以用来表示相同或相似的组件。此外，在下面的对本公开的示例或实施方式的描述中，当确定对并入本文的公知功能和组件的详细描述可能使本公开的某些实施方式中的主题不清楚时，将省略这些描述。本文使用的诸如“包括”、“具有”、“包含”、“构成”、“组成”和“形成”之类的术语通常旨在允许添加其他组件，除非这些术语与术语“仅”一起使用。如本文所使用的，除非上下文另有明确指示，否则单数形式旨在包括复数形式。

本文中可以使用诸如“第一”、“第二”、“A”、“B”、“(A)”或“(B)”之类的术语来描述本公开的元件。这些术语中的每一个都不用于定义元件的本质、顺序、次序或数量等，而是仅用于将相应的元件与其他元件区分开。

当提到第一元件与第二元件“连接或联接”、“接触或交叠”等时，应当解释为，第一元件与第二元件不仅可以“直接连接或联接”或“直接接触或交叠”，而且第三元件也可以“插置”在第一元件和第二元件之间，或者第一元件和第二元件可以经由第四元件彼此“连接或联接”、“接触或交叠”等。这里，第二元件可以被包括在彼此“连接或联接”、“接触或交叠”等的两个或更多个元件中的至少一个中。

当使用时间相对术语(例如“之后”、“随后”、“下一个”、“之前”等)来描述元件或配置的过程或操作，或操作、处理、制造方法中的流程或步骤时，这些术语可用于描述非连续或非顺序的过程或操作，除非与术语“直接”或“立即”一起使用。

另外，在提及任何尺寸、相对尺寸等时，应该认为，即使未指定相关描述，元件或特征的数值或相应的信息(例如，级别、范围等)也包括可能由各种因素(例如，过程因素、内部或外部影响、噪声等)引起的公差或误差范围。此外，术语“可以”完全涵盖术语“能够”的所有含义。

图1是示意性地示出根据本公开的各种实施方式的显示装置100的配置的图。

参照图1，显示装置100可以包括显示面板110、选通驱动电路120、数据驱动电路130和用于驱动显示面板110的控制器140，显示面板110包括用于显示图像的有效区域AA和位于有效区域(active area)AA周围的非有效区域NA。

显示面板110可以包括多条选通线GL、多条数据线DL以及在选通线GL和数据线DL的交叉处的子像素SP。每个子像素SP可以包括几个电路元件。两个或更多个子像素SP可以构成一个像素。

选通驱动电路120可以由控制器140控制，以将扫描信号依次输出到设置在显示面板110中的多条选通线GL，从而控制子像素SP的驱动定时。

选通驱动电路120可以输出用于控制子像素SP的发光定时的发光信号(lightemission signal)。用于输出扫描信号的电路和用于输出发光信号的电路可以被实现为单个电路或分开的电路。

选通驱动电路120可以包括一个或更多个选通驱动器集成电路(GDIC)。根据驱动方案，选通驱动电路120可以位于显示面板110的仅一侧或者两个相对侧中的每一个处。选通驱动电路120可以以设置在显示面板110的边框区域中的面板内栅极的形式实现。

数据驱动电路130从控制器140接收图像数据，并将图像数据转换为模拟数据电压。数据驱动电路130根据经由选通线GL施加扫描信号的定时，将数据电压输出到各个数据线DL，从而允许各个子像素SP根据图像数据而表现亮度。

数据驱动电路130可以包括一个或更多个源极驱动器集成电路(SDIC)。数据驱动电路130可以位于显示面板110的仅一侧或者两个相对侧中的每一个处。

控制器140将各种控制信号提供给选通驱动电路120和数据驱动电路130，并且控制选通驱动电路120和数据驱动电路130的操作。

控制器140使选通驱动电路120能够根据实现每个帧的定时来输出扫描信号，转换从外部接收的图像数据以满足数据驱动电路130所使用的数据信号格式，并且将所得到的图像数据输出到数据驱动电路130。

控制器140从外部(例如，主机系统)接收包括垂直同步信号VSYNC、水平同步信号HSYNC、输入数据使能信号DE和时钟信号的各种定时信号以及图像数据。

控制器140可以使用从外部接收的定时信号来产生各种控制信号，并且将控制信号输出到选通驱动电路120和数据驱动电路130。

作为示例，为了控制选通驱动电路120，控制器140输出各种选通控制信号GCS(包括选通起始脉冲GSP、选通移位时钟GSC和选通输出使能信号GOE)。

选通起始脉冲GSP控制构成选通驱动电路120的一个或更多个选通驱动器集成电路GDIC的操作开始定时。选通移位时钟GSC是公共地输入到一个或更多个选通驱动器集成电路GDIC的时钟信号，并且控制扫描信号的移位定时。选通输出使能信号GOE指定关于一个或更多个选通驱动器集成电路GDIC的定时信息。

为了控制数据驱动电路130，控制器140输出各种数据控制信号DCS(包括例如源极起始脉冲SSP、源极采样时钟SSC和源极输出使能信号SOE)。

源极起始脉冲SSP控制构成数据驱动电路130的一个或更多个源极驱动器集成电路SDIC的数据采样起始定时。源极采样时钟SSC是用于控制每个源极驱动器集成电路(SDIC)中的数据的采样定时的时钟信号。源极输出使能信号SOE控制数据驱动电路130的输出定时。

显示装置100还可以包括电源管理集成电路，该电源管理集成电路向例如显示面板110、选通驱动电路120和数据驱动电路130提供各种电压或电流，或者控制要提供的各种电压或电流。

除了选通线GL和数据线DL之外，显示面板110还可以包括用于提供各种信号或电压的电压线。可以经由一些电压线来提供用于驱动子像素SP中的发光元件ED的诸如高电位电压或低电位电压的驱动电压。

图2A至图2C是示意性地示出根据本公开的各种实施方式的向显示装置100中的发光元件ED提供驱动电压的结构的图。

参照图2A，其中形成有用于驱动子像素SP和信号线的例如TFT的各种电路元件的薄膜晶体管(TFT)层可以设置在基板SUB上。可以在TFT层上设置包括第一电极E1、发光层EL和第二电极E2的发光元件。

作为示例，发光元件ED可以是但不限于有机发光二极管(OLED)。

发光元件ED的第一电极E1可以与用于提供作为高电位电压的第一驱动电压Vdd的电压线电连接。发光元件ED的第二电极E2可以与用于提供作为低电位电压的第二驱动电压Vss的电压线电连接。

在可以将第一驱动电压Vdd和第二驱动电压Vss提供给子像素SP的状态下，可以根据提供给子像素SP的数据电压Vdata来调节提供给发光元件ED的驱动电流，并且子像素SP可以表现与数据电压Vdata相对应的亮度。

此时，来自发光元件ED的光可以辐射到发光元件ED的第二电极E2。发光元件ED的第二电极E2可以由可以具有高电阻的透明材料形成。

在这种情况下，可以添加用于提供第二驱动电压Vss的辅助线以减小发光元件ED的第二电极E2的电阻。

参照图2B，TFT层和发光元件ED可以设置在基板SUB上方。用于提供第二驱动电压Vss的辅助线可以被包括在TFT层中或设置在TFT层上。

辅助线可以与发光元件ED的第二电极E2电连接，并且可以设置在例如有效区域AA中。因此，辅助线的布置可以减小发光元件ED的第二电极E2的电阻，但是可能会降低子像素SP的开口率。

尽管显示装置100是不同类型的，但是用于提供第二驱动电压Vss的电压线可以设置在显示面板110的有效区域AA中。

参照图2C，用于将第一驱动电压Vdd和第二驱动电压Vss提供给子像素SP的电压线可以被包括在TFT层中或设置在TFT层上。可以设置包括第一电极E1、发光层EL和第二电极E2的发光元件。

例如，发光元件ED可以是发光二极管(LED)或大小为几十微米(μm)的微型LED(μLED)。

在这种情况下，用于提供第一驱动电压Vdd或第二驱动电压Vss的电压线可以设置在显示面板110的有效区域AA中，并且电压线在有效区域AA中占据的面积可能增加。

根据本公开的各种实施方式，提供了一种方案，该方案用于缓解由于电压线的电阻引起的驱动电压电平变化所导致的图像质量下降，同时防止由于可能需要布置以向显示面板110提供驱动电压的电压线的布置而导致的子像素SP的开口率的减小。

图3是示出根据本公开的各种实施方式的设置在显示装置100中的子像素SP的示例电路结构的图。

参照图3，可以在子像素SP中设置发光元件ED和用于控制提供给发光元件ED的驱动电流的驱动晶体管DRT。至少一个开关晶体管SWT可以设置在子像素SP中。电容器Cst可以设置在子像素SP中以在帧时段期间保持数据电压Vdata。

设置在子像素SP中的开关晶体管SWT的数量可以变化。图3示出了其中在子像素SP中设置五个开关晶体管SWT的示例结构。换句话说，图3示出了6T1C结构的示例，其中子像素SP包括五个开关晶体管SWT、一个驱动晶体管DRT和一个电容器Cst。

尽管图3示出了P型薄膜晶体管，但是根据情况可以设置N型薄膜晶体管。开关晶体管SWT中的至少一些可以具有其中多个薄膜晶体管连接在一起的结构(例如，双重结构(dual structure))。

第一开关晶体管SWT11可以电连接在第一数据线DL和第一节点N11之间。第一开关晶体管SWT11可以由提供给选通线GL的扫描信号Scan控制。第一开关晶体管SWT11可以控制至第一节点N11的数据电压Vdata的施加。

第二开关晶体管SWT12可以电连接在第二节点N12和第三节点N13之间。第二开关晶体管SWT12可以由提供给选通线GL的扫描信号Scan控制。

第三开关晶体管SWT13可以电连接在第二驱动电压线DVL2和第一节点N11之间。第四开关晶体管SWT14可以电连接在第三节点N13和第四节点N14之间。第三开关晶体管SWT13和第四开关晶体管SWT14可以由提供给选通线GL的发光信号EM控制。

第五开关晶体管SWT15可以电连接在第二驱动电压线DVL2和第四节点N14之间。第五开关晶体管SWT15可以由提供给选通线GL的扫描信号Scan控制。

驱动晶体管DRT可以电连接在第一驱动电压线DVL1和第三节点N13之间。驱动晶体管DRT可以由第二节点N12的电压电平控制。

电容器Cst可以电连接在第一节点N11和第二节点N12之间。发光元件ED可以电连接在第四节点N14和第二驱动电压线DVL2之间。

第二驱动电压线DVL2可以与发光元件ED的阴极(即，第二电极E2)电连接，并且将第二驱动电压Vss提供给发光元件ED的阴极。

第二驱动电压线DVL2可以经由至少一个开关晶体管SWT与发光元件ED的阳极(即，第一电极E1)电连接。换句话说，如图3所示，第二驱动电压线DVL2可以经由第五开关晶体管SWT15与发光元件ED的阳极电连接。

第二驱动电压线DVL2可以经由至少一个开关晶体管SWT与设置在子像素SP中的电容器Cst电连接。换句话说，如图3所示，第二驱动电压线DVL2可以经由第三开关晶体管SWT13与电容器Cst电连接。

这样，由于第二驱动电压线DVL2与例如设置在子像素SP中的电容器Cst和发光元件ED的阳极电连接，所以发光元件ED的阳极可以通过经由第二驱动电压线DVL2提供的第二驱动电压Vss而进行初始化。

这允许获得可以利用数量减少的电压线来驱动子像素SP的结构。随着电压线的数量减少，一些电压线的宽度可以增大以减小电阻或易于防止相邻的电压线短路。

图4A至图4D是示出驱动如图3所示的子像素SP的示例方案的图。

参照图4A，在第一时段P11期间经由选通线GL提供低电平扫描信号Scan。因此，第二开关晶体管SWT12和第五开关晶体管SWT15可以导通。

在第一时间段P11期间，低电平发光信号EM被提供给选通线GL。因此，第三开关晶体管SWT13和第四开关晶体管SWT14可以导通。

由于第三开关晶体管SWT13导通，第二驱动电压Vss可以被提供给第一节点N11。由于第二开关晶体管SWT12、第四开关晶体管SWT14和第五开关晶体管SWT15导通，第二驱动电压Vss可以被提供给第二节点N12。

因此，在第一时段P11期间，可以通过第二驱动电压Vss来初始化第一节点N11和第二节点N12。第一时段P11可以被称为“初始化时段”。

参照图4B，在第二时段P12期间提供给选通线GL的扫描信号Scan可以保持在低电平，并且发光信号EM可以变成高电平。

由于发光信号EM变成高电平，第三开关晶体管SWT13和第四开关晶体管SWT14可以截止。

在第二时段P12期间，数据电压Vdata可以被提供给数据线DL。由于第一开关晶体管SWT11已经通过低电平扫描信号Scan而导通，数据电压Vdata可以被提供给第一节点N11。

由于第二开关晶体管SWT12已经通过低电平扫描信号Scan而导通，第一驱动电压Vdd可以经由驱动晶体管DRT和第二开关晶体管SWT12而提供给第二节点N12。

此时，可以将减去了驱动晶体管DRT的阈值电压Vth的第一驱动电压Vdd施加到第二节点N12。因此，可以对驱动晶体管DRT的阈值电压Vth执行补偿。

由于第五开关晶体管SWT15已经通过低电平扫描信号Scan而导通，可以通过第二驱动电压Vss来初始化第四节点N14(即，发光元件ED的阳极)。

因此，在第二时段P12期间，第一节点N11可以处于被施加有数据电压Vdata的状态，并且第二节点N12可以处于被施加有减去了驱动晶体管DRT的阈值电压Vth的第一驱动电压Vdd的状态。第二时段可以被称为“编程时段”。

参照图4C，在第三时段P13期间，可以停止数据电压Vdata的提供，并且可以提供高电平扫描信号Scan和发光信号EM。因此，所有开关晶体管SWT可以被截止。第一节点N11和第二节点N12可以保持在第二时段P12的电压电平。

第三时段P13可以被称为“保持时段”。

参照图4D，在第四时段P14期间，扫描信号Scan可以保持在高电平，并且发光信号EM可以变成低电平。因此，第三开关晶体管SWT13和第四开关晶体管SWT14可以导通。

由于第三开关晶体管SWT13导通，所以第一节点N11处的电压电平可以从数据电压Vdata变为第二驱动电压Vss。第二节点N12可以与第一节点N11耦合，并且因此，第二节点N12处的电压电平可以随着第一节点N11处的电压改变而变化。

作为示例，当第一节点N11处的电压变化为ΔV(＝Vdata-Vss)时，第二节点N12处的电压电平可以从(Vdd-Vth)变为(Vdd-Vth-C’(Vdata-Vss))。这里，C’＝C1/(C1+C2)，其中C1可以表示电容器Cst的电容，并且C2可以表示驱动晶体管DRT的栅极和源极之间的电容。

可以根据第二节点N12处的电压电平来驱动驱动晶体管DRT，并且，由于第四开关晶体管SWT14已经导通，所以可以将驱动电流Ied提供给发光元件ED。因为驱动电流被提供给发光元件ED，所以发光元件ED可以发光。第四时段P14可以被称为“发光时段”。

这里，驱动电流Ied可以按照下面的等式1计算：

[等式1]

Ied＝k(Vdd-(Vdd-Vth-C′(Vdaa-Vss)-Vth)

因此，由于提供给发光元件ED的驱动电流Ied由数据电压Vdata和第二驱动电压Vss之间的差确定，因此发光元件ED的亮度可以由数据电压Vdata控制。

由于使用经由与发光元件ED的阴极电连接的第二驱动电压线DVL2提供的第二驱动电压Vss来初始化子像素SP，所以可以减少设置在子像素SP中的电压线的数量。

由于去除了用于提供用于初始化的电压的电压线，所以可以加宽由于电阻而引起大的电压电平变化的第一驱动电压线DVL1或第二驱动电压线DVL2。因此，可以防止由于驱动电压电平的根据子像素SP的位置的差异而引起的亮度偏差。

通过减少电压线的数量，可以维持或增大子像素SP的开口率或透射率，同时易于防止相邻电压线短路。

使用提供给第二驱动电压线DVL2的第二驱动电压Vss来初始化子像素SP的电路结构可以应用于除上述电路结构之外的其他各种电路结构。

图5是示出根据本公开的各种实施方式的设置在显示装置100中的子像素SP的另一示例电路结构的图。图5所示的子像素SP的电路结构将选通线GL添加到图3的子像素SP的电路结构。

参照图5，类似于图3的子像素SP，发光元件ED设置在子像素SP中，并且五个开关晶体管SWT、一个驱动晶体管DRT和一个电容器Cst可以设置在子像素SP中。

可以分开地设置用于控制第一开关晶体管SWT11的选通线GL和用于控制第二开关晶体管SWT12和第五开关晶体管SWT15的选通线GL。

因此，第一开关晶体管SWT11可以由经由选通线GL提供的第一扫描信号Scan1来控制。第二开关晶体管SWT12和第五开关晶体管SWT15可以由经由选通线GL提供的第二扫描信号Scan2控制。

第一扫描信号Scan1可以在作为初始化时段的第一时段P11期间以高电平被提供，并且可以在作为编程时段的第二时段P12期间以低电平被提供。换句话说，第一开关晶体管SWT11可以通过第一扫描信号Scan1而仅在提供数据电压Vdata的时段中处于导通状态。

在第二时段P12至第四时段P14中，可以以与图3所示的子像素SP相同的方式执行驱动。

这样，即使当添加了选通线GL时，也可以应用这样的结构：其中第二驱动电压线DVL2用作用于提供用于初始化子像素SP的电压的线。

此外，即使在添加了更多开关晶体管SWT的子像素SP的结构中，也可以应用本公开的实施方式。

图6是示出根据本公开的各种实施方式的设置在显示装置100中的子像素SP的又一示例电路结构的图。

参照图6，发光元件ED设置在子像素SP中，并且六个开关晶体管SWT、一个驱动晶体管DRT和一个电容器Cst可以设置在子像素SP中。换句话说，图6示出了7T1C结构的示例。

第一开关晶体管SWT21可以电连接在第一驱动电压线DVL1和第二节点N22之间。第一开关晶体管SWT21可以由提供给选通线GL的发光信号EM控制。

第二开关晶体管SWT22可以电连接在数据线DL和第二节点N22之间，并由提供给选通线GL的第n扫描信号Scan(n)控制。

第三开关晶体管SWT23可以电连接在第一节点N21和第三节点N23之间，并由提供给选通线GL的第n扫描信号Scan(n)控制。

第四开关晶体管SWT24可以电连接在第二驱动电压线DVL2和电容器Cst之间。第四开关晶体管SWT24可以电连接到第一节点N21。第四开关晶体管SWT24可以由第(n-1)扫描信号Scan(n-1)控制。

第五开关晶体管SWT25可以电连接在第三节点N23和第四节点N24之间。第五开关晶体管SWT25可以由提供给选通线GL的发光信号EM控制。

第六开关晶体管SWT26可以电连接在第二驱动电压线DVL2和第四节点N24之间。第六开关晶体管SWT26可以由提供给选通线GL的第n扫描信号Scan(n)控制。

驱动晶体管DRT可以电连接在第二节点N22和第三节点N23之间。驱动晶体管DRT可以由第一节点N21的电压电平控制。

电容器Cst可以电连接在第一驱动电压线DVL1和第一节点N21之间。发光元件ED可以电连接在第四节点N24和第二驱动电压线DVL2之间。

第二驱动电压线DVL2可以经由第六开关晶体管SWT26与对应于发光元件ED的阳极的第四节点N24电连接。

第二驱动电压线DVL2可以经由第四开关晶体管SWT24与电容器Cst电连接。

因此，即使当子像素SP的电路结构是7T1C时，也可以通过提供给第二驱动电压线DVL2的第二驱动电压Vss来初始化子像素SP。

由于去除了用于提供用于初始化的电压的线，驱动电压线DVL的宽度可以变宽以减小电阻，或者子像素SP的开口率或透射率可以增大。

图7A至图7C是示出驱动如图6所示的子像素SP的示例方案的图。

参照图7A，在第一时段P21期间，第(n-1)扫描信号Scan(n-1)可以以低电平被提供给选通线GL。

因此，第四开关晶体管SWT24可以导通。由于第四开关晶体管SWT24导通，第二驱动电压Vss可以被提供给作为驱动晶体管DRT的栅极的第一节点N21。

在第一时段P21期间，可以通过第二驱动电压Vss来初始化第一节点N21。第一时段P21可以被称为“初始化时段”。

参照图7B，在第二时段P22期间，第n扫描信号Scan(n)可以以低电平被提供给选通线GL。

由于第n扫描信号Scan(n)以低电平提供，第六开关晶体管SWT26可以导通。因此，第二驱动电压Vss可以被提供给作为发光元件ED的阳极的第四节点N24。

此外，由于第n扫描信号Scan(n)以低电平提供，第二开关晶体管SWT22和第三开关晶体管SWT23可以导通。因此，数据电压Vdata可以被提供给作为驱动晶体管DRT的栅极的第一节点N21。

此时，可以将减去了驱动晶体管DRT的阈值电压Vth的数据电压Vdata施加到第一节点N21。因此，可以对驱动晶体管DRT的阈值电压Vth执行补偿。

第二时段P22可以被称为“编程时段”。

这里，第一时段P21、第二时段P22和第三时段P23可以分别表示一个水平时段。因此，在依次提供第(n-1)扫描信号Scan(n-1)、第n扫描信号Scan(n)和第(n+1)扫描信号Scan(n+1)的同时，可以根据数据电压Vdata进行编程。

在编程完成之后，发光元件ED可以由发光信号EM驱动。

参照图7C，在第四时段P24期间，可以在扫描信号Scan保持在高电平的同时将低电平发光信号EM提供给选通线GL。因此，第一开关晶体管SWT21和第五开关晶体管SWT25可以导通。

由于第一开关晶体管SWT21导通，因此可以将第一驱动电压Vdd提供给第二节点N22。由于第五开关晶体管SWT25导通，因此在减去了驱动晶体管DRT的阈值电压Vth的数据电压Vdata施加到第一节点N21的情况下，可以在驱动晶体管DRT被驱动的同时将驱动电流Ied提供给发光元件ED。

因此，发光元件ED可以根据驱动电流Ied发光。第四时段P24可以被称为“发光时段”。

这里，驱动电流Ied可以按照下面的等式2计算：

[等式2]

Ied＝k(Vdd-(Vdata-Vth)-Vth)

因此，由于提供给发光元件ED的驱动电流Ied由第一驱动电压Vdd和数据电压Vdata之间的差确定，所以发光元件ED的亮度可以由数据电压Vdata控制。

由于使用经由第二驱动电压线DVL2提供的第二驱动电压Vss来初始化驱动晶体管DRT的栅极或发光元件ED的阳极，因此，可以去除用于提供用于初始化的电压的电压线。

通过减少用于初始化的电压线，可以增大驱动电压线DVL的宽度，并且可以减小由于布线的电阻引起的驱动电压的变化。驱动电压变化的减小可以防止每单位面积的亮度偏差。

此外，一些电压线的去除可以有利于相邻电压线的布置，同时增大子像素SP的开口率或透射率。

特别地，当设置在显示装置100中的子像素SP包括透明区域时，透明区域的比例可以增加，并且因此，可以提供更高透明度的显示装置。

图8是示出根据本公开的各种实施方式的设置在显示装置100中的子像素SP的布局图。图9是沿图8的线I-I’截取的截面图。

图8示出了在与图5的子像素SP的电路结构相对应的布局中的示例结构，其中第二驱动电压线DVL2用作用于提供用于初始化子像素SP中的发光元件ED的电压的线。该图关注于第一驱动电压线DVL1和第二驱动电压线DVL2的结构。

子像素SP可以包括其中布置有开关晶体管SWT、驱动晶体管DRT和电容器Cst的电路区域CA。子像素SP可以包括未设置电路元件的透明区域TA。

透明区域TA可以是设置有由透明绝缘材料或透明材料形成的阴极的区域。

在透明区域以外的区域中，可以布置诸如选通线GL、数据线DL和驱动电压线DVL的信号线。

选通线GL可以由例如栅极金属GAT形成。数据线DL和驱动电压线DVL可以由例如栅极金属GAT上方的源极漏极金属SD形成。换句话说，驱动电压线DVL和数据线DL可以设置在同一层中。

每个驱动电压线DVL可以设置在两个相邻的子像素SP之间。第一驱动电压线DVL1和第二驱动电压线DVL2可以交替设置。

作为示例，第一驱动电压线DVL1可以设置在第一子像素SP1和第三子像素SP3之间。换句话说，数据线DL可以设置在第一驱动电压线DVL1的两侧。

第一驱动电压线DVL1的宽度W1可以大于数据线DL的宽度Wd。这可以使得第一驱动电压线DVL1的电阻的减小，因此减小了提供给子像素SP的第一驱动电压Vdd根据子像素SP的位置的变化。

第二驱动电压线DVL2可以设置在第二子像素SP2和第四子像素SP4之间。数据线DL可以设置在第二驱动电压线DVL2的两侧。

同样地，第二驱动电压线DVL2的宽度W2可以大于数据线DL的宽度Wd。这可以使得第二驱动电压线DVL2的电阻的减小，因此减小了提供给子像素SP的第二驱动电压Vss根据子像素SP的位置的变化。

第一驱动电压线DVL1可以经由接触孔CNTa与位于其下方的有源层ACT和由位于同一层中的源极漏极金属SD形成的第一驱动电压线连接图案DVL1_CP电连接。第一驱动电压线DVL1可以将第一驱动电压Vdd提供给位于第一驱动电压线DVL1的两侧的子像素SP。

第二驱动电压线DVL2可以经由接触孔CNTa与位于其下方的有源层ACT和由位于同一层中的源极漏极金属SD形成的第二驱动电压线连接图案DVL2_CP电连接。第二驱动电压线DVL2可以将第二驱动电压Vss提供给位于第二驱动电压线DVL2的两侧的子像素SP。

换句话说，第一驱动电压线DVL1和第二驱动电压线DVL2可以将驱动电压提供给设置在第一驱动电压线DVL1和第二驱动电压线DVL2之间的第一子像素SP1和第二子像素SP2。

第一子像素SP1和第二子像素SP2在第一驱动电压线DVL1和第二驱动电压线DVL2之间的布置可以提供这样一种结构：其中第一子像素SP1的透明区域TA和第二子像素SP2的透明区域TA在与驱动电压线DVL交叉的方向上连接在一起。这可以增大子像素SP的透射率，同时使由于布线的布局而导致的透射率损失最小化。

此外，如在图5的示例电路结构中那样，第二驱动电压线DVL2可以与设置在子像素SP中的第三开关晶体管SWT13和第五开关晶体管SWT15电连接。

第二驱动电压线DVL2可以在第三开关晶体管SWT13导通的时段期间将第二驱动电压Vss提供给电容器Cst的第一节点N11。电容器Cst的第一节点N11可以指由位于栅极金属GAT上方的金属形成的电极。

在第五开关晶体管SWT15导通的时段期间，第二驱动电压线DVL2可以将第二驱动电压Vss提供给发光元件ED的第一电极E1。发光元件ED的第一电极E1可以指由位于源极漏极金属SD上方的阳极层AND形成的电极。

这里，发光元件ED的第一电极E1可以经由接触孔CNTb与第四开关晶体管SWT14电连接。由于第一电极E1被设置为与除了透明区域TA和设置有驱动电压线DVL的区域之外的电路区域CA的至少一部分交叠，因此可以增大子像素SP的透射率。

这样，由于第二驱动电压线DVL2用作用于提供用于初始化子像素SP的电压的线，因此可以减少设置在有效区域AA中的电压线的数量。

电压线数量的减少使得可能由于电阻而导致大的电压变化的第一驱动电压线DVL1和第二驱动电压线DVL2的宽度增大，从而使得电阻减小。

可以通过加宽线来减小驱动电压线DVL的电阻，而不减小透明区域TA。因此，可以维持高透射率，从而允许获得透明显示装置。

在提供用于初始化子像素SP的第二驱动电压Vss时，第二驱动电压线DVL2可以同时将第二驱动电压Vss提供给发光元件ED的阴极。

因此，可以存在第二驱动电压线DVL2和阴极连接的区域。作为示例，第二驱动电压线DVL2和阴极可以在除了发光元件ED的第一电极E1设置在第二驱动电压线DVL上方的区域之外的区域中彼此电连接。

参照图8和图9，第二驱动电压线DVL2和作为发光元件ED的阴极的第二电极E2可以在第二子像素SP2和第四子像素SP4之间彼此电连接。

以示例的方式，诸如缓冲层BUF、栅极绝缘层GI、第一绝缘层ILD1和第二绝缘层ILD2的各种绝缘层，可以设置在基板SUB上。由源极漏极金属SD形成的第二驱动电压线DVL2和数据线DL可以设置在第二绝缘层ILD2上。如上所述，第二驱动电压线DVL2的宽度可以大于数据线DL的宽度。

保护层PAS和平坦化层PLN可以设置在第二驱动电压线DVL2上，并且接触孔CNTb可以形成在平坦化层PLN中。由阳极层AND形成阴极连接图案CP可以设置在接触孔CNTb上。

堤部BANK和发光元件ED可以设置在阴极连接图案CP上，并且可以暴露阴极连接图案CP的一部分以用于与阴极连接。

倒置锥形间隔物(inversely tapered spacer)SPL可以设置在布置有阴极连接图案CP的接触孔CNTb上方。阴极可以沉积在倒置锥形间隔物SPL上，从而允许第二驱动电压线DVL2电连接至发光元件ED的第二电极E2。

这样，第二驱动电压线DVL2可以经由位于更高层中的阴极连接图案CP与发光元件ED的第二电极E2电连接，并且经由例如位于更低层中的有源层ACT与设置在子像素SP中的一些开关晶体管SWT电连接。

因此，第二驱动电压线DVL2可以使用提供给发光元件ED的阴极的第二驱动电压Vss来初始化子像素SP，从而使得设置在有效区域AA中的电压线的数量减少。

即使在第二驱动电压线DVL2提供用于初始化子像素SP的电压时，也不会影响提供给发光元件ED的驱动电流。

图10是示出根据本公开的各种实施方式的根据设置在显示装置100中的驱动电压线DVL的结构的被提供给发光元件ED的驱动电流的仿真结果的图。

参照图10，情况1示出了在将用于向发光元件ED的阴极提供第二驱动电压Vss的电压线与用于提供用于初始化子像素SP的电压的线分开时，根据数据电压Vdata的驱动电流Ied的变化的仿真结果。

情况2示出了当第二驱动电压线DVL2将第二驱动电压Vss提供给发光元件ED的阴极，并且第二驱动电压Vss用作用于初始化子像素SP的电压时，根据数据电压Vdata的驱动电流Ied的变化的仿真结果。

从图10可以分辨出，允许第二驱动电压线DVL2提供用于初始化子像素SP的电压不影响发光元件ED的驱动。

因此，根据本公开的上述实施方式，通过将从与发光元件ED的阴极电连接的第二驱动电压线DVL2提供的第二驱动电压Vss用作用于初始化子像素SP的电压，可以减少电压线的数量。

可以通过按照与通过减少电压线的数量而确保的面积一样大的面积来增大驱动电压线DVL的宽度以减小驱动电压线DVL的电阻。因此，可以使根据电阻的电压变化最小化，并且可以提供均匀或均一的亮度。

此外，电压线的数量的减少可以增大或至少保持子像素SP的开口率或透射率，因此提供了用于实现具有更高发光效率的显示装置100或高透射率的透明显示装置的方案。

已经给出了以上描述以使本领域的任何技术人员能够制造和使用本公开的技术构思，并且已经在特定应用及其要求的背景下提供了以上描述。对所描述的实施方式的各种修改、添加和替换对于本领域技术人员而言将是显而易见的，并且在不脱离本公开的精神和范围的情况下，本文中定义的一般原理可以应用于其他实施方式和应用。以上描述和附图仅出于示例性目的提供了本公开的技术构思的示例。也就是说，所公开的实施方式旨在说明本公开的技术构思的范围。因此，本公开的范围不限于所示出的实施方式，而是应被赋予与权利要求一致的最宽范围。本公开的保护范围应该基于所附权利要求来解释，并且在其等同范围内的所有技术构思都应当被解释为被包括在本公开的范围内。