共源共栅复合开关压摆率控制

优先权要求

本申请要求于2018年12月17日提交的序列号为16/222,700的美国专利申请的优先权，其通过引用整体并入本文。

技术领域

本文总体上但非限制性地涉及电子电路，并且更具体地但非限制性地涉及用于共源共栅复合开关操作的器件、电路系统和方法，诸如可包括压摆率控制，包括用于需要电磁兼容性(EMC)的高压(HV)开关应用。

背景技术

场效应晶体管(FET)或其他晶体管可用作能够在“断开”状态和“导通”状态之间非常快速地转换的开关。在“断开”状态下，尽管在晶体管的传导端子两端施加了电压，但流过晶体管器件的电流非常少，而在“导通”状态下，尽管电流流过晶体管传导端子之间的晶体管，但可以预期该晶体管传导端子两端的电压非常小。可以通过选择施加到晶体管的控制端子(诸如FET的栅极端子)的适当的电压来控制操作晶体管的这种开关行为，而FET的传导端子(诸如FET的漏极和源极端子)负责执行提供理想的导电“导通”状态和非导电“断开”状态的开关动作。

晶体管可用作能够在“导通”和“断开”状态之间快速切换的开关，诸如用于电力转换的目的，例如，使用开关模式功率转换器，或用于电动马达控制的目的。对于某些高功率输送应用，有必要使用高压开关，该高压开关应能够在“断开”状态下传导很小的电流，尽管在晶体管的传导端子(例如，FET的漏极和源极端子)上施加了较大的电压，并且在“导通”状态下有较大电流，同时传导端子上的压降很小。

发明内容

为了实现这一目标，一种方法是制造共源共栅复合开关，该开关由两个串联的开关组成：常“开”高压晶体管(HVT)，其被设计为实现较大的“断开”状态电压和较大的“导通”状态电流的目标，和常“关”低压晶体管(LVT)，其被设计为使HVT在其“导通”和“断开”状态之间换向。这两个晶体管可以由不同的材料构成：HVT由诸如氮化镓(GaN)或碳化硅(SiC)的宽带隙(WBG)半导体构成，而LVT由诸如硅(Si)的低成本材料构成。

遗憾的是，当在“导通”和“断开”状态之间切换时，这种共源共栅复合开关经常遭受过快的转换。这些快速转换(也称为高压摆率)会导致不希望的电磁干扰(EMI)，或者在马达驱动器的情况下，会损坏马达绕组所用导线之间的绝缘。

本发明的发明人已经认识到，除了其他方面之外，在许多开关应用中均存在问题，特别是在高压开关应用中，在这些应用中，诸如例如，出于电力转换的目的，可能希望非常快速地切换一个或多个晶体管。例如，对于高功率输送，尽管在这些开关传导端子(诸如FET的漏级和源极端子)两端施加了较大的电压，但仍需要使用能够在“断开”状态下在开关传导端子之间传导零电流的高压晶体管开关。遗憾的是，如本发明的发明人所认识到的，切换太快会导致从电路辐射电磁能，这会引起电磁干扰(EMI)，继而可能潜在地违反政府关于电磁辐射的规定。特别是，当开关器件在“断开”和“导通”状态之间转换时，开关器件的传导端子(例如，漏极和源极)两端的变化电压(V

在切换的方法中，可以使用增强型(例如，在没有施加正控制电压的情况下常“关”)金属氧化物半导体FET(MOSFET)或其他FET或其他晶体管开关，这样使用驱动器电路来驱动MOSFET的栅极控制端子。(需注意：该文件认识到MOSFET不需要具有“金属”栅极，例如，多晶硅或其他此类栅极旨在被包括在术语MOSFET中，如本领域技术人员可以理解的。类似地，MOSFET不需要具有与栅极相邻的“氧化物”绝缘体，例如氮化硅或其他栅极绝缘体旨在被包括在术语MOSFET中，如本领域技术人员可以理解的。在用反相器电路或其他栅极驱动器电路驱动MOSFET时，通过FET的漏极到栅极电容(C

然而，如本发明的发明人所认识到的，可能期望添加与开关晶体管串联的另一晶体管(“共源共栅”晶体管)以形成“复合开关”。当复合开关处于“关闭”状态时，其可以耐受(“隔离”)比使用单个晶体管进行替代切换的情况下更大的漏极电压；这样的两晶体管复合开关可以包括开关低压晶体管(LVT)和共源共栅高压晶体管(HVT)。存在许多此类高压(HV)开关应用，包括例如用于电动汽车马达控制。但是，如本发明的发明人所认识到的，在复合开关中包括共源共栅晶体管使HVT的米勒电容C

为了帮助解决这些问题和其他问题，本发明人已经认识到，复合开关可以设置有附加电路系统，以帮助提供对复合开关更好的压摆率(dV/dt)控制，以限制切换期间的电磁能量辐射，降低EMI，从而帮助保护电动马达应用等中的马达绕组。附加压摆率控制电路系统可以被配置为仅为复合开关的“导通”到“断开”转换或“断开”到“导通”转换之一或对两种转换都提供压摆率控制，如本文中进一步说明的。压摆率控制电路系统可以包括二极管或晶体管耦合，并且可以包括对形成复合开关的共源共栅和开关晶体管器件的独立控制。压摆率控制电路系统可以配置为控制耗尽型(例如，常“开”)结型场效应晶体管(JFET)或复合开关(或其他宽带隙半导体共源共栅开关)的其他FET或其他共源共栅晶体管，诸如可以在复合开关“断开”时用于在某些HV应用中提供较高的隔离电压。

进一步地，本发明人还认识到，当复合开关处于“导通”状态时，通过可控地正向偏置“常开”HVT，可以提高效率和导通状态电阻。具体地，通过在“导通”状态下将HVT的栅极驱动为正，可降低其电阻，并增大其饱和电流。在HVT是结型场效应晶体管(JFET)的情况下，在这种导通状态下，可以诸如通过监测JFET的栅极-源极结电压或栅极电流来监测JFET温度。这样的温度信息可以用于控制、效率优化、故障监测或其他目的。

本发明内容旨在提供本专利申请的主题的概述。其并不旨在提供对本发明的排他性或穷尽性的解释。具体实施方式被包括在内，以提供关于本专利申请的进一步信息。

附图说明

在未必按比例绘制的附图中，相似的数字可以在不同的视图中描述类似的部件。具有不同字母后缀的相似数字可以表示类似部件的不同实例。附图通过实例而非限制性的方式总体示出了本文中讨论的各个实施例。

图1A示出了与复合开关相反的单晶体管开关方法的示例。

图1B示出了与复合开关相反的另一单晶体管开关方法的示例。

图2示出了可以包括复合开关的开关方法的示例，诸如可以包括与高压晶体管(HVT)串联的低压晶体管(LVT)。

图3A示出了切换方法的示例，诸如可以包括其中HVT的控制端子电连接至LVT的控制端子的复合开关。

图3B示出了类似于图3A所示的开关方法的示例，但是该开关方法将HVT的控制端子耦合到栅极驱动器，同时允许HVT和LVT的控制端子之间存在电压差。

图4A、图4B和图4C示出了可以使用复合开关的各种开关方法的相应示例，诸如用于提供对一个或两个开关转换的独立或不对称压摆率控制。

图5示出了一种开关方法的示例，其中耦合电路系统可以包括除了图4A、图4B或图4C的示例中所示的一个或多个二极管之外或者作为其替代的一个或多个晶体管。

图6示出了一种开关方法的示例，其中耦合电路系统可以包括耦合晶体管，诸如可以在复合开关的LVT和HVT的控制端子之间提供期望的耦合量，诸如仅在开关转换期间，如果需要的话，耦合晶体管可以使用不同的、单独的或独立的控制电压电平，也可以将其提供给HVT，或者两者兼而有之。

图7示出了根据本压摆率控制技术的说明性示例的操作方法的各方面的示例。

图8示出了根据本压摆率控制技术的说明性示例的操作方法的各方面的示例。

图9A(V

图10A(V

图11是显示了针对栅极-源极电压V

图12A显示了(对于V

图12B显示了(对于V

图13是示出了电流控制示例的电路示意图，在该电流控制示例中，当共源共栅复合开关处于“导通”状态时，复合开关可以被偏置以正向偏置JFET的栅极-源极结型二极管。

图14示出了诸如可以在图13的电流控制示例中使用的限流HVT驱动器电路系统的示例。

图15是类似于图13所示的电路示意图，但是使用了对JFET的栅极电压的固定或自适应偏置电压控制。

图16A至图16B概念性地示出了不需要闭环反馈伺服控制的合成固定电压V

具体实施方式

本发明的发明人已经认识到，除了其他方面之外，高压(HV)复合开关可以设置有附加电路系统，以帮助提供对复合开关的更好的压摆率(dV/dt)控制，以限制在切换期间可能导致非期望EMI的电磁能量辐射。附加压摆率控制电路系统可以被配置为仅为复合开关的“导通”到“断开”转换或“断开”到“导通”转换之一或对两种转换都提供压摆率控制，如本文中进一步说明的。压摆率控制电路系统可以包括二极管或晶体管耦合，并且可以包括对形成复合开关的共源共栅和开关晶体管器件的独立控制。压摆率控制电路系统可以配置为控制耗尽型(即常“开”)结型场效应晶体管(JFET)或复合开关(或其他宽带隙半导体共源共栅开关)的其他FET或其他共源共栅晶体管，诸如可以在复合开关“断开”时用于在某些HV应用中提供较高的隔离电压。

进一步地，当复合开关处于“导通”状态时，通过可控地正向偏置“常开”JFET，可以提高效率和导通状态电阻。在这种导通状态下，可以诸如通过监测JFET的栅极-源极结电压或栅极电流来监测JFET温度。这样的温度信息可以用于控制或其他目的。

为了比较，图1A示出了与复合开关相反的单晶体管开关方法100的示例。在图1A中，增强型(常“关”)开关FET 102可以包括控制或栅极端子，并且可以包括第一传导端子和第二传导端子。开关传导端子可以包括可以连接到要切换的节点106的漏极端子和可以连接到接地或其他参考节点的源极端子，诸如图1A所示。开关FET 102的栅极端子G可以由驱动器电路104驱动。驱动器电路104可以包括例如反相器电路、非反相缓冲电路等。图1A中明确示出了开关晶体管的栅极-漏极电容C

在图1A的示例中，当切换FET 102时，可以自然地获得对要切换的节点106的dV/dt压摆率控制。当节点106处FET 102的漏极处的电压相对于FET 102的源极处的稳定接地电压或其他参考电压发生变化时，FET 102的C

dV/dt＝I

图1B示出了与复合开关相反的另一单晶体管开关方法150的示例。在图1B的示例中，可以在驱动器104和FET 102的栅极G之间添加电阻来控制电流。在图1B的示例中，驱动器104的源极电流受到放置在驱动器104的输出和FET 102的栅极G之间的电阻R

图2示出了可以包括复合开关201的开关方法200的示例。复合开关可包括增强型(常“关”)低压晶体管(LVT)，诸如开关FET 202，或与共源共栅高压晶体管(HVT)串联的其他晶体管(例如，双极、场效应等)，该共源共栅高压晶体管为诸如共源共栅耗尽型(常“开”)JFET 203或其他共源共栅晶体管(例如MOSFET、HEMT或其他场效应或其他晶体管等)。耗尽型JFET 203或其他类型的耗尽型HVT可以有助于改善复合开关的隔离电压，即当202、203形成的复合开关处于“断开”状态时，开关节点206和开关FET 202的源极所耦合的接地或参考节点之间的电压量。可以使用与开关FET 202类型不同的半导体来制造耗尽型共源共栅JFET 203。例如，耗尽型共源共栅JFET 204可以包括宽带隙半导体材料，以有助于改善耗尽型共源共栅JFET 203两端以及继而改善复合开关201两端的隔离电压。JFET 203的这种宽带隙半导体材料可以包括例如诸如GaN或SiC的化合物半导体。宽带隙半导体JFET可以现成地用作耗尽型器件。然而，尽管在本文中强调了JFET，但是可以使用其他类型的晶体管。

如图2的示例中所示，可以期望构造复合晶体管开关(“复合开关”)201，这样使用与高压常开型JFET 203或其他高压FET(HVT)或其他HVT串联的低压增强型(常“关”)开关FET 202(LVT)来构造。JFET 203能够在其断开状态下耐受较大的电压，但是由于它是常开型(例如，其需要负的栅极-源极电压来断开)，因此所包含的常关型增强型MOSFET开关FET202与JFET 203的源极串联在一起。

如果通过在其栅极G上设置零伏来断开FET 202，则节点208处FET 202的漏极将充电至JFET 203断开所需的(正)电压，因为这会导致JFET 203经历负栅极-源极电压。如上所述，FET 202和JFET 203的这种串联共源共栅布置的有益效果是允许将不同的半导体材料用于这些器件中的每一个，可以针对其特定用途选择或配置每种半导体材料。但是，JFET203的漏极到栅极电荷在FET 202的源极端子处直接分路到复合晶体管201的源极(经由JFET 203的栅极到FET 202的源极的连接，如图2所示)，而不是反馈到FET 202的栅极G，后者连接到栅极驱动器电路104的输出。因此，在图2的示例中，可以说JFET 203在节点208处将FET 202的栅极G与FET 202的漏极处的其漏级电压屏蔽。因此，图2所示的FET 202(继而是复合晶体管201)没有经历从其开关节点206到栅极节点G的米勒反馈。这可能导致对开关节点206的较大的未良好控制的DV/dt并导致EMI，即使已控制了驱动器电路104所提供的栅极电流。

图3A示出了开关方法300的示例，诸如可以包括复合开关201，其中JFET 203的栅极电连接到FET 202的栅极G，而不是如图2的示例所示电连接到FET 202的源极。图3A所示的开关方法300可以有助于解决开关方法200的某些问题，诸如以上相对于图2所解释的。如图3A所示，在切换期间，对JFET 203的C

图3B示出了类似于图3A中所示的开关方法350的示例，但是其认识到可能期望由栅极驱动器电路104提供JFET 203的C

如果偏移电压V

图4A示出了可以使用复合开关201的开关方法400的示例，其中耦合电路系统可以包括第一二极管D

在图4A中，当复合开关201断开时，D

在图4A中，当复合开关201导通时，D

图4B示出了可以使用复合开关201的开关方法420的示例，其中耦合电路系统可以包括第一二极管D

在图4B中，当复合开关201导通时，D

在图4B中，当复合开关201断开时，D

图4C示出了可以使用复合开关201的开关方法450的示例，其中耦合电路系统可以包括第一二极管D

在图4C中，当复合开关201导通时，D

在图4C中，当复合开关201断开时，D

如上所述，可以选择或确立偏移电压V

图5示出了一种开关方法500的示例，其中耦合电路系统可以包括除了图4A、图4B或图4C的示例中所示的一个或多个二极管之外或者作为其替代的一个或多个晶体管。在图5的示例中，二极管D

在图5的示例中，如由耦合到FET 202的源极的BJT Q

图5所示示例的变体可以包括将MOSFET或BJT或其他类型的晶体管用于Q

图6示出了开关方法600的示例，其中耦合电路系统可以包括诸如耦合FET 625的耦合晶体管，该耦合晶体管的传导端子可以位于JFET 203的栅极和MOSFET驱动器电路104A的输出之间，该MOSFET驱动器电路也连接到FET 202的栅极G。可以包括单独的JFET驱动器电路104B，以在复合开关201的“导通”和“断开”状态下将JFET 203的栅极驱动到期望的相应电压。可以从与提供给MOSFET驱动器电路104A的电源不同的(例如，电压较高或电压较低、上电源轨)电源向单独的JFET驱动器电路104B供电。驱动器电路104A-B中的一者或两者可以是限流的，诸如通过适当地选择驱动器电路104A-B中的一者或两者内的输出上拉或下拉晶体管中的一者或两者来限流。例如，JFET驱动器电路104B可以包括输出上拉晶体管，该输出上拉晶体管的大小被设定为限流的，使得其在JFET 203的栅极处的输出电压呈现JFET203将允许的任何特定电压。

在图6中复合开关201从“导通”到“断开”或从“断开”到“导通”的期望的一个或两个开关转换期间，仅需要“选通”或类似地短暂地导通耦合FET 625，而在完成向这种状态的转换之后，在复合开关201的“导通”状态或“断开”状态中的一个或两个期间，耦合FET 625不需要保持导通。施加到耦合FET 625的栅极端子的电压不必限于落入用于向MOSFET驱动器电路104A供电的上电源轨和下电源轨(例如，V

例如，这可以允许在需要时通过限流MOSFET驱动器电路104A限制节点206的压摆率，但在开关转换之后，JFET可以通过其自身的JFET驱动器电路104B偏置，同时复合开关201保持在其“导通”状态或“断开”状态。这允许以比JFET 203的源极处的电压更正的电压来驱动JFET 203的栅极，诸如可以有助于减小JFET 203的沟道电阻并增加其电导，诸如在复合开关的“导通”状态期间。在此开关转换结束之后，可以禁用耦合晶体管625，从而允许驱动器104A完全增强FET 202，而没有多余的电流流入JFET 203的栅极。因此，FET 202可以被完全增强并且不会遭受高的“导通”电阻。

然后可以允许驱动器104B独立于FET 202的栅极处的电压来驱动JFET 203的栅极。可能希望JFET 203的栅极稍微为正，以增加或最大化JFET 203的电导，而不是用如此强的电流来驱动它，以致于由于栅极二极管传导而引起过多功率损耗。驱动器104B可以被配置为提供有限的电流，从而在增加或最大化JFET 203的电导的同时避免过多的功率损耗。

如本文所述，用于提供耦合电路系统的各种技术诸如可以有助于适当地控制复合开关的高压晶体管(HVT)和低压晶体管(LVT)，可以有助于提供诸如可以包括开关节点的压摆率被良好控制的高压开关操作的优点，以抑制或限制可能从电路辐射的、政府法规或特定应用的需要所阻止的EMI。

图7示出了根据本发明技术的说明性示例的操作方法700的各方面的示例。在702处，可以使用诸如栅极驱动器电路104的第一栅极驱动器电路来驱动复合开关的LVT(例如，LVFET)的控制端子(例如，栅极端子)，该第一栅极驱动器电路可以是限流的，如本文所解释的。在704处，可以诸如通过使用晶体管或二极管中的至少一者在HVT和LVT的控制端子之间提供受控耦合来限制复合开关的开关节点的压摆率，诸如在开关转换期间，诸如通过使用用于驱动LVT的电流驱动器电路的驱动电流限制来限制HVT的米勒电容C

图8示出了根据本发明技术的说明性示例的操作方法800的各方面的示例。在802处，可以使用第一驱动器电路来驱动复合开关的HVT的控制端子。在804处，可以使用第二驱动器电路来驱动LVT的控制端子。在806处，如果需要，例如可以仅在开关转换期间，诸如通过选通在LVT和HVT的控制端子之间提供受控耦合(例如，经由耦合晶体管)。耦合晶体管控制端子电压不必通过提供给第一驱动器电路和第二驱动器电路中的一者或两者的电源电压来限制。第一驱动器电路和第二驱动器电路的电源不必相同；例如，其可以用于为耦合到LVT的驱动器电路提供更高的电源电压以提供LVT的更低的“导通”电阻。

本文所述的具有与常关型低压晶体管(LVT)串联的高压晶体管(HVT)的共源共栅复合晶体管开关结构可以被配置为使得HVT的电荷耦合到LVT的栅极，诸如使用一个或多个晶体管、一个或多个二极管或其组合，以允许控制HVT的漏极dV/dt，同时允许HVT和LVT具有不同的栅极电压。复合晶体管开关可为开关的开关节点处的正dV/dt和负dV/dt开关转换提供不同的电流路径，例如，使得第一路径可将其电荷馈送到LVT的栅极，而另一第二路径并不如此，从而在需要时允许不对称的dV/dt控制。如本文所述，复合晶体管可以配置为在一个或两个开关转换中将所需部分的HVT的栅极电流耦合到LVT的栅极。如本文所述，可以某种方式限制馈送到LVT开关晶体管的栅极的电流，以控制HVT的dV/dt。可以提供耦合晶体管，诸如可以诸如仅在开关转换期间主动地驱动(例如，以受控方式选通或以其他方式短暂地导通)，以在开关转换期间动态地控制耦合，同时允许在复合开关不进行开关转换而是保持其“导通”或“断开”状态之一时，独立地控制HVT和LVT的控制节点。进一步地，可以将HVT栅极驱动到比其源节点更正的电压——不受用于控制LVT的正电压电平的影响，以提高HVT的“导通”状态电导。

JFET通常是耗尽型(即常开)器件，这意味着当JFET的栅极-源极电压(V

对于电力电子电路系统，“常开”特性可能是不希望的。例如，如果功率电子电路在控制电路取得控制之前(例如，在上电或复位条件下)就已通电，则“常开”开关可能会传导较大且不受控制的电流，甚至可能会因此而损坏。因此，可能需要“常关”特性。这可以通过在复合开关设置中添加与“常开”JFET高压晶体管(HVT)串联的“常关”的低压晶体管(LVT)来实现。

返回到图2，如图所示，当在复合开关201中使用“常开”JFET 203作为与LVTFET202串联的共源共栅HVT器件时，当复合开关201处于“导通”状态时可以将JFET 203的栅极-源极电压驱动为零伏，其中JFET 203和LVT FET 202两者均导通并传导。这可以通过将JFET 203的栅极端子电连接到FET 202的源极端子来实现。在这样的状态下，JFET 203的栅极-源极结型二极管未被正向偏置。

虽然对于JFET 203使用“常关”JFET可以避免使用串联连接的“常关”的LVTFET202来使用正向控制电压驱动信号进行开关的需要，但是这种常关型JFET更加复杂、制造昂贵且不常见，并且对于许多应用而言可能是成本高昂的。

本发明的发明人还已经认识到，除其他外，尽管将正的栅极驱动电压施加至共源共栅HVT JFET 203的栅极(即，相对于JFET 203的源极为正，以使JFET 203的栅极-源极结型二极管正向偏置)不会增加图2所示使用“常开”JFET 203的电路系统的交换行为，这样做仍然具有价值。更具体地，诸如当复合开关201处于“导通”状态时，这样做可以显著改善JFET 203的传导。它可以减小JFET 203的导通状态电阻，并且可以有利地帮助增加JFET203离开其“线性”工作区域并进入其“饱和”工作区域时JFET 203的漏级-源极电流I

返回图6，在复合开关201的导通状态期间，可以采用用于JFET 203的驱动器电路来对JFET 203的栅极进行正向偏置。

在JFET 203的栅极-源极结被正向偏置的状态下，JFET 203的这种正向偏置结电压(或相应的栅极电流)也可以用作JFET 203的温度的指示。JFET 203的正向偏置结电压V

图9A(V

图10A(V

图11是显示了针对栅极-源极电压V

图12A显示了(对于V

图12B显示了(对于V

图13是示出其中复合开关201可以由偏置电路系统1302偏置的示例的电路示意图，该偏置电路系统可以包括HVT栅极驱动器电路1304，该HVT栅极驱动器电路包括耦合到JFET 203的栅极的输出端子，并且该HVT栅极驱动器电路1304被配置为当共源共栅复合开关201处于“导通”状态时，对JFET 203的栅极进行偏置，以使JFET 203的栅极-源极结型二极管正向偏置。HVT栅极驱动器电路1304可以包括JFET栅极偏置电压控制电路系统或JFET栅极偏置电流控制电路系统中的至少一者，以在共源共栅复合开关201处于“导通”状态时控制JFET 203的栅极-源极结型二极管的正向偏置量。在图13的示例中，HVT栅极驱动器电路1304可以包括诸如电流源I

在图13的示例中，偏置电路系统1302可以包括被配置为偏置“常开”或耗尽型JFET203的栅极的HVT栅极驱动器电路1304，该HVT栅极驱动器电路可以与LVT栅极驱动器电路1306分离，该LVT栅极驱动器电路可以被配置为偏置“常关”或增强型LVT FET202的栅极，尽管为了使复合开关201换向它们的开关时序可以在很大程度上重合。HVT栅极驱动器电路1304和LVT栅极驱动器电路1306两者都可以具有高输入阻抗，并且可以由上电源轨VDD和下电源轨VSS供电，该下电源轨VSS可以是接地或者可以是另一个参考节点。尽管LVT栅极驱动器电路1306可以具有低输出阻抗，但是HVT栅极驱动器电路1304可以具有由限流电流源I

在复合开关201的开关期间，可能希望I

在图13所示的示例中，可以注意到，LVT FET 202及其LVT栅极驱动器电路1306可以主要负责将复合开关201在其“导通”和“断开”状态之间进行换向。HVT栅极驱动器电路1304可以主要负责增强处于“导通”状态的JFET 203的电导。因此，就复合开关201中的HVTJFET 203和LVT FET 202的定时操作而言，向LVT栅极驱动器电路1306和HVT栅极驱动器电路1304提供控制信号并进行定时的控制电路系统可以配置为具有断开定时，以在FET 202仍然导通的同时开始断开JFET 203，从而使得可以通过“导通”的FET 202而不是通过JFET203的漏极并通过与其相连的电路然后关闭FET 202来释放JFET 203的沟道区域中积累的电荷。可以通过包括非重叠时钟电路系统等的控制电路系统来实现这种“导通”到“断开”切换的定时。

图13还示出了包括温度感测电路系统(诸如温度感测放大器1308)的示例，该温度感测电路系统的反相输入端子电连接或耦合到JFET 203的源极端子，并且其非反相输入端子电连接或耦合到JFET 203的栅极端子。通过以这种或类似方式测量JFET 203的栅极-源极电压V

图14示出了HVT驱动器电路系统1304的示例，诸如可以包括反相器电路(P3，N1)，诸如可以经由电流镜电路(P1、P2)的电流镜输出晶体管P2连接至上电源轨VDD，诸如可以由参考电流源或灌电流I

图15是类似于图13所示的电路示意图，其使用JFET 203的栅极电压的偏置电压控制，诸如用于可控地正向偏置JFET 203的栅极-源极结。在图15的示例中，复合开关201可以由偏置电路系统1502偏置，该偏置电路系统可以包括HVT栅极驱动器电路1504，该HVT栅极驱动器电路包括耦合到JFET 203的栅极的输出端子，并且该HVT栅极驱动器电路1504被配置为当共源共栅复合开关201处于“导通”状态时，对JFET 203的栅极进行偏置，以使JFET203的栅极-源极结型二极管正向偏置。

因此，图15示出了可以不通过使用限流电流源来限制JFET 203的栅极电流，诸如参考图14所示和所述的那样，而是通过利用精心选择的低阻抗电压源来驱动JFET 203的栅极电压。在图15的示例中，HVT驱动器电路系统1504不需要是限流的。替代地，可以仔细地控制为HVT驱动器电路系统1504供电的上电源电压轨V

图16A至图16B概念性地示出了不需要如图15中所示的闭环反馈伺服控制的合成固定电压V

在本文所述的包括温度监测的示例的进一步的示例中，复合开关电路系统还可以包括无线或有线通信电路系统，以将关于温度或另一JFET参数的信息传递给本地或远程监测接口电路，诸如可以用于提供对JFET温度、JFET工作、JFET老化、共源共栅复合开关操作或共源共栅复合开关老化中至少一项的指示。

在本文所述示例的进一步的示例中，开关电路系统可以包括负载电流监测电路系统，以监测通过复合开关的负载电流。控制电路系统可以耦合到负载电流监测电路系统，并且可以被配置为至少部分地基于负载电流控制复合开关的至少一部分的JFET栅极偏置电压、JFET栅极电流偏置或开关定时控制信号中的至少一者。例如，在高负载电流条件下，可能希望具有较低的JFET 203的导通状态电阻，因此，与较低的负载电流条件相比，需要以更大的栅极电流对JFET 203进行偏置。类似地，可能期望在较高的负载电流下更快地切换到JFET 203的较低的导通状态电阻，从而可以允许在高负载电流条件下的断开到导通的转换电流在更高的负载电流条件下更高。

应当认识到，本文所述的开关电路系统可以被包括在开关模式电源电路系统、电源断开电路系统、马达驱动器电路系统或机电换能器驱动器电路系统中的至少一者中或与之组合。

上述描述包括对附图的引用，该附图是具体实施方式的一部分。附图通过说明的方式示出了其中可以实践本发明的具体实施例。这些实施例在本文中也被称为“实例”。这样的实例可以包含除了所显示或所描述的元件之外的元件。然而，本发明人还考虑了仅提供所显示或所描述的那些元件的实例。此外，本发明人还考虑了关于特定示例(或其一个或多个方面)或关于本文示出或描述的其他实例(或其一个或多个方面)使用示出或描述的那些元件(或其一个或多个方面)的任何组合或排列的示例。

如果本文件与通过引用结合的任何文件之间发生用法上的不一致，则以本文件中的用法为准。

在本文件中，如在专利文件中常见的那样，使用术语“一种”或“一个”用来包括一个或多于一个，这独立于“至少一个”或者“一个或多个”的任何其他实例或用法。在本文件中，除非另有说明，否则术语“或”用于表示非排他性的或，使得“A或B”包括：“A但不包括B”，“B但不包括A”，以及“A和B”。在本文件中，使用术语“包括(including)”和“其中(inwhich)”作为相应术语“包含(comprising)”和“其中(wherein)”的简明英语等同物。另外，在以下权利要求中，术语“包括”和“包含”是开放式的，即系统、器件、物品、组合物、制剂或过程包括除权利要求中在该术语之后列出的元件之外的元件，仍然被认为属于该权利要求的范围。此外，在所附权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并且不旨在对其对象施加数字要求。

本文描述的方法示例至少部分地可以是机器或计算机实现的。一些示例可以包括计算机可读介质或机器可读介质，所述计算机可读介质或机器可读介质编码有可操作以配置电子设备以执行如以上示例中所述的方法的指令。这种方法的实现方式可以包括代码，诸如微代码、汇编语言代码、更高级语言代码等。此类代码可以包括用于执行各种方法的计算机可读指令。代码可以构成计算机程序产品的一部分。进一步地，在示例中，代码可以如在执行期间或其他时间有形地存储在一个或多个易失的、非瞬态的或非易失的有形计算机可读介质上。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如，高密度磁盘和数字视频光盘)、磁带、记忆卡或记忆棒、随机存取存储器(RAM)、只读存储器(ROM)等。

上面的描述旨在作为说明性的，而非限制性的。例如，上述示例(或其一个或多个方面)可以彼此结合使用。在审阅以上描述后，诸如可以由本领域普通技术人员使用其他实施例。说明书摘要被提供以符合37C.F.R.§1.72(b)，以允许读者快速确定技术公开的性质。在提交时应理解，其不会被用来解释或限制权利要求的范围或含义。而且，在以上具体实施方式中，可以将各种特征组合在一起以简化本公开。这不应当被解释为意图是未主张保护的公开功能对于任何权利要求是必不可少的。相反，发明主题可能在于少于特定公开实施例的所有特征。因此，以下权利要求由此作为实例或实施例并入具体实施方式中，每个权利要求作为单独的实施例而独立存在，并且可以预期的是，此类实施例可以以各种组合或排列的方式彼此进行组合。本发明的范围应参考所附权利要求连同此类权利要求所享有的同等权利的全部范围来确定。