存储器系统中的动态读取电平阈值
文献发布时间:2023-06-19 18:35:48
技术领域
本公开的实施例大体上涉及存储器子系统,且更确切地说,涉及存储器子系统中的动态读取电平阈值。
背景技术
存储器子系统可以是存储系统、存储器模块或存储装置和存储器模块的混合。存储器子系统可以包含存储数据的一或多个存储器装置。存储器装置可以是例如非易失性存储器装置和易失性存储器装置。一般来说,主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。
发明内容
本公开的实施例提供一种系统,其包括:存储器装置;以及处理装置,其可操作地与所述存储器装置耦合以执行包括以下各项的操作:确定所述存储器装置的单元的第一当前操作特性值;从第一操作特性阈值集中识别第一操作特性阈值,其中所述第一当前操作特性值满足基于所述第一操作特性阈值的第一操作特性阈值准则;从多个写入到读取(W2R)延迟时间阈值集中识别对应于所述第一操作特性阈值的W2R延迟时间阈值集,其中所述集中的所述W2R延迟时间阈值中的每一者与相应读取电压电平相关联;从所述W2R延迟时间阈值集中识别W2R延迟时间阈值,对于所述W2R延迟时间阈值,所述存储器装置的所述单元的当前W2R延迟时间满足相关联W2R延迟时间阈值准则;以及识别与所识别的W2R延迟时间阈值相关联的读取电压电平。
本公开的另一实施例提供一种非暂时性计算机可读媒体,其包括指令,所述指令在由处理装置执行时使所述处理装置执行包括以下各项的操作:识别与存储器装置的单元相关联的当前循环计数;从循环计数范围集中识别包含所述当前循环计数的循环计数范围;从多个写入到读取(W2R)延迟时间范围集中识别对应于所述循环计数范围的W2R延迟时间范围集,其中所述W2R延迟时间范围中的每一者表示多个W2R延迟时间,并且与用于对具有在所述W2R延迟时间范围内的W2R延迟时间的所述存储器装置的单元执行读取操作的对应读取电压电平相关联;识别所述存储器装置的所述单元的W2R延迟时间,其中所识别的W2R延迟时间是基于由所述存储器装置的所述单元执行的写入操作与读取操作之间的时间差;从所述延迟时间范围集中识别包含所述存储器装置的所述单元的所述W2R延迟时间的W2R延迟时间范围;识别对应于所识别的W2R延迟时间范围的所述读取电压电平;以及基于所识别的读取电压电平在所述存储器装置的所述单元处执行读取操作。
本公开的又一实施例提供一种方法,其包括:确定存储器装置的单元的第一当前操作特性值;从第一操作特性阈值集中识别第一操作特性阈值,其中所述第一当前操作特性值满足基于所述第一操作特性阈值的第一操作特性阈值准则;从多个写入到读取(W2R)延迟时间阈值集中识别对应于所述第一操作特性阈值的W2R延迟时间阈值集,其中所述集中的所述W2R延迟时间阈值中的每一者与相应读取电压电平相关联;从所述W2R延迟时间阈值集中识别W2R延迟时间阈值,对于所述W2R延迟时间阈值,所述存储器装置的所述单元的当前W2R延迟时间满足相关联W2R延迟时间阈值准则;以及识别与所识别的W2R延迟时间阈值相关联的读取电压电平。
附图说明
根据下文给出的详细描述和本公开的各种实施方案的附图,将更充分地理解本公开。然而,图式不应视为将本公开限制于具体实施例,而是仅用于解释和理解。
图1示出根据本公开的一些实施例的包含存储器子系统的实例计算系统。
图2A-2C示出根据一些实施例的电压移位的实例。
图3A示出根据一些实施例的调整写入到读取延迟时间阈值的示例延迟时间阈值确定器。
图3B示出根据一些实施例的使用可调整写入到读取延迟时间阈值的示例读取电平确定器。
图4A是根据一些实施例的调整延迟时间阈值和确定对应读取电平的示例方法的流程图。
图4B是根据一些实施例的调整延迟时间范围和使用对应读取电平执行读取操作的示例方法的流程图。
图5A-5C示出根据一些实施例的包含与存储器子系统的示例操作特性值相对应的示例写入到读取延迟时间集的表。
图6A-6C示出根据一些实施例的包含与存储器子系统的示例操作特性值相对应的示例写入到读取延迟时间偏移集的表。
图7是本公开的实施方案可在其中操作的示例计算机系统的框图。
具体实施方式
本公开的方面涉及基于操作特性的变化使用可调整写入到读取延迟阈值根据写入到读取延迟对存储器子系统中的存储器进行读取电压调整。存储器子系统可以是存储装置、存储器模块,或存储装置和存储器模块的组合。下文结合图1描述存储装置和存储器模块的实例。一般来说,主机系统可以利用存储器子系统,所述存储器子系统包含一或多个组件,例如存储数据的存储器装置。主机系统可提供数据以存储于存储器子系统处,且可请求从存储器子系统检索数据。
存储器子系统可以包含高密度非易失性存储器装置,其中当没有电力被供应到存储器装置时需要数据的保持。非易失性存储器装置的一个实例是包含非易失性存储器单元阵列的三维交叉点(“3D交叉点”)存储器装置。3D交叉点存储器装置可以结合可堆叠交叉网格化数据存取阵列基于体电阻的改变来进行位存储。另一实例是“与非”(NAND)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置是一或多个裸片的封装。每个裸片可由一或多个平面组成。对于一些类型的非易失性存储器装置(例如,NAND装置),每个平面由物理块集组成。每个块由页集合组成。每个页由存储器单元(“单元”)集组成。单元是存储信息的电子电路。取决于单元类型,单元可存储一或多个二进制信息位,且具有与所存储的位数相关的各种逻辑状态。逻辑状态可以由二进制值(例如“0”和“1”)或这些值的组合表示。
存储器装置可以由布置在二维或三维网格中的位构成。存储器信元蚀刻到列(下文也称为位线)和行(下文也称为字线)的阵列中的硅晶片上。字线可以指存储器装置的存储器单元的一或多个行,所述一或多个行与一或多个位线一起使用以生成存储器单元中的每一个的地址。位线和字线的相交点构成存储器信元的地址。下文中,块是指用于存储数据的存储器装置的单元,并且可以包含存储器单元的群组、字线群组、字线或个别存储器单元。可以将一或多个块分组在一起以形成存储器装置的平面,以便允许在每个平面上进行并发操作。存储器装置可被称为“驱动器”,其具有分层在多个“叠组”中的多个裸片。
可使用具有读取电压电平的信号(例如,施加到存储器阵列的字线)来执行读取操作。读取阈值电压电平或值(在本文中为“读取电压电平”)可以是施加到存储器装置的存储器单元以读取存储在存储器单元处的数据的特定电压。例如,如果特定存储器单元的阈值电压被识别为低于施加到特定存储器单元的读取电压电平,则存储在特定存储器单元处的数据可以是特定值(例如,‘1’),并且如果特定存储器单元的阈值电压被识别为高于读取电压电平,则存储在特定存储器单元处的数据可以是另一个值(例如,‘0’)。因此,可将读取电压电平施加到存储器单元以确定存储在存储器单元处的值。
在常规的存储器子系统中,当存储器单元的阈值电压编程分布发生改变时,相对于改变后的阈值电压,读取电压电平的施加可能是不精确的。例如,存储器单元可被编程为具有低于读取电压电平的阈值电压。经编程阈值电压可以随着时间推移而改变,并且可转变为高于读取电压电平。例如,存储器单元的阈值电压可从最初低于读取电压电平转变为高于读取电压电平。因此,在将读取电压电平施加到存储器单元时,与阈值电压尚未转变时最初存储的值相比,存储在存储器单元处的数据可能被误读或误解为错误的值。
对于某些存储器类型(即,对于采用某些类型的存储媒体的存储器子系统),错误率可以随着时间推移而改变。确切地说,一些非易失性存储器具有随着时间推移而移动或“漂移”得更高的阈值电压编程分布。在给定的读取电压电平(即,作为读取操作的一部分施加到存储器单元的电压的值)下,如果阈值电压编程分布移动,那么某些可靠性统计数据也可能受到影响。可靠性统计数据的一个实例是位错误率(BER)。BER可以被定义为错误位的数目与存储在存储器子系统的单元中的所有数据位的数目的比率,其中单元可以是整个存储器子系统、存储器装置的裸片、码字的集合,或存储器子系统的任何其它有意义的部分。
阈值电压编程分布的漂移速度或速率以及常规存储器子系统的对应BER会受到存储器子系统的一或多个操作特性的影响。示例操作特性包含耗损条件(例如,写入计数)、裸片温度和写入到读取(W2R)延迟时间(即,当写入存储器装置的存储器单元(例如,存储器页)时与当读取所述存储器单元时之间流逝的时间段)。例如,当经历相同的W2R延迟时间时,较高裸片温度下的漂移速度比较低温度下的漂移速度更快。在另一实例中,与较短的W2R延迟时间相比,较长的W2R延迟时间产生较大的阈值电压漂移。在此实例中,较长的W2R延迟时间的读取重试触发率(即,触发纠错处理的错误率)高于较短的W2R延迟时间的读取重试触发率。
现有存储器子系统通过建立一或多个静态W2R延迟时间范围并将读取电压电平与每个静态W2R延迟时间范围相关联而基于W2R延迟时间调整读取电压电平。通过测量当前W2R延迟时间并识别当前W2R延迟时间所对应的静态W2R延迟时间范围,在适当时间调整读取电压电平。然后,使用与所识别的静态W2R延迟时间范围相关联的读取电压电平来执行读取操作。例如,可以通过存储器子系统的漂移跟踪特性定义两个静态W2R延迟时间范围(具有相关联W2R延迟时间阈值):第一阈值具有50,000个写入循环的值,并且第二阈值具有100,000个写入循环。每个阈值可以对应于静态写入循环范围的边界或端点。因此,在此实例中,第一阈值对应于0-50,000个循环的第一静态范围,并且第二阈值对应于50,000-100,000循环的第二静态范围。
漂移跟踪特征将第一静态W2R延迟时间阈值与针对第一静态写入循环范围优化的第一读取电压电平相关联,并将第二静态W2R延迟时间阈值和针对第二静态写入循环范围优化的第二读取电压电平相关联。漂移跟踪特征可以在存储器子系统操作期间的适当时间测量当前W2R延迟时间,并基于当前W2R延迟时间所属的静态范围调整读取电压电平。例如,如果当前W2R延迟时间属于以第一阈值端点的第一静态范围,则读取电压电平被设置为第一读取电压电平,因为第一读取电平与第一静态阈值相关联。如果当前W2R延迟时间属于以第二阈值端点的第二静态范围,则读取电压电平被设置为第二读取电压电平,因为第二读取电压电平与第二静态阈值相关。
漂移跟踪特征所使用的静态W2R延迟阈值被设置为满足存储器装置的可接受BER。预设的静态W2R延迟阈值在存储器装置的多个不同生命周期阶段(包含生命开始(BOL)阶段、生命中期(MOL)阶段和生命结束阶段(EOL))期间恒定不变。因此,在操作中,漂移跟踪特征使用针对特定操作特性优化的静态W2R延迟时间阈值,所述特定操作特性例如特定耗损条件(例如,对应于EOL阶段的写入计数范围)和特定温度。然而,用于准确地确定读取电压电平是否具有第一值或第二值的适当W2R延迟阈值可以随着存储器装置的耗损条件、温度和/或其它操作特性而变化,因为操作特性影响阈值电压移位量。用于调整读取电压电平的静态W2R延迟阈值不一定适用于在某些操作条件下准确地确定读取电压电平,例如与静态W2R延迟阈值优化的条件或温度显著不同的耗损条件或温度。因此,使用静态W2R延迟阈值由于读取错误和读取重试更频繁发生而导致系统性能退化,并且由于重试读取操作的次数增加而导致性能退化加剧。
本公开的方面通过使用基于将写入到读取延迟时间与根据存储器子系统的操作特性的变化调整的一或多个时间阈值进行比较的读取电压调整技术来解决上述和其它缺陷。在一个实施方案中,每个延迟时间阈值与读取电压电平相关联,并且存储器子系统通过确定当前写入到读取延迟时间并确定当前写入到读取延迟时间对应于哪个延迟时间阈值(例如,超过但不超过任何更高的延迟时间阈值)来识别用于读取操作的读取电压电平。对应于当前写入到读取延迟时间的延迟时间阈值具有相关联读取电压电平,存储器子系统可以使用所述读取电压电平来执行读取操作。例如,存储器子系统可以基于读取操作与写入操作之间的时间差来确定当前写入到读取延迟时间。
存储器子系统基于存储器子系统的操作特性(例如循环计数、操作温度、存储器装置的哪一层包含要读取的单元或所述层的哪一区域包含要读取单元)来调整延迟时间阈值。存储器子系统可以使用从操作特性值到延迟时间阈值的映射,基于操作特性的特定值来确定延迟时间阈值。映射可以指定多个延迟时间阈值,以及每个延迟时间阈值将用于的操作特性值(例如,作为阈值或范围)。延迟时间阈值可以指定为特定值或应用于特定值的偏移。存储器子系统可以在操作期间的适当时间,例如在特定循环计数阈值处、响应于操作特性的改变、在周期性时间或基于其它准则来调整写入到读取延迟时间阈值。
在其它实施方案中,存储器子系统可以保持多个写入到读取延迟时间范围,并且根据操作特性的变化调整范围的端点。范围的端点可以对应于上文描述的延迟时间阈值。与上文描述的延迟时间阈值的调整类似,基于适当时间的操作特性调整范围。每个范围与读取电压电平相关联。存储器子系统可以使用与当前读取到写入延迟下降到的范围相关联的读取电压电平来执行读取操作。
本公开的优点包含但不限于在一系列操作条件下改进的性能,包含与写入计数、温度条件、存储器装置层和存储器装置层的区域相关的耗损条件。不同层(或层的区域)可以具有影响延迟时间阈值的不同物理性质,有利的是,可以基于存储器子系统的一或多个操作特性(例如写入计数、温度电平、层或层的区域)来识别和应用调整后的写入到读取延迟阈值。基于操作特性调整W2R延迟改进更广泛操作特性范围的效率和性能,这些操作特性不同于可以优化静态写入到读取延迟阈值的操作特性。在这些更广泛操作特性范围内改进的效率和性能可以包含例如更少的错误和读取重试,这也可以使得媒体退化更慢。
图1示出根据本公开的一些实施例的包含存储器子系统110的示例计算系统100。存储器子系统110可包含媒体,例如一或多个易失性存储器装置(例如,存储器装置140)、一或多个非易失性存储器装置(例如,存储器装置130)或此类的组合。
存储器子系统110可以是存储装置、存储器模块,或存储装置和存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器以及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小型DIMM(SO-DIMM)以及非易失性双列直插式存储器模块(NVDIMM)。
计算环境100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中,主机系统120耦合到不同类型的存储器子系统110。图1示出耦合到一个存储器子系统110的主机系统120的一个实例。主机系统120使用存储器子系统110,例如,将数据写入到存储器子系统110以及从存储器子系统110中读取数据。如本文所使用,“耦合到”通常是指组件之间的连接,其可以是间接通信连接或直接通信连接(例如,没有中间组件),无论是有线还是无线的,包含例如电连接、光学连接、磁连接等的连接。
主机系统120可以是计算装置,例如台式计算机、笔记本电脑、网络服务器、移动装置、载具(例如,飞机、无人机、火车、汽车或其它运输工具)、物联网(IoT)装置、嵌入式计算机(例如,包含在载具、工业设备或联网商用装置中的嵌入式计算机),或包含存储器和处理装置的此类计算装置。主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接的SCSI(SAS)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时,主机系统120可进一步利用NVM高速(NVMe)接口来存取存储器组件(例如,存储器装置130)。物理主机接口可以提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据和其它信号的接口。
存储器装置可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如,存储器装置140)可以是但不限于随机存取存储器(RAM),例如动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)。
非易失性存储器装置(例如,存储器装置130)的一些实例包含与非(NAND)类型快闪存储器和就地写入(write-in-place)存储器,例如三维交叉点(“3D交叉点”)存储器。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列而基于体电阻的改变来进行位存储。另外,与许多基于闪存的存储器对比,交叉点非易失性存储器可执行就地写入操作,其中可在不预先擦除非易失性存储器单元的情况下对非易失性存储器单元进行编程。
尽管描述了例如3D交叉点型存储器之类的非易失性存储器组件,但是存储器装置130可以基于任何其它类型的非易失性存储器,例如与非(NAND)、只读存储器(ROM)、相变存储器(PCM)、自选存储器、其它基于硫族化物的存储器、铁电随机存取存储器(FeRAM)、磁随机存取存储器(MRAM)、或非(NOR)快闪存储器,以及电可擦除可编程只读存储器(EEPROM)。
一种类型的存储器单元,例如,单层级单元(SLC)可每单元存储一个位。其它类型的存储器单元,例如多层级单元(MLC)、三层级单元(TLC)和四层级单元(QLC)可每单元存储多个位。在一些实施例中,存储器装置130中的每一者可包含一或多个存储器单元阵列,例如SLC、MLC、TLC、QLC或此类存储器单元阵列的任何组合。在一些实施例中,特定存储器组件可包含存储器单元的SLC部分以及MLC部分、TLC部分或QLC部分。存储器装置130的存储器单元可以分组为页或码字,所述页或码字可以指代用于存储数据的存储器装置的逻辑单元。对于一些类型的存储器(例如,NAND),页可进行分组以形成块。一些类型的存储器(例如3D交叉点)可对跨裸片和通道的页进行分组以形成管理单元(MU)。
存储器子系统控制器115可以与存储器装置130通信以执行操作,例如,在存储器装置130处读取数据、写入数据或擦除数据和其它此类操作。存储器子系统控制器115可以包含硬件,例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即,硬译码)逻辑的数字电路以执行本文描述的操作。存储器子系统控制器115可以是微控制器、专用逻辑电路(例如,现场可编程门阵列(FPGA)、专用集成电路(ASIC)等),或其它合适的处理器。
存储器子系统控制器115可包含处理器(处理装置)117,其被配置成执行存储在本地存储器119中的指令。在所示的实例中,存储器子系统控制器115的本地存储器119包含嵌入式存储器,其被配置成存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流和例程的指令,包含处置存储器子系统110与主机系统120之间的通信。
在一些实施例中,本地存储器119可以包含存储存储器指针、获取的数据等的存储器寄存器。本地存储器119还可以包含用于存储微码的只读存储器(ROM)。虽然图1中的示例存储器子系统110已示为包含存储器子系统控制器115,但在本公开的另一实施例中,存储器子系统110不包含存储器子系统控制器115,而是可替代地依赖于外部控制(例如,由外部主机或由与存储器子系统分离的处理器或控制器提供)。
通常,存储器子系统控制器115可从主机系统120接收命令或操作,并且可以将命令或操作转换成指令或适当的命令以实现对存储器装置130的所需存取。存储器子系统控制器115可以负责其它操作,例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ECC)操作、加密操作、高速缓存操作,以及与存储器装置130相关联的逻辑块地址和物理块地址之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路,以经由物理主机接口与主机系统120通信。主机接口电路可以将从主机系统接收到的命令转换成存取存储器装置130的命令指令,以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未示出的额外电路或组件。在一些实施例中,存储器子系统110可以包含高速缓存或缓冲器(例如,DRAM)和地址电路(例如,行解码器和列解码器),其可从存储器子系统控制器115接收地址且对地址进行解码以存取存储器装置130。
在一些实施例中,存储器装置130包含本地媒体控制器135,其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器单元执行操作。外部控制器(例如,存储器子系统控制器115)可在外部管理存储器装置130(例如,对存储器装置130执行媒体管理操作)。在一些实施例中,存储器装置130可以是受管理存储器装置,其为与本地控制器(例如,本地控制器135)组合以在同一存储器装置封装内进行媒体管理的原始存储器装置。受管理存储器装置的实例是受管理NAND(MNAND)装置。
存储器子系统110包含读取电压调整组件113,其可用于基于可调整W2R延迟阈值确定调整后的读取阈值。读取电压调整组件113包含延迟时间阈值确定器114和读取电压电平确定器116。读取电压调整组件113监测存储器子系统110的操作特性,并基于所述操作特性调整W2R延迟阈值。在实施例中,操作特性可以是与存储器子系统110的操作期间存储器子系统110的特性或条件相对应的测量、确定或计算的值或电平。在实施例中,操作特性可以是影响存储器子系统110的阈值电压漂移的操作电平或条件。例如,操作特性可以是存储器子系统的循环计数、温度、叠组(其可对应于层)或电距离(其可对应于叠组的区域)。
在一些实施例中,控制器115包含读取电压调整组件113的至少一部分。存储器子系统110可以在操作期间的适当时间,例如在特定写入计数阈值处、响应于操作特性的改变、在周期性时间或基于其它准则来调整W2R延迟阈值。延迟时间阈值确定器114可以基于存储器子系统110的一或多个操作特性来确定延迟时间阈值集。集中的延迟时间阈值中的每一者可以对应于延迟时间范围。当存储器子系统110的W2R延迟时间对应于相关联阈值(例如,满足与对应阈值相关联的准则)(或落入对应范围)时,延迟时间阈值(或范围)中的每一者可以与要在读取操作中使用的对应读取电压电平相关联。读取电压电平确定器116可以通过确定当前W2R延迟时间并确定当前W2R延迟时间对应于哪个阈值(或当前W2R延迟时间属于哪个范围)来确定要在读取操作中使用的读取电压电平。然后,存储器子系统110使用与所确定的阈值(或范围)相关联的相应读取电压电平来执行读取操作。
例如,控制器115可包含处理器117(处理装置),其被配置成执行存储在本地存储器119中的指令以用于执行本文中所描述的操作。在一些实施例中,读取电压调整组件113是主机系统120、应用程序或操作系统的部分。在相同或替代实施例中,读取电压调整组件113的部分是主机系统120的部分,而读取电压调整组件113的其它部分在控制器115处执行。
在实施例中,基于存储器子系统110的操作特性,读取电压调整组件113确定W2R延迟阈值集,所述W2R延迟阈值集随后可用于确定对应于操作特性的读取电平。在存储器子系统110的操作期间,读取电压调整组件113确定存储器子系统的当前操作特性值集(例如,写入计数和温度),并使用将操作特性值映射到W2R延迟阈值集的数据结构(例如,经由查找操作)来识别对应W2R延迟阈值集。例如,数据结构可以包含多个W2R延迟阈值集,并且每个集可以与操作特性阈值相关联。读取电压调整组件113可以将当前操作特性值(例如,当前写入计数)与和每个W2R延迟阈值相关联的操作特性阈值进行比较。可以使用基于操作特性阈值的准则来执行比较。读取电压调整组件113可以选择W2R延迟阈值集,对于所述W2R延迟阈值集,当前操作特性值满足所述准则。例如,如果当前操作特性值在操作特性阈值与下一个较低(或下一个较高)操作特性阈值之间,则当前操作特性值可以满足基于所述操作特性阈值的准则。“在…之间”当用于参考阈值或范围时可以指示包含阈值或范围端点值的包含性阈值或范围(例如,如果0<=a<=阈值,则a介于0与阈值之间),或者可以指示包含高达阈值或范围端点值的值的排他阈值或范围,但不包含阈值或范围的端点值(例如,0
- 用于3-D NAND存储器的具有自适应阈值的读取干扰检测和恢复
- 用于从存储器位胞元读取数据的存储器系统和方法
- 存储器读取错误纠正方法、系统、计算机设备和存储介质
- 包括同时刷新和读取或写入的动态随机存取存储器(DRAM)的电路、以及在这样的存储器中执行同时刷新和读取或写入的方法
- 基于存储器子系统中的编程位计数调整读取电压电平