栅极驱动电路及显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种栅极驱动电路及显示装置。

背景技术

相关技术中，显示面板内设有多条扫描线，扫描线用于提供扫描信号。部分显示线板由于采用DLS架构，相邻两扫描线容易发生短路，且扫描线短路后难以检测。

发明内容

本发明的实施例提供一种栅极驱动电路及显示装置，以解决相邻两扫描线短路后难以检测的技术问题。

为解决上述问题，本发明提供的技术方案如下：

第一方面，本发明实施例提供一种栅极驱动电路，包括多个级联的移位寄存器，每一所述移位寄存器包括扫描输出端和下拉模块，所述扫描输出端电性连接于扫描信号线，所述下拉模块被配置为在所述下拉模块导通时向所述扫描输出端传输电源节点的电压；

其中，位于奇数行的所述移位寄存器中的所述电源节点电性连接于第一检测信号线，位于偶数行的所述移位寄存器中的所述电源节点电性连接于第二检测信号线；

当所述栅极驱动电路处于驱动状态时，所述第一检测信号线和第二检测信号线用于在所述下拉模块导通时向对应的所述扫描信号线传输第一电压；当所述栅极驱动电路处于检测状态时，所述下拉模块导通，所述第一检测信号线和所述第二检测信号线向对应的所述扫描信号线传输第二电压，所述第二电压大于所述第一电压，若检测到所述第一检测信号线和所述第二检测信号线之间的电阻较所述驱动状态时降低，则判定为所述栅极驱动电路发生短路。

在一实施例中，每一所述下拉模块的输出端电性连接于所述扫描输出端，每一所述下拉模块的控制端电性连接于下一级所述移位寄存器中的所述扫描输出端，每一所述下拉模块的输入端电性连接于所述电源节点。

在一实施例中，所述栅极驱动电路还包括第一时钟信号线和第二时钟信号线，每一所述移位寄存器还包括：

上拉模块，所述上拉模块的输出端电性连接于所述扫描输出端；

其中，位于奇数行的所述移位寄存器中的所述上拉模块的输入端电性连接于所述第一时钟信号线，位于偶数行的所述移位寄存器中的所述上拉模块的输入端电性连接于所述第二时钟信号线；

其中，当所述栅极驱动电路处于所述检测状态时，所述第一时钟信号线和所述第二时钟信号线用于在所述上拉模块导通时向对应的所述扫描信号线传输第三电压，所述第三电压大于所述第一电压。

在一实施例中，所述移位寄存器还包括：

上拉控制模块，所述上拉控制模块的输出端电性连接于所述上拉模块的控制端；

其中，每一所述移位寄存器中的所述上拉控制模块的输入端和所述上拉控制模块的控制端电性连接于上一级所述移位寄存器的所述扫描输出端。

在一实施例中，所述移位寄存器还包括：

下拉控制模块，所述下拉控制模块的输出端电性连接于所述上拉模块的所述控制端，所述下拉控制模块的输入端电性连接于所述电源节点，每一所述下拉控制模块的控制端电性连接于下一级所述移位寄存器中的所述扫描输出端。

在一实施例中，所述下拉模块包括下拉晶体管，所述下拉晶体管的输出端电性连接于所述扫描输出端，多个所述移位寄存器中，位于奇数行的所述移位寄存器中的所述下拉晶体管的输入端电性连接于所述第一检测信号线，位于偶数行的所述移位寄存器中的所述下拉晶体管的输入端电性连接于所述第二检测信号线；

所述上拉模块包括上拉晶体管，所述上拉晶体管的输出端电性连接于所述扫描输出端，多个所述移位寄存器中，位于奇数行的所述移位寄存器中的所述上拉晶体管的输入端电性连接于所述第一时钟信号线，位于偶数行的所述移位寄存器中的所述上拉晶体管的输入端电性连接于所述第二时钟信号线；

所述上拉控制模块包括上拉控制晶体管，所述上拉控制晶体管的输出端电性连接于所述上拉晶体管的控制端，每一所述移位寄存器中的所述上拉控制晶体管的输入端和所述上拉控制晶体管的控制端电性连接于上一级所述移位寄存器的所述扫描输出端；

所述下拉控制模块包括下拉控制晶体管，所述下拉控制晶体管的输出端电性连接于所述上拉晶体管的所述控制端，所述下拉控制晶体管的输入端电性连接于所述电源节点；

其中，每一所述移位寄存器中，所述下拉晶体管的控制端和所述下拉控制晶体管的控制端电性连接于下一级所述移位寄存器中的所述扫描输出端。

在一实施例中，所述栅极驱动电路还包括存储模块，用于维持所述上拉晶体管的所述控制端的电压，所述存储模块包括：

第一存储电容，所述第一存储电容的一端电性连接于所述上拉晶体管的所述控制端，所述第一存储电容的另一端电性连接于所述上拉晶体管的所述输入端；

第二存储电容，所述第二存储电容的一端电性连接于所述上拉晶体管的所述控制端，所述第二存储电容的另一端电性连接于所述扫描输出端。

第三方面，本发明实施例还提供一种栅极驱动电路，包括多个级联的移位寄存器，每一所述移位寄存器包括：

扫描输出端，每一所述移位寄存器中的所述扫描输出端电性连接于扫描信号线；

下拉晶体管，所述下拉晶体管的输出端电性连接于所述扫描输出端，所述下拉晶体管的控制端电性连接于下一级所述移位寄存器中的所述扫描输出端；

上拉晶体管，所述上拉晶体管的输出端电性连接于所述扫描输出端；

上拉控制晶体管，所述上拉控制晶体管的输出端电性连接于所述上拉晶体管的控制端，每一所述移位寄存器中的所述上拉控制晶体管的输入端和所述上拉控制晶体管的控制端电性连接于上一级所述移位寄存器的所述扫描输出端；

下拉控制晶体管，所述下拉控制晶体管的输出端电性连接于所述上拉晶体管的所述控制端，所述下拉控制晶体管的输入端电性连接于所述下拉晶体管的所述输入端，所述下拉控制晶体管的控制端电性连接于下一级所述移位寄存器中的所述扫描输出端；

其中，位于奇数行的所述移位寄存器中的所述下拉晶体管的输入端电性连接于第一检测信号线，位于偶数行的所述移位寄存器中的所述下拉晶体管的输入端电性连接于第二检测信号线；

位于奇数行的所述移位寄存器中的所述上拉晶体管的输入端电性连接于第一时钟信号线，位于偶数行的所述移位寄存器中的所述上拉晶体管的输入端电性连接于第二时钟信号线。

在一实施例中，所述栅极驱动电路还包括第一存储电容和第二存储电容，所述第一存储电容的一端电性连接于所述上拉晶体管的所述控制端，所述第一存储电容的另一端电性连接于所述上拉晶体管的所述输入端，所述第二存储电容的一端电性连接于所述上拉晶体管的所述控制端，所述第二存储电容的另一端电性连接于所述扫描输出端。

第三方面，本发明实施例还提供一种显示装置，包括如上任一项实施例所述的栅极驱动电路。

本发明的有益效果为：通过设置所述第一检测信号线和所述第二检测信号线，使奇数行和偶数行的所述移位寄存器中的所述下拉模块分别连接所述第一检测信号线和所述第二检测信号线，使得检测时，能够通过检测所述第一检测信号线和所述第二检测信号线之间的电阻的大小来判断是否发生了相邻所述扫描线短路的情况。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

附图1为本发明一实施例的栅极驱动电路的一移位寄存器的模块结构示意图；

附图2为本发明一实施例的栅极驱动电路的一移位寄存器的电路结构示意图；

附图3为本发明一实施例的栅极驱动电路的电路结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本发明的实施例提供一种栅极驱动电路，以解决相邻两扫描线短路后难以检测的技术问题。

如图1所示，一种栅极驱动电路，用于为显示面板提供扫描信号。所述栅极驱动电路包括第一检测信号线VSS、第二检测信号线VSS’以及多个级联的移位寄存器，每一移位寄存器电性连接于一扫描信号线，以向所述扫描信号线输出所述扫描信号。所述第一检测信号线VSS和第二检测信号线VSS’具有第一电压和第二电压，所述第二电压大于所述第一电压。

所述移位寄存器包括扫描输出端G和下拉模块10，所述扫描输出端G电性连接于所述扫描信号线，所述下拉模块10分别电性连接于所述扫描输出端G和电源节点N。当所述下拉模块10导通时，所述下拉模块10向所述扫描输出端G传输所述电源节点N的电压。

多个所述移位寄存器排列成多行，其中，位于奇数行的所述移位寄存器中的所述电源节点N电性连接于所述第一检测信号线VSS，位于偶数行的所述移位寄存器中的所述电源节点N电性连接于所述第二检测信号线VSS’。

每一所述下拉模块10的输出端电性连接于所述扫描输出端G，每一所述下拉模块10的控制端电性连接于下一级所述移位寄存器中的所述扫描输出端G，每一所述下拉模块10的输入端电性连接于所述电源节点N。

当所述栅极驱动电路处于驱动状态时，所述第一检测信号线VSS和第二检测信号线VSS’具有所述第一电压。所述下拉模块10导通后向对应行的所述扫描信号线传输所述第一电压。可以理解的，当所述栅极驱动电路处于驱动状态时，为使多个所述移位寄存器逐级关闭，相邻两级所述移位寄存器中，下一级所述移位寄存器的所述下拉模块10输出的所述第一电压将使上一级所述移位寄存器的所述下拉模块10关闭。即所述第一电压为使所述下拉模块10关闭的电压。

当所述栅极驱动电路处于检测状态时，所述第一检测信号线VSS和所述第二检测信号线VSS’具有使所述下拉模块10导通的所述第二电压，所述下拉模块10处于导通状态，所述下拉模块10向对应行的所述扫描信号线传输所述第二电压。可以理解的，由于所述下拉模块10的输入端电性连接于对应的检测信号线，所述下拉模块10的输出端通过所述扫描输出端G电性连接于对应的所述扫描信号线。因此，当相邻所述扫描线短路时，所述第一检测信号线VSS和所述第二检测信号线VSS’将会电性连接，所述第一检测信号线VSS和所述第二检测信号线VSS’之间的电阻相较于所述驱动状态时将大幅下降。从而，通过检测所述第一检测信号线VSS和所述第二检测信号线VSS’之间的电阻即可判断是否有扫描线发生短路的情况。

本实施例中，通过设置所述第一检测信号线VSS和所述第二检测信号线VSS’，使奇数行和偶数行的所述移位寄存器中的所述下拉模块10分别连接所述第一检测信号线VSS和所述第二检测信号线VSS’，使得检测时，能够通过检测所述第一检测信号线VSS和所述第二检测信号线VSS’之间的电阻的大小来判断是否发生了相邻所述扫描线短路的情况。

如图2、图3所示，在一实施例中，所述栅极驱动电路还包括第一时钟信号线XCK和第二时钟信号线CK。每一所述移位寄存器还包括上拉模块20，所述上拉模块20的输出端电性连接于所述扫描输出端G。

多个所述移位寄存器中，位于奇数行的所述移位寄存器中的所述上拉模块20的输入端电性连接于所述第一时钟信号线XCK，位于偶数行的所述移位寄存器中的所述上拉模块20的输入端电性连接于所述第二时钟信号线CK。

当所述栅极驱动电路处于所述驱动状态时，所述第一时钟信号线XCK和所述第二时钟信号线CK提供用于所述显示面板显示的扫描电压，当所述栅极驱动电路处于所述检测状态时，所述第一时钟信号线XCK和所述第二时钟信号线CK用于提供第三电压，所述上拉模块20导通，向对应的所述扫描信号线传输所述第三电压。为了使检测时，所有移位寄存器中的所述下拉模块10和所述上拉模块20均打开，所述第三电压为使所述上拉模块20和所述下拉模块10打开的电压。在一些实施例中，所述第二电压与所述第三电压相等，且均大于所述第一电压。

在一些实施例中，所述移位寄存器还包括上拉控制模块30，所述上拉控制模块30的输出端电性连接于所述上拉模块20的控制端。每一所述移位寄存器中的所述上拉控制模块30的输入端和所述上拉控制模块30的控制端电性连接于上一级所述移位寄存器的所述扫描输出端G，以在上一级所述移位寄存器的所述扫描输出端G输出的信号的作用下打开，从而使多个所述移位寄存器开启级传。

在一些实施例中，所述移位寄存器还包括下拉控制模块40，所述下拉控制模块40的输出端电性连接于所述上拉模块20的所述控制端，所述下拉控制模块40的输入端电性连接于所述电源节点N。每一所述下拉控制模块40的控制端电性连接于下一级所述移位寄存器中的所述扫描输出端G，以在下一级所述移位寄存器的所述扫描输出端G输出的信号下打开，从而向本级所述移位寄存器的所述扫描输出端G输出所述电源节点N的信号。

现以一种上述实施例中所述的栅极驱动电路的具体电路进行说明。本实施例中，所述栅极驱动电路包括多个级联的移位寄存器，所述移位寄存器包括下拉模块10、上拉模块20、上拉控制模块30、下拉控制模块40、第一检测信号线VSS、第二检测信号线VSS’、第一时钟信号线XCK以及第二时钟信号线CK。

在所述栅极驱动电路正常驱动所述显示面板时，所述第一检测信号线VSS和所述第二检测信号线VSS’具有第一电压，在检测时，所述第一检测信号线VSS和所述第二检测信号线VSS’具有第二电压，所述第二电压大于所述第一电压。

当所述栅极驱动电路处于所述驱动状态时，所述第一时钟信号线XCK和所述第二时钟信号线CK提供用于所述显示面板显示的扫描电压，当所述栅极驱动电路处于所述检测状态时，所述第一时钟信号线XCK和所述第二时钟信号线CK用于提供第三电压，所述第三电压为使所述上拉模块20和所述下拉模块10打开的电压。

所述下拉模块10包括下拉晶体管T31、所述上拉模块20包括上拉晶体管T21、所述上拉控制模块30包括上拉控制晶体管T11、所述下拉控制模块40包括下拉控制晶体管T41。

多个级联的所述移位寄存器排列成多行，每一行所述移位寄存器通过一扫描输出端G电性连接于一扫描信号线。所述下拉晶体管T31的输出端电性连接于所述扫描输出端G，多个所述移位寄存器中，位于奇数行的所述移位寄存器中的所述下拉晶体管T31的输入端电性连接于第一检测信号线VSS，位于偶数行的所述移位寄存器中的所述下拉晶体管T31的输入端电性连接于第二检测信号线VSS’。

所述上拉晶体管T21的输出端电性连接于所述扫描输出端G，多个所述移位寄存器中，位于奇数行的所述移位寄存器中的所述上拉晶体管T21的输入端电性连接于所述第一时钟信号线XCK，位于偶数行的所述移位寄存器中的所述上拉晶体管T21的输入端电性连接于所述第二时钟信号线CK。

所述上拉控制晶体管T11的输出端电性连接于所述上拉晶体管T21的控制端，每一所述移位寄存器中的所述上拉控制晶体管T11的输入端和所述上拉控制晶体管T11的控制端电性连接于上一级所述移位寄存器的所述扫描输出端G。

所述下拉控制晶体管T41的输出端电性连接于所述上拉晶体管T21的所述控制端，所述下拉控制晶体管T41的输入端电性连接于所述电源节点N。每一所述移位寄存器中，所述下拉晶体管T31的控制端和所述下拉控制晶体管T41的控制端电性连接于下一级所述移位寄存器中的所述扫描输出端G。

检测时，所述第一检测信号线VSS和所述第二检测信号线VSS’具有所述第二电压，所述第一时钟信号线XCK和所述第二时钟信号线CK具有所述第三电压。所述第二电压和所述第三电压为使所述上拉晶体管T21、所述上拉控制晶体管T11、所述下拉晶体管T31以及所述下拉控制晶体管T41打开的电压。由于所述下拉晶体管T31的输入端电性连接于对应的检测信号线，所述下拉晶体管T31的输出端通过所述扫描输出端G电性连接于对应的所述扫描信号线。因此，当相邻所述扫描线短路时所述第一检测信号线VSS和所述第二检测信号线VSS’将会电性连接，所述第一检测信号线VSS和所述第二检测信号线VSS’之间的电阻将大幅下降。从而，通过检测所述第一检测信号线VSS和所述第二检测信号线VSS’之间的电阻即可判断是否有扫描线发生短路的情况。

在一些实施例中，所述下拉晶体管T31、所述上拉晶体管T21、所述上拉控制晶体管T11以及所述下拉控制晶体管T41均为N型晶体管，所述第二电压和所述第三电压为高电平。

在一些实施例中，所述栅极驱动电路还包括存储模块50，所述存储模块50用于维持所述上拉晶体管T21的所述控制端的电压，所述存储模块50包括第一存储电容Cgs和第二存储电容Cgd，所述第一存储电容Cgs的一端电性连接于所述上拉晶体管T21的所述控制端，所述第一存储电容Cgs的另一端电性连接于所述上拉晶体管T21的所述输入端。所述第二存储电容Cgd的一端电性连接于所述上拉晶体管T21的所述控制端，所述第二存储电容Cgd的另一端电性连接于所述扫描输出端G。可以理解的，当所述上拉晶体管T21的所述控制端接收到电压信号时，第一存储电容Cgs和所述第二存储电容Cgd将进行充电，以将所述上拉晶体管T21的所述控制端的电压储存。

本发明实施例还提供一种显示装置。所述显示装置包括显示面板以及上述任一项实施例所述的栅极驱动电路，所述栅极驱动电路用于为所述显示面板提供驱动信号。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。