半导体元件结构及其制备方法

技术领域

本申请案主张美国第17/881,843号专利申请案的优先权(即优先权日为“2022年8月5日”)，其内容以全文引用的方式并入本文中。

本公开关于一种半导体元件结构及其制备方法。特别是有关于一种具有一复合互连结构的半导体元件结构及其制备方法。

背景技术

对于许多现代应用，半导体元件是不可或缺的。随着电子科技的进步，半导体元件的尺寸变得越来越小，于此同时提供较佳的功能以及包含较大的集成电路数量。由于半导体元件的规格小型化，实现不同功能的半导体元件的不同型态与尺寸规模，整合(integrated)并封装(packaged)在一单一模块中。再者，许多制造步骤执行于各式不同型态的半导体装置的整合(integration)。

然而，该等半导体元件的制造与整合包含许多复杂步骤与操作。在该等半导体元件中的整合变得越加复杂。该等半导体元件的制造与整合的复杂度中的增加可造成多个缺陷。据此，有持续改善该等半导体元件的制造流程的需要，以便对付该等缺陷并可加强其效能。

上文的“先前技术”说明仅提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

发明内容

本公开的一实施例提供一种半导体元件结构。该半导体元件结构包括一第一下半导体结构，设置在一半导体基底上。该第一下半导体结构具有一第一侧壁以及一第二侧壁，该第二侧壁相对该第一侧壁设置。该半导体元件结构亦包括一第一上半导体结构，覆盖该第一下半导体结构的一上表面与该第一侧壁。该第一下半导体结构与该第一上半导体结构包括不同材料。该半导体元件结构还包括一第一氧化物部，设置在该半导体基底上并沿着该第一下半导体结构的该第二侧壁延伸。该第一氧化物部具有一L形状。

在一实施例中，该第一上半导体结构直接接触该第一下半导体结构的该上表面与该第一侧壁。在一实施例中，该第一下半导体结构包括掺杂多晶硅。在一实施例中，该第一上半导体结构包括锗(Ge)。在一实施例中，该第一氧化物部包括四乙氧基硅烷(TEOS)氧化物。在一实施例中，该半导体元件结构还包括一介电层，设置在该第一氧化物部上并围绕该第一上半导体结构。该第一下半导体结构与该介电层借由该第一上半导体结构与该第一氧化物部而分隔开。

在一实施例中，该半导体元件结构还包括一第二下半导体结构，设置在该半导体基底上。该第二下半导体结构具有一第三侧壁以及一第四侧壁，该第三侧壁面对该第一下半导体结构的该第二侧壁，该第四侧壁相对该第三侧壁设置。此外，该半导体元件结构包括一第二上半导体结构，覆盖该第二下半导体结构的一上表面与该第三侧壁。该第二下半导体结构与该第二上半导体结构包括不同材料。在一实施例中，该第二上半导体结构设置在该第一氧化物部上并直接接触该第一氧化物部。在一实施例中，该第二上半导体结构的一部分夹置在该第二下半导体结构与该第一氧化物部之间。在一实施例中，该半导体元件结构还包括一第二氧化物部，设置在半导体基底上并沿着该第二下半导体结构的该第四侧壁延伸，其中该第二氧化物部具有一L形状。

本公开的另一实施例提供一种半导体元件结构。该半导体元件结构包括一第一下半导体结构，设置在一半导体基底上。该第一下半导体结构具有一第一侧壁以及一第二侧壁，该第二侧壁相对该第一侧壁设置。该半导体元件结构亦包括一第一上半导体结构，覆盖该第一下半导体结构的一上表面与该第一侧壁。该第一下半导体结构与该第一上半导体结构包括不同材料。该半导体元件结构还包括一第一氧化物部，设置在该半导体基底上并沿着该第一下半导体结构的该第二侧壁延伸；以及一介电层，设置在该第一氧化物部上，其中该第一氧化物部将该介电层从该半导体基底分隔开。

在一实施例中，该第一上半导体结构直接接触该第一下半导体结构的该上表面与该第一侧壁，而且该第一氧化物部直接接触该第一下半导体结构的该第二侧壁。在一实施例中，该第一下半导体结构与该介电层借由该第一上半导体结构与该第一氧化物部而分隔开。在一实施例中，该第一下半导体结构包括掺杂多晶硅，且该第一上半导体结构包括锗(Ge)。在一实施例中，该第一上半导体结构的一下表面高于该第一下半导体结构的一下表面。在一实施例中，该第一氧化物部直接接触该第一上半导体结构。

在一实施例中，该半导体元件结构还包括一第二下半导体结构，设置在该半导体基底上。该第二下半导体结构具有一第三侧壁以及一第四侧壁，该第三侧壁面对该第一下半导体结构的该第二侧壁，且该第四侧壁相对该第三侧壁设置。此外，该半导体元件结构包括一第二上半导体结构，覆盖该第二下半导体结构的一上表面以及该第三侧壁；以及一第二氧化物部，设置在该半导体基底上并沿着该第二下半导体结构的该第四侧壁延伸。该第二氧化物部被该介电层所覆盖。在一实施例中，该第一氧化物部的一材料相同于该第二氧化物部的一材料。在一实施例中，该第一氧化物部直接接触该第二上半导体结构的一下表面。在一实施例中，该第一氧化物部直接接触该第二上半导体结构的一侧壁。

本公开的再另一实施例提供一种半导体元件结构的制备方法。该半导体元件结构的制备方法包括形成一第一下半导体结构在一半导体基底上。该第一下半导体结构具有一第一侧壁以及一第二侧壁，该第二侧壁相对该第一侧壁设置。该制备方法亦包括沉积一氧化物层以覆盖该第一下半导体结构的该第一侧壁、该第二侧壁以及一上表面。该制备方法还包括执行一离子植入制程以形成一第一掺杂区在该氧化物层中。该第一下半导体结构的该第一侧壁与该上表面被该第一掺杂区所覆盖。该制备方法还包括移除该第一掺杂区以使一第一氧化物部保留在该第一下半导体结构的该第二侧壁上；以及在移除该第一掺杂区之后，形成一第一上半导体结构以覆盖该第一下半导体结构的该第一侧壁与该上表面。

在一实施例中，该氧化物层在该半导体基底的一上表面上延伸。在一实施例中，该氧化物层的沉积技术为一原子层沉积(ALD)制程。在一实施例中，执行该离子植入制程以使该第一掺杂区与该第一下半导体结构掺杂有一掺杂物。在一实施例中，该第一掺杂区包括磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)或是掺硼的磷硅酸盐玻璃(BPSG)。在一实施例中，借由一气相氢氟酸(VHF)蚀刻制程而移除该第一掺杂区。

在一实施例中，以一倾斜角度执行该离子植入制程。在一实施例中，该倾斜角度小于30度。在一实施例中，该制备方法还包括形成一第二下半导体结构在该半导体基底上。该第二下半导体结构具有一第三侧壁以及一第四侧壁，该第三侧壁面对该第一下半导体结构的该第二侧壁，该第四侧壁相对该第三侧壁设置。此外，该制备方法包括沉积该氧化物层以覆盖该第二下半导体结构的该第三侧壁、该第四侧壁以及一上表面；以及执行该离子植入制程以形成一第二掺杂区在该氧化物层中。该第二下半导体结构的该第三侧壁与该上表面被该第二掺杂区所覆盖。在一实施例中，移除该第二掺杂区以使一第二氧化物部保留在该第二下半导体结构的该第四侧壁上；以及在移除该第二掺杂区之后，形成一第二上半导体结构以覆盖该第二下半导体结构的该第三侧壁与该上表面。该第二上半导体结构直接接触该第一氧化物部。

本公开提供一半导体元件结构及其制备方法的一些实施例。在一些实施例中，该半导体元件结构具有一下半导体结构，设置在一半导体基底上。该下半导体结构具有一第一侧壁以及一第二侧壁，该第二侧壁相对该第一侧壁设置。在一些实施例中，该半导体元件结构具有一上半导体结构以及一氧化物部，该上半导体结构覆盖该下半导体结构的一上表面与该第一侧壁，该氧化物部沿着该下半导体结构的该第二侧壁延伸。该下半导体结构与该上半导体结构具有不同材料，且选择该上半导体结构与该下半导体结构的材料以使该上半导体结构可选择地沉积在该下半导体结构的多个暴露区(例如该上表面以及该第一侧壁)上。结果，可降低制造成本与处理时间。

上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。

附图说明

当结合图式阅读时，从以下详细描述中可以最好地理解本公开的各方面。应当理解，根据业界惯例，各特征并未按比例绘制。事实上，为了讨论的清楚起见，可以任意增加或减少各种特征的尺寸。

图1是剖视示意图，例示依据本公开一些实施例的半导体元件结构。

图2是剖视示意图，例示依据本公开一些实施例的半导体元件结构。

图3是剖视示意图，例示依据本公开一些实施例的半导体元件结构。

图4是剖视示意图，例示依据本公开一些实施例的半导体元件结构。

图5是流程示意图，例示本公开一些实施例的半导体元件结构的制备方法。

图6是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间形成下半导体层在半导体基底上的中间阶段。

图7是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间形成图案化遮罩在下半导体层上的中间阶段。

图8是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间形成多个下半导体结构的中间阶段。

图9是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间沉积氧化物层以覆盖该等下半导体结构的中间阶段。

图10是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间执行离子植入制程以形成多个掺杂区在氧化物层中的中间阶段。

图11是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间移除该等掺杂区以便保留多个氧化物部的中间阶段。

图12是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间形成多个上半导体结构在该等下半导体结构上的中间阶段。

图13是剖视示意图，例示本公开一些实施例在半导体元件结构形成期间形成介电层以覆盖该等上半导体结构与该等氧化物部的中间阶段。

图14是剖视示意图，例示本公开一些其他实施例在半导体元件结构形成期间执行离子植入制程以形成多个掺杂区在氧化物层中的中间阶段。

图15是剖视示意图，例示本公开一些其他实施例在半导体元件结构形成期间移除该等掺杂区以便保留多个氧化物部的中间阶段。

图16是剖视示意图，例示本公开一些其他实施例在半导体元件结构形成期间形成多个上半导体结构在该等下半导体结构上的中间阶段。

图17是剖视示意图，例示本公开一些其他实施例在半导体元件结构形成期间执行离子植入制程以形成多个掺杂区在氧化物层中的中间阶段。

图18是剖视示意图，例示本公开一些其他实施例在半导体元件结构形成期间移除该等掺杂区以便保留多个氧化物部的中间阶段。

图19是剖视示意图，例示本公开一些其他实施例在半导体元件结构形成期间形成多个上半导体结构在该等下半导体结构上的中间阶段。

图20是剖视示意图，例示本公开一些其他实施例在半导体元件结构形成期间执行离子植入制程以形成多个掺杂区在氧化物层中的中间阶段。

图21是剖视示意图，例示本公开一些其他实施例在半导体元件结构形成期间移除该等掺杂区以便保留多个氧化物部的中间阶段。

图22是剖视示意图，例示本公开一些其他实施例在半导体元件结构形成期间形成多个上半导体结构在该等下半导体结构上的中间阶段。

其中，附图标记说明如下：

10：制备方法

100：半导体元件结构

101：半导体基底

103：下半导体层

103a：下半导体结构

103b：下半导体结构

103c：下半导体结构

105：图案化遮罩

108a：开口

108b：开口

108c：开口

108d：开口

110a：开口

110b：开口

110c：开口

110d：开口

115：氧化物层

115a：氧化物部

115b：氧化物部

115c：氧化物部

115d：氧化物部

120：离子植入制程

125a：掺杂区

125b：掺杂区

125c：掺杂区

127a：上半导体结构

127b：上半导体结构

127c：上半导体结构

129：介电层

200：半导体元件结构

215a：氧化物部

215b：氧化物部

215c：氧化物部

215d：氧化物部

220：离子植入制程

225：介电层

225a：掺杂区

225b：掺杂区

225c：掺杂区

227a：上半导体结构

227b：上半导体结构

227c：上半导体结构

300：半导体元件结构

315a：氧化物部

315b：氧化物部

315c：氧化物部

315d：氧化物部

320：离子植入制程

325a：掺杂区

325b：掺杂区

325c：掺杂区

327a：上半导体结构

327b：上半导体结构

327c：上半导体结构

329：介电层

330a：间隙

330b：间隙

330c：间隙

400：半导体元件结构

415a：氧化物部

415b：氧化物部

415c：氧化物部

415d：氧化物部

420：离子植入制程

425a：掺杂区

425b：掺杂区

425c：掺杂区

427a：上半导体结构

427b：上半导体结构

427c：上半导体结构

429：介电层

430a：间隙

430b：间隙

430c：间隙

B1：下表面

B2：下表面

B3：下表面

B4：下表面

B5：下表面

B6：下表面

B7：下表面

B8：下表面

B9：下表面

S1：侧壁

S2：侧壁

S3：侧壁

S4：侧壁

S5：侧壁

S6：侧壁

S7：侧壁

S8：侧壁

S9：侧壁

S11：步骤

S13：步骤

S15：步骤

S17：步骤

S19：步骤

S21：步骤

S23：步骤

S25：步骤

T1：上表面

T2：上表面

T3：上表面

T4：上表面

θ

θ

θ

θ

具体实施方式

以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。

此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所绘示的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。

图1是剖视示意图，例示依据本公开一些实施例的半导体元件结构100。如图1所示，根据一些实施例，半导体元件结构100包括设置在半导体基底101上方的多个下半导体结构103a、103b与103c以及多个氧化物部115a、115b、115c与115d。在一些实施例中，半导体元件结构100还包括分别设置在下半导体结构103a、103b与103c上方的多个上半导体结构127a、127b与127c，以及覆盖氧化物部115a、115b、115c与115d的一介电层129。

在一些实施例中，每一个下半导体结构103a、103b与103c具有相对的侧壁。举例来说，下半导体结构103a具有相对的侧壁S1与S2，下半导体结构103b具有相对的侧壁S3与S4，而下半导体结构103c具有相对的侧壁S5与S6。在一些实施例中，上半导体结构127a覆盖并直接接触下半导体结构103a的一上表面T1与侧壁S1，上半导体结构127b覆盖并直接接触下半导体结构103b的一上表面T2与侧壁S3，且上半导体结构127c覆盖并直接接触下半导体结构103c的一上表面T3与侧壁S5。

在一些实施例中，氧化物部115a覆盖半导体基底101的一上表面T4，氧化物部115b覆盖半导体基底101的上表面T4并沿着下半导体结构103a的侧壁S2延伸，氧化物部115c覆盖半导体基底101的上表面T4并沿着下半导体结构103b的侧壁S4延伸，且氧化物部115d覆盖半导体基底101的上表面T4并且沿着下半导体结构103c的侧壁S6延伸。在一些实施例中，氧化物部115b直接接触下半导体结构103a的侧壁S2，氧化物部115c直接接触下半导体结构103b的侧壁S4，且氧化物部115d直接接触下半导体结构103c的侧壁S6。

在一些实施例中，氧化物部115b、115c与115d中的每一个具有一L形状。在一些实施例中，虽然图未示，但氧化物部115a具有一L形状。在一些实施例中，氧化物部115a、115b、115c与115d将半导体基底101与介电层129分隔开。在一些实施例中，上半导体结构127a、127b与127c的下表面高于下半导体结构103a、103b与103c的下表面。举例来说，上半导体结构127a的下表面B4高于下半导体结构103a的下表面B1，上半导体结构127b的下表面B5高于下半导体结构103b的下表面B2，且上半导体结构127c的下表面B6高于下半导体结构103c的下表面B3。

此外，在一些实施例中，上半导体结构127a设置在氧化物部115a上方，上半导体结构127b设置在氧化物部115b上方，且上半导体结构127c设置在氧化物部115c上方。在一些实施例中，上半导体结构127a的下表面B4直接接触氧化物部115a，上半导体结构127b的下表面B5直接接触氧化物部115b，且上半导体结构127c的下表面B6直接接触氧化物部115c。

此外，根据一些实施例，上半导体结构127a、127b与127c被介电层129所围绕。在一些实施例中，下半导体结构103a、103b与103c包括一第一材料，上半导体结构127a、127b与127c包括一第二材料，且第一材料不同于第二材料。举例来说，下半导体结构103a、103b与103c包括掺杂多晶硅，而上半导体结构127a、127b与127c包括锗(Ge)。在一些实施例中，氧化物部115a、115b、115c与115d包括相同的材料，例如四乙氧基硅烷(TEOS)氧化物。然而，可以使用任何其他合适的氧化物材料。

在一些实施例中，下半导体结构103a与介电层129借由上半导体结构127a与氧化物部115a、115b而分隔开。在一些实施例中，下半导体结构103b与介电层129借由上半导体结构127b与氧化物部115b、115c而分隔开。在一些实施例中，下半导体结构103c与介电层129借由上半导体结构127c与氧化物部115c、115d而分隔开。在一些实施例中，下半导体结构103a与上半导体结构127a共同形成一复合互连结构，下半导体结构103b与上半导体结构127b共同形成一复合互连结构，且下半导体结构103c与上半导体结构127c共同形成一复合互连结构。

在一些实施例中，半导体元件结构100包括具有下半导体结构103a、103b、103c以及上半导体结构127a、127b、127c的多个复合互连结构。在一些实施例中，下半导体结构103a、103b、103c以及上半导体结构127a、127b、127c包括不同的材料并选择了材料，使得上半导体结构127a、127b、127c可以选择性地沉积在下半导体结构103a、103b、103c的上表面T1、T2、T3以及侧壁S1、S3、S5上，它们是在形成氧化物部115a、115b、115c与115d之后的下半导体结构103a、103b、103c的暴露表面。因此，可以省略昂贵的微影步骤。结果，可以减少制造成本和处理时间。

图2是剖视示意图，例示依据本公开一些实施例的半导体元件结构200。半导体元件结构200类似于半导体元件结构100。然而，根据一些实施例，在半导体元件结构200中，多个氧化物部215a、215b、215c与215d设置在半导体基底101的上表面T4之上，且氧化物部215b、215c与215d进一步向上延伸以分别接触上半导体结构227a、227b与227c。此外，根据一些实施例，形成一介电层225以覆盖氧化物部215a、215b、215c与215d，且上部半导体结构227a、227b与227c被介电层229所围绕。

图3是剖视示意图，例示依据本公开一些实施例的半导体元件结构300。半导体元件结构300类似于半导体元件结构100。然而，根据一些实施例，在半导体元件结构300中，多个上半导体结构327a、327b与327c进一步向下延伸以直接接触半导体基底的上表面T4。换句话说，上半导体结构327a、327b与327c的一些部分夹置在下半导体结构103a、103b、103c与氧化物部315a、315b、315c、315d之间。

在一些实施例中，上半导体结构327a的一侧壁S7直接接触氧化物部315a，上半导体结构327b的一侧壁S8直接接触氧化物部315b，上半导体结构327c的一侧壁S9直接接触氧化物部315c。在一些实施例中，上半导体结构327a、327b、327c的下表面B7、B8、B9大致上与下半导体结构103a、103b、103c的下表面B1、B2、B3齐平。

在本公开的内容中，字词“大致地(substantially)”意指较佳者为90％，更佳者为95％、再更佳者为98％，而最佳者为99％。在一些实施例中，半导体元件结构300包括覆盖氧化物部315a、315b、315c、315d的一介电层329，且上半导体结构327a、327b、327c被介电层329所围绕。

图4是剖视示意图，例示依据本公开一些实施例的半导体元件结构400。半导体元件结构400类似于半导体元件结构300。然而，根据一些实施例，在半导体元件结构400中，多个氧化物部415a、415b、415c与415d设置在半导体基底101的上表面T4之上，且氧化物部415b、415c与415d进一步向上延伸以分别接触上半导体结构427a、427b与427c。此外，根据一些实施例，形成一介电层429以覆盖氧化物部415a、415b、415c和415d，且上半导体结构427a、427b与427c被介电层429围绕。

图5是流程示意图，例示本公开一些实施例的半导体元件结构(例如半导体元件结构100、200、300与400)的制备方法10，且根据一些实施例，制备方法10包括步骤S11、S13、S15、S17、S19、S21、S23与S25。图5的步骤S11到步骤S25将结合以下图式进行详细说明。

图6-图13是剖视图，例示根据一些实施例的形成半导体元件结构100的各中间阶段。如图6所示，提供一半导体基底101。半导体基底101可为一半导体晶圆，例如一硅晶圆。

另外或是此外，半导体基底101可包含元素半导体材料、化合物半导体材料及/或合金半导体材料。元素半导体材料的例子可包括结晶硅(crystal silicon)、多晶硅(polycrystalline silicon)、非晶硅(amorphous silicon)、锗及/或钻石，但并不以此为限。化合物半导体材料的例子可包括碳化硅(silicon carbide)、砷化镓(galliumarsenic)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indiumarsenide)及/或锑化铟(indium antimonide)，但并不以此为限。合金半导体材料的例子可包括硅锗(SiGe)、磷砷化镓(GaAsP)、砷化铝铟(AlInAs)、砷化铝镓(AlGaAs)、砷化镓铟(GaInAs)、磷化镓铟(GaInP)及/或磷砷化镓铟(GaInAsP)，但并不以此为限。

在一些实施例中，半导体基底101包括一外延层(epitaxial layer)。举例来说，半导体基底101具有一外延层，覆盖一块状(bulk)半导体上。在一些实施例中，半导体基底101为一绝缘体上覆半导体(semiconductor-on-insulator)基底，其可包括一基底、一埋入氧化物层(buried oxide layer)以及一半导体层，而埋入氧化物层位在基底上，半导体层位在埋入氧化物层上，而绝缘体上覆半导体基底例如一绝缘体上覆硅(silicon-on-insulator，SOI)基底、一绝缘体上覆硅锗(silicon germanium-on-insulator，SGOI)基底或一绝缘体上覆锗(germanium-on-insulator，GOI)基底。绝缘体上覆半导体基底可使用氧离子布植分离(separation by implanted oxygen，SIMOX)、晶圆接合(wafer bonding)及/或其他可应用的方法制造。

根据一些实施例，如图6所示，一下半导体层103形成在半导体基底101上。其对应步骤绘示在如图5所示的制备方法10中的步骤S11。在一些实施例中，下半导体层103包括多晶硅。下半导体层103的制作技术可包括一沉积制程，例如一化学气相沉积(CVD)制程、一物理气相沉积(PVD)制程、一原子层沉积(ALD)制程、一旋涂制程或其他合适的方法。

然后，根据一些实施例，如图7所示，具有开口108a、108b、108c与108d的一图案化遮罩105形成在下半导体层103上。在一些实施例中，下半导体层103借由开口108a、108b、108c与108d而部分地暴露。在一些实施例中，图案化遮罩105与下半导体层103包括不同的材料，使得在后续蚀刻制程中的蚀刻选择性可以不同。

接下来，根据一些实施例，如图8所示，使用图案化遮罩105当作一蚀刻遮罩，蚀刻下半导体层103以形成多个下半导体结构103a、103b与103c。其对应步骤绘示在如图5所示的方法10中的步骤S13。在一些实施例中，形成多个贯穿下半导体层103的开口110a、110b、110c与110d(参考图7)，且借由开口110a、110b、110c与110d而暴露出半导体基底101。在形成开口110a、110b、110c与110d之后，可以移除图案化遮罩105。

随后，根据一些实施例，如图9所示，在移除图案化遮罩105之后，共形地形成一氧化物层115共形以覆盖该结构。在一些实施例中，下半导体结构103a、103b、103c的上表面T1、T2、T3及侧壁S1、S2、S3、S4、S5、S6以及半导体基底101的上表面T4被氧化物层115所覆盖。其对应步骤绘示在如图5所示的方法10中的步骤S15。在一些实施例中，氧化物层115包括TEOS氧化物。此外，根据一些实施例，氧化物层115的制作技术包括一ALD制程。

然后，根据一些实施例，如图10所示，执行一离子植入制程120以形成多个掺杂区125a、125b与125c在氧化物层115中。其对应步骤绘示在如图5所示的方法10中的步骤S17。在一些实施例中，以一倾斜角度θ

此外，在离子植入制程120期间掺杂下半导体结构103a、103b与103c。在一些实施例中，根据待形成的半导体元件结构100的导电类型，可以植入例如硼(B)的一P型掺杂物及/或例如磷(P)的一N型掺杂物，以形成掺杂区125a、125b与125c。在一些实施例中，在离子植入制程120之后执行一热处理制程，使得掺杂区125a、125b与125c包括磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)或掺硼的磷硅酸盐玻璃(BPSG)。

在执行离子植入制程120之后，掺杂区125a、125b、125c具有与下半导体结构103a、103b、103c相同的导电类型。在一些实施例中，氧化物层115覆盖并直接接触下半导体结构103a、103b与103c的侧壁S2、S4与S6的部分则保持未掺杂。

接下来，根据一些实施例，如图11所示，借由一气相氢氟酸(VHF)蚀刻制程而移除掺杂区125a、125b、125c，以便保留氧化物层115的未掺杂区(即氧化物部115a、115b、115c、115d)。其对应步骤绘示在如图5所示的方法10中的步骤S19。在蚀刻制程期间，使用VHF当作一蚀刻剂，掺杂区125a、125b、125c对下部半导体结构103a、103b、103c以及氧化物层115保留的未掺杂区具有一高选择性。因此，借由蚀刻制程而移除掺杂区125a、125b、125c，且可以大致上留下氧化物部115a、115b、115c与115d。在一些实施例中，在蚀刻制程之后，暴露出下半导体结构103a的上表面T1与侧壁S1、下半导体结构103b的上表面T2与侧壁S3以及下半导体结构103c的上表面T3与侧壁S5。

随后，根据一些实施例，多个上半导体结构127a、127b与127c选择性地沉积在下半导体结构103a、103b与103c之上，如图12所示。其对应步骤绘示在如图5所示的方法10中的步骤S21。在一些实施例中，在借由蚀刻制程而移除掺杂区125a、125b与125c之后，上半导体结构127a、127b与127c覆盖下半导体结构103a、103b与103c的各暴露表面。

在一些实施例中，下半导体结构103a的上表面T1与侧壁S1被上半导体结构127a所覆盖，下半导体结构103b的上表面T2与侧壁S2被上半导体结构127b所覆盖，且下半导体结构103c的上表面T3与侧壁S3被上半导体结构127c所覆盖。在一些实施例中，上半导体结构127a、127b与127c包括锗(Ge)。在一些实施例中，上半导体结构127a、127b与127c的制作技术包括一沉积制程，例如一CVD制程、一PVD制程、一ALD制程或其他合适的沉积制程。

然后，根据一些实施例，如图13所示，形成一介电层129以覆盖该结构。其对应步骤绘示在如图5所示的方法10中的步骤S23。在一些实施例中，介电层129包括一介电材料，例如氧化硅、氮化硅、氮氧化硅或其他合适的介电材料。此外，介电层129的制作技术包括一沉积制程，例如一CVD制程、一PVD制程、一ALD制程、一旋涂制程或其他合适的方法。

根据一些实施例，如图1所示，在沉积介电层129之后，在介电层129上执行一平坦化制程以移除上半导体结构127a、127b与127c上方的介电层129的多余部分。在一些实施例中，执行平坦化制程直到暴露上半导体结构127a、127b与127c为止。其对应步骤绘示在如图5所示的方法10中的步骤S25。平坦化制程可以包括一化学机械研磨(CMP)制程。在平坦化制程之后，即获得半导体元件结构100。

图14-16是剖视图，例示根据一些实施例的形成半导体元件结构200的各中间阶段。需要指出的是，形成图14所示结构之前的半导体元件结构200的操作与形成图6-9所示的半导体元件结构100的操作大致相同，且相关的详细描述可参见前述段落，在此不再赘述。

根据一些实施例，在形成氧化物层115之后，执行离子植入制程220以在氧化物层115中形成多个掺杂区225a、225b与225c，如图14所示。在一些实施例中，以倾斜角度θ

类似于离子植入制程120，可以植入例如硼(B)的一P型掺杂物及/或例如磷(P)的一N型掺杂物，以形成掺杂区225a、225b与225c，且在离子植入制程220之后执行一热处理制程，使得掺杂区225a、225b与225c包括PSG、BSG或BPSG。在一些实施例中，在执行离子植入制程220之后，掺杂区225a、225b、225c具有与下半导体结构103a、103b、103c相同的导电类型。在一些实施例中，氧化物层115覆盖并直接接触下半导体结构103a、103b与103c的侧壁S2、S4与S6的部分是保持未掺杂。

接下来，根据一些实施例，如图15所示，借由VHF蚀刻制程移除掺杂区225a、225b、225c，以便保留氧化物层115的未掺杂区(即氧化物部215a、215b、215c、215d)。移除掺杂区的蚀刻制程已在上述实施例中进行了详细描述，在此不再赘述。

在一些实施例中，在蚀刻制程之后，暴露出下半导体结构103a的上表面T1与侧壁S1、下半导体结构103b的上表面T2与侧壁S3、以及下半导体结构103c的上表面T3与侧壁S5。在本实施例中，氧化物部215b、215c与215d延伸高于下半导体结构103a、103b与103c的上表面T1、T2与T3。

随后，根据一些实施例，如图16所示，多个上半导体结构227a、227b与227c选择性地沉积在下半导体结构103a、103b与103c之上。在一些实施例中，在移除掺杂区225a、225b与225c之后，上半导体结构227a、227b与227c覆盖下半导体结构103a、103b与103c的暴露表面。用于形成上半导体结构227a、227b与227c的一些材料类似或相同于用于形成半导体元件结构100的上半导体结构127a、127b与127c的材料，且其细节在此不再赘述。

然后，根据一些实施例，如图2所示，形成介电层229以覆盖氧化物部215a、215b、215c与215d，并且上半导体结构227a、227b与227c被介电层229所围绕。用于形成介电层229的一些材料类似或相同于用于形成半导体元件结构100的介电层129的材料，且其细节在此不再赘述。在形成介电层229之后，即获得半导体元件结构200。

图17-19是剖视图，例示根据一些实施例的形成半导体元件结构300的各中间阶段。需要指出的是，形成图17所示结构之前的半导体元件结构300的操作与形成图6-9所示的半导体元件结构100的操作大致相同，且相关的详细描述可参见前述段落，在此不再赘述。

根据一些实施例，在形成氧化物层115之后，实施离子植入制程320以在氧化物层115中形成多个掺杂区325a、325b与325c，如图17所示。在一些实施例中，以倾斜角度θ

在一些实施例中，倾斜角度θ

类似于离子植入制程120，可以植入例如硼(B)的一P型掺杂物及/或例如磷(P)的一N型掺杂物，以形成掺杂区325a、325b与325c，且在离子植入制程320之后执行一热处理制程，使得掺杂区325a、325b与325c包括PSG、BSG或BPSG。在一些实施例中，在执行离子植入制程320之后，掺杂区325a、325b、325c具有与下半导体结构103a、103b、103c相同的导电类型。在一些实施例中，氧化物层115覆盖并直接接触下半导体结构103a、103b与103c的侧壁S2、S4与S6的部分则保持未掺杂。

接下来，根据一些实施例，如图18所示，借由VHF蚀刻制程移除掺杂区325a、325b、325c，以便保留氧化物层115的未掺杂区(即氧化物部315a、315b、315c、315d)。移除掺杂区的蚀刻制程已在上述实施例中进行了详细描述，在此不再赘述。

在一些实施例中，在蚀刻制程之后，暴露出下半导体结构103a的上表面T1与侧壁S1、下半导体结构103b的上表面T2与侧壁S3以及下半导体结构103c的上表面T3与侧壁S5。在本实施例中，在氧化物部315a与下半导体结构103a之间形成一间隙330a，以使氧化物部315a与下半导体结构103a的侧壁S1分隔开；在氧化物部315b与下半导体结构103b之间形成一间隙330b，使得氧化物部315b与下半导体结构103b的侧壁S3分隔开；以及在氧化物部315c与下半导体结构103c之间形成一间隙330c，使得氧化物部315c与下半导体结构103c的侧壁S5分隔开。在一些实施例中，半导体基底101的上表面T4借由间隙330a、330b与330c而部分地暴露。

接下来，根据一些实施例，如图19所示，多个上半导体结构327a、327b与327c选择性地沉积在下半导体结构103a、103b与103c之上。在一些实施例中，在移除掺杂区325a、325b与325c之后，上半导体结构327a、327b与327c覆盖下半导体结构103a、103b与103c的暴露表面。用于形成上半导体结构327a、327b与327c的一些材料类似或相同于用于形成半导体元件结构100的上半导体结构127a、127b与127c的材料，且其细节在此不再赘述。在本实施例中，间隙330a、330b与330c分别被上半导体结构327a、327b与327c所填充。

随后，根据一些实施例，如图3所示，形成介电层329以覆盖氧化物部315a、315b、315c与315d，且上部半导体结构327a、327b与327c被介电层329所围绕。用于形成介电层329的一些材料类似或相同于用于形成半导体元件结构100的介电层129的材料，在此不再赘述。在形成介电层329之后，即获得半导体元件结构300。

图20-22是剖视图，例示根据一些实施例的形成半导体元件结构400的各中间阶段。需要指出的是，形成图20所示结构之前的半导体元件结构400的操作与形成图6-9所示的半导体元件结构100的操作大致相同，且相关的详细描述可参见前述段落，在此不再赘述。

根据一些实施例，如图20所示，在氧化层115形成后，执行一离子植入制程420以在氧化物层115中形成多个掺杂区425a、425b与425c。在一些实施例中，以倾斜角度θ

在一些实施例中，倾斜角度θ

类似于离子植入制程120，可以植入例如硼(B)的一P型掺杂物及/或例如磷(P)的一N型掺杂物，以形成掺杂区425a、425b与425c，且在离子植入制程420之后执行一热处理制程，使得掺杂区425a、425b与425c包括PSG、BSG或BPSG。在一些实施例中，在执行离子植入制程420之后，掺杂区425a、425b、425c具有与下半导体结构103a、103b、103c相同的导电类型。在一些实施例中，氧化物层115覆盖并直接接触下半导体结构103a、103b与103c的侧壁S2、S4与S6的部分则保持未掺杂。

然后，根据一些实施例，如图21所示，借由VHF蚀刻制程移除掺杂区425a、425b、425c，以便保留氧化物层115的未掺杂区(即氧化物部415a、415b、415c、415d)。移除掺杂区的蚀刻制程已在上述实施例中进行了详细描述，在此不再赘述。在一些实施例中，在蚀刻制程之后，暴露出下半导体结构103a的上表面T1与侧壁S1、下半导体结构103b的上表面T2与侧壁S3以及下半导体结构103c的上表面T3与侧壁S5。

在本实施例中，氧化物部415b、415c与415d延伸高于下半导体结构103a、103b与103c的上表面T1、T2与T3；在氧化物部415a与下半导体结构103a之间形成一间隙430a，使得氧化物部415a与下半导体结构103a的侧壁S1分隔开；在氧化物部415b与下半导体结构103b之间形成一间隙430b，使得氧化物部415b与下半导体结构103b的侧壁S3分隔开；以及在氧化物部415c与下半导体结构103c之间形成一间隙430c，使得氧化物部415c与下半导体结构103c的侧壁S5分隔开。在一些实施例中，半导体基底101的上表面T4借由间隙430a、430b与430c而部分地暴露。

接下来，根据一些实施例，如图22所示，多个上半导体结构427a、427b与427c选择性地沉积在下半导体结构103a、103b与103c之上。在一些实施例中，在移除掺杂区425a、425b与425c之后，上半导体结构427a、427b与427c覆盖下半导体结构103a、103b与103c的暴露表面。用于形成上半导体结构427a、427b与427c的一些材料类似或相同于用于形成半导体元件结构100的上半导体结构127a、127b与127c的材料，其细节在此不再赘述。在本实施例中，间隙430a、430b与430c分别被上半导体结构427a、427b与427c所填充。

随后，根据一些实施例，如图4所示，形成介电层429以覆盖氧化物部415a、415b、415c与415d，且上部半导体结构427a、427b与427c被介电层429所围绕。用于形成介电层429的一些材料类似或相同于用于形成半导体元件结构100的介电层129的材料，在此不再赘述。在形成介电层429之后，即获得半导体元件结构400。

本公开提供半导体元件结构及其制备方法的实施例。在一些实施例中，半导体元件结构包括一复合互连结构，具有一下半导体结构(例如下半导体结构103a)以及一上半导体结构(例如上半导体结构127a)。下半导体结构具有一第一侧壁(例如侧壁S1)以及一第二侧壁(例如侧壁S2)，而第二侧壁相对第一侧壁设置。在一些实施例中，上半导体结构覆盖下半导体结构的第一侧壁与上表面(例如上表面T1)，且半导体元件结构还包括一氧化物部(例如氧化物部115b)，沿着下半导体结构的第二侧壁延伸。在一些实施例中，下半导体结构与上半导体结构包括不同的材料，且选择上半导体结构与下半导体结构的材料，使得上半导体结构可以选择性地沉积在下半导体结构的暴露表面(即上表面与第一侧壁)上。因此，可以省略昂贵的微影步骤。结果，可以减少制造成本与处理时间。

本公开的一实施例提供一种半导体元件结构。该半导体元件结构包括一第一下半导体结构，设置在一半导体基底上。该第一下半导体结构具有一第一侧壁以及一第二侧壁，该第二侧壁相对该第一侧壁设置。该半导体元件结构亦包括一第一上半导体结构，覆盖该第一下半导体结构的一上表面与该第一侧壁。该第一下半导体结构与该第一上半导体结构包括不同材料。该半导体元件结构还包括一第一氧化物部，设置在该半导体基底上并沿着该第一下半导体结构的该第二侧壁延伸。该第一氧化物部具有一L形状。

本公开的另一实施例提供一种半导体元件结构。该半导体元件结构包括一第一下半导体结构，设置在一半导体基底上。该第一下半导体结构具有一第一侧壁以及一第二侧壁，该第二侧壁相对该第一侧壁设置。该半导体元件结构亦包括一第一上半导体结构，覆盖该第一下半导体结构的一上表面与该第一侧壁。该第一下半导体结构与该第一上半导体结构包括不同材料。该半导体元件结构还包括一第一氧化物部，设置在该半导体基底上并沿着该第一下半导体结构的该第二侧壁延伸；以及一介电层，设置在该第一氧化物部上，其中该第一氧化物部将该介电层从该半导体基底分隔开。

本公开的再另一实施例提供一种半导体元件结构的制备方法。该半导体元件结构的制备方法包括形成一第一下半导体结构在一半导体基底上。该第一下半导体结构具有一第一侧壁以及一第二侧壁，该第二侧壁相对该第一侧壁设置。该制备方法亦包括沉积一氧化物层以覆盖该第一下半导体结构的该第一侧壁、该第二侧壁以及一上表面。该制备方法还包括执行一离子植入制程以形成一第一掺杂区在该氧化物层中。该第一下半导体结构的该第一侧壁与该上表面被该第一掺杂区所覆盖。该制备方法还包括移除该第一掺杂区以使一第一氧化物部保留在该第一下半导体结构的该第二侧壁上；以及在移除该第一掺杂区之后，形成一第一上半导体结构以覆盖该第一下半导体结构的该第一侧壁与该上表面。

本公开的实施例具有一些有利的特征。在一些实施例中，该半导体元件结构包括一复合互连结构，具有一下半导体结构以及一上半导体结构，且一氧化物部以及该上半导体结构形成在该下半导体结构的相对侧壁上。选择该上半导体结构与该下半导体结构的材料以使该上半导体结构可选择地沉积在该下半导体结构的多个暴露表面上。结果，可降低制造成本与处理时间。

虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。

再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤包含于本申请案的权利要求内。