芯片堆叠封装的加工方法及芯片堆叠封装结构

技术领域

本发明涉及封装技术领域，特别涉及一种芯片堆叠封装的加工方法和一种芯片堆叠封装结构。

背景技术

封装过程中为了增加一个封装体内芯片数量，例如在增加闪存的容量或在多种芯片堆叠的系统级封装(System in Package，SIP)中，一般采用将芯片减薄然后堆叠起来的方式进行封装。传统芯片堆叠一般采用芯片黏合薄膜(Die attach film，DAF)将芯片一层层堆叠起来，然后再进行引线键合或再布线层(RDL)互联，再使用塑封的方式将芯片封装起来。图1为一种传统多芯片堆叠封装结构的示意图。如图1所示，堆叠的多层芯片10之间通过黏合薄膜11粘合，多层芯片10之间通过引线12和再布线层13互联，塑封层14包裹多层芯片10、多层黏合薄膜11和引线12。

但是，上述传统多芯片堆叠封装结构存在以下不足：(1)在芯片层数较多且每层芯片尺寸和数量不一样时，由于没有支撑平衡，就会造成堆叠结构非常脆弱，从而芯片无法堆叠过高；(2)芯片太薄时芯片贴合与引线键合时极易造成产品破碎，从而不能采用超薄的芯片；(3)每层芯片需要留出引线键合的位置，且各层芯片引线键合的位置不能重叠，使得封装结构的尺寸较大。

发明内容

本发明的目的在于提供一种芯片堆叠封装的加工方法及芯片堆叠封装结构，多层芯片堆叠的灵活性较高，对每层芯片的厚度和大小没有限制，有利于提高封装的可靠性，且有利于减小封装结构的体积。

为了实现上述目的，本发明一方面提供一种芯片堆叠的加工方法。所述加工方法包括：

提供第一芯片板结构，所述第一芯片板结构包括第一载板、位于所述第一载板表面的第一塑封层和嵌设在所述第一塑封层中的第一芯片；

在所述第一塑封层远离所述第一载板的表面形成第一再布线层，所述第一再布线层与所述第一芯片电连接；

提供第二芯片板结构，所述第二芯片板结构包括第二载板、位于所述第二载板表面的第二塑封层和嵌设在所述第二塑封层中的第二芯片；

在所述第一再布线层远离所述第一塑封层的一侧设置中间连接层；

将所述第二芯片板结构贴合到所述中间连接层远离所述第一再布线层的一侧，且所述第二塑封层通过所述中间连接层与所述第一塑封层和所述第一再布线层贴合；

去除所述第二载板；以及

在所述第二塑封层远离所述第一塑封层的表面形成第二再布线层，所述第二再布线层与所述第二芯片电连接。

可选的，所述加工方法包括：所述在所述第二塑封层远离所述第一塑封层的表面形成第二再布线层之后，重复执行提供芯片板结构、在再布线层上设置中间连接层、将芯片板结构贴合到中间连接层上、去除载板以及在顶层的塑封层上形成再布线层的步骤，以堆叠封装三层以上的芯片，形成位于所述第一载板上的包封结构。

可选的，所述加工方法包括：在所述包封结构的的顶部的再布线层上形成外焊盘；在所述顶部的再布线层上形成顶部介电层，所述顶部介电层覆盖所述顶部的再布线层露出的表面且覆盖所述外焊盘的侧表面，所述外焊盘的远离所述顶部的再布线层的表面露出；以及在所述外焊盘上植球。

可选的，所述第一芯片板结构包括第一校准芯片，所述第一校准芯片嵌设在所述第一塑封层中，所述第一校准芯片表面具有第一校准图案；所述在所述第一塑封层远离所述第一载板的表面形成第一再布线层时，以所述第一校准图案为对准基准，制作所述第一再布线层；

所述第二芯片板结构包括第二校准芯片，所述第二校准芯片嵌设在所述第二塑封层中，所述第二校准芯片表面均具有第二校准图案；所述在所述第二塑封层远离所述第一塑封层的表面形成第二再布线层时，以所述第二校准图案为对准基准，制作所述第二再布线层。

可选的，所述第一载板的边缘区域形成有第一视觉定位靶标，所述第二载板的边缘区域形成有第二视觉定位靶标；所述提供第二芯片板结构之后、所述在所述第一再布线层远离所述第一塑封层的一侧设置中间连接层之前，利用所述第一视觉定位靶标和所述第二视觉定位靶标对所述第一芯片板结构和所述第二芯片板结构进行视觉对位。

可选的，所述中间连接层远离所述第一再布线层的表面具有保护膜；所述第一载板的边缘区域形成有第一定位孔，所述第二载板的边缘区域形成有第二定位孔；对所述第一芯片板结构和所述第二芯片板结构进行视觉对位之后，所述第一定位孔和所述第二定位孔位置相对，再将所述第二芯片板结构贴合到所述保护膜上，并将定位针插入所述第一定位孔和所述第二定位孔内，以对所述第一芯片板结构和所述第二芯片板结构进行机械定位。

可选的，所述将所述第二芯片板结构贴合到所述中间连接层远离所述第一再布线层的一侧，包括：将所述第二芯片板结构、所述第一芯片板结构和所述定位针同时移入真空压膜腔中；去除所述保护膜，对所述第二芯片板结构和所述第一芯片板结构进行真空压合，将所述第二芯片板结构贴合到所述中间连接层远离所述第一再布线层的一侧，所述定位针在所述第二芯片板结构和所述第一芯片板结构压合的过程中，能够弹性伸缩。

可选的，所述加工方法包括：所述去除所述第二载板之后、所述在所述第二塑封层远离所述第一塑封层的表面形成第二再布线层之前，在所述第二塑封层和所述中间连接层中形成第二盲孔，所述第二盲孔露出所述第一再布线层的部分表面；后续形成的所述第二再布线层覆盖所述第二盲孔的内表面且与所述第一再布线层电连接。

可选的，所述提供第一芯片板结构，包括：提供初始载板，将所述第一芯片贴装在所述初始载板上，所述第一芯片的正面朝向所述初始载板，且所述第一芯片的正面形成有微凸点；在所述初始载板上形成第一塑封层，所述第一塑封层覆盖所述第一芯片；在所述第一塑封层远离所述初始载板的表面设置第一载板，所述第一载板和所述第一塑封层之间设置有粘合层；以及去除所述初始载板，露出所述第一芯片正面的微凸点，形成所述第一芯片板结构。

可选的，所述粘合层为可导电可解的粘合层。

可选的，所述加工方法包括：所述提供第一芯片板结构之后、所述在所述第一塑封层远离所述第一载板的表面形成第一再布线层之前，在所述第一塑封层中形成第一盲孔，所述第一盲孔露出所述粘合层的部分表面；以所述粘合层作为导电层，采用电镀工艺在所述第一盲孔内形成第一导电柱；后续形成的所述第一再布线层与所述第一导电柱电连接；

所述去除所述第二载板之后、所述在所述第二塑封层远离所述第一塑封层的表面形成第二再布线层之前，在所述第二塑封层中形成第二盲孔，所述第二盲孔露出所述第一再布线层；以所述粘合层为导电层，采用电镀工艺在所述第二盲孔内形成第二导电柱，所述第二导电柱与所述第一再布线层电连接；后续形成的所述第二再布线层与所述第二导电柱电连接。

可选的，所述第一再布线层和所述第二再布线层中均预留有互联孔预定形成位置；所述加工方法包括：在所述第二塑封层远离所述第一塑封层的表面形成第二再布线层之后，形成互联孔，所述互联孔穿过所述第一再布线层的互联孔预定形成位置和所述第二再布线层的互联孔预定形成位置并露出所述粘合层的部分表面；以所述粘合层为导电层，采用电镀工艺在所述互联孔内形成互联柱，所述互联柱与所述第一再布线层和所述第二再布线层电连接。

本发明另一方面提供一种一种芯片堆叠封装结构。所述一种芯片堆叠封装结构包括：

第一塑封层和嵌设在所述第一塑封层中的第一芯片，所述第一塑封层的表面形成有第一再布线层，所述第一再布线层与所述第一芯片电连接；

中间连接层，位于所述第一塑封层上方且位于所述第一再布线层的侧边和上方；以及

第二塑封层和嵌设在所述第二塑封层中的第二芯片；所述第二塑封层叠加在所述中间连接层上方；所述第二塑封层远离所述第一塑封层的表面形成有第二再布线层，所述第二再布线层与所述第二芯片电连接。

本发明的芯片堆叠封装的加工方法及芯片堆叠封装结构具有以下优势：(1)本发明中第一芯片嵌设在第一塑封层中，第二芯片嵌设在第二塑封层中，再将第一塑封层和第二塑封层进行堆叠，如此第一芯片和第二芯片的堆叠灵活性较高，且下层塑封层支撑上层塑封层，堆叠的可靠性较高，进而对堆叠高度和芯片堆叠的层数限制较小；(2)由于第一芯片嵌设在第一塑封层中，第二芯片嵌设在第二塑封层中，再将第一塑封层和第二塑封层进行堆叠，从而对芯片厚度的限制较小，例如可以对超薄芯片进行堆叠封装，且不容易造成芯片破碎；(3)本发明中第一塑封层表面的第一再布线层与第一塑封层中的第一芯片电连接，第二塑封层表面的第二再布线层与第二塑封层中的第二芯片电连接，如此通过在第一再布线层和第二再布线层之间建立互联就能够实现两层芯片之间的互联，不需要每层芯片预留出与其他层芯片不重合的引线键合位置，有利于减小封装结构的体积。

附图说明

图1为一种传统多芯片堆叠封装结构的示意图。

图2为本发明一实施例的芯片堆叠封装的加工方法的流程图。

图3至图23为本发明一实施例的芯片堆叠封装的加工方法的分步骤示意图。

图24为本发明一实施例中粘合层粘贴前的剖面示意图。

图25为本发明一实施例中粘合层粘贴后的剖面示意图。

图26至图36为本发明另一实施例的芯片堆叠封装的加工方法的分步骤示意图。

图37至图43为本发明另一实施例中的芯片堆叠封装的加工方法的分步骤示意图。

附图标记说明：

(图1)10-芯片；11-黏合薄膜；12-引线；13-再布线层；14-塑封层；

(图3至图43)100-第一芯片；101-初始载板；102-第一可解胶层；103-第一塑封层；104-第一载板；105-粘合层；105a-绝缘支撑层；105b-可解胶层；105c-可导电可解胶层；105d-保护层；106-第一再布线层；107-第一视觉定位靶标；108-第一定位孔；109-第一校准芯片；110-第一盲孔；111-第一导电柱；200-第二芯片；201-第二载板；202-第二可解胶层；203-第二塑封层；204-第二校准芯片；205-第二视觉定位靶标；206-第二定位孔；207-第二盲孔；208-第二再布线层；209-第二导电柱；300-中间连接层；301-保护膜；400-摄像头；401-定位针；402-真空压膜盖；403-真空压膜台面；404-真空压膜腔；405-真空通道；406-密封圈；500-顶部再布线层；501-外焊盘；502-顶部介电层；503-锡球；504-第三载板；505-第三可解胶层；506-绝缘层；507-互联孔；508-互联柱。

具体实施方式

以下结合附图和具体实施例对本发明提出的芯片堆叠封装的加工方法及芯片堆叠封装结构作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

为了提高多层芯片堆叠的灵活性，减少对每层芯片的厚度和大小的限制，提高封装的可靠性以及减小封装结构的体积，本申请提供一种芯片堆叠封装的加工方法。图2为本发明一实施例的芯片堆叠封装的加工方法的流程图。如图2所示，所述芯片堆叠封装的加工方法包括：

S1，提供第一芯片板结构，所述第一芯片板结构包括第一载板、位于所述第一载板表面的第一塑封层和嵌设在所述第一塑封层中的第一芯片；

S2，在所述第一塑封层远离所述第一载板的表面形成第一再布线层，所述第一再布线层与所述第一芯片电连接；

S3，提供第二芯片板结构，所述第二芯片板结构包括第二载板、位于所述第二载板表面的第二塑封层和嵌设在所述第二塑封层中的第二芯片；

S4，在所述第一再布线层远离所述第一塑封层的一侧设置中间连接层；

S5，将所述第二芯片板结构贴合到所述中间连接层远离所述第一再布线层的一侧，且所述第二塑封层通过所述中间连接层与所述第一塑封层和所述第一再布线层贴合；

S6，去除所述第二载板；

S7，在所述第二塑封层远离所述第一塑封层的表面形成第二再布线层，所述第二再布线层与所述第二芯片电连接。

应该理解的是，虽然图2的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

图3至图23为本发明一实施例的芯片堆叠封装的加工方法的分步骤示意图。以下结合图3至图23对本实施例的芯片堆叠封装的加工方法进行说明。其中，图3至图23中，图7和图11为平面图，其余的图为剖面图。

如图5所示，提供第一芯片板结构，所述第一芯片板结构包括第一载板104、位于所述第一载板104表面的第一塑封层103和嵌设在所述第一塑封层103中的第一芯片100。

具体的，形成第一芯片板结构的方法可以包括：如图3所示，提供初始载板101，初始载板101的表面上可以形成有第一可解胶层102；将所述第一芯片100贴装在所述初始载板101上，贴装到初始载板101上的第一芯片100的数量可以为多个，所述第一芯片100的正面可以朝向所述初始载板101，且所述第一芯片100的正面形成有微凸点；如图4所示，在所述初始载板101上形成第一塑封层103，所述第一塑封层103覆盖所述第一芯片100，即第一塑封层103包覆第一芯片100的侧表面和背面；参考图4和图5所示，在所述第一塑封层103远离所述初始载板101的表面设置第一载板104，所述第一载板104和所述第一塑封层103之间设置有粘合层105；以及去除所述初始载板101，露出所述第一芯片100正面的微凸点，形成所述第一芯片板结构。

第一芯片100正面的微凸点可以为焊盘和/或位于焊盘上方的微凸结构。将第一芯片100正面朝下的贴装在初始载板101上，在通过第一塑封层103塑封后再转贴在第一载板104上，之后去除初始载板101和第一可解胶层102就能够露出第一芯片100正面的微凸点，便于后续在第一芯片100的正面上形成与第一芯片100正面的微凸点连接的再布线层，工艺简单，但不限于此。

本实施例中，载板均可为玻璃板或环氧树脂板，但不限于此。第一塑封层103的材料可以为环氧塑封料(MC－Epoxy Molding Compound，EMC)，但不限于此。

本实施例中，粘合层105可以为可解胶层，例如为可解双面胶，但不限于此。

在形成第一芯片板结构之后，如图6所示，在所述第一塑封层103远离所述第一载板104的表面形成第一再布线层106，所述第一再布线层106与所述第一芯片100电连接。具体的，第一再布线层106可以与第一芯片100正面的微凸点相连接。

如图9所示，提供第二芯片板结构，所述第二芯片板结构包括第二载板201、位于所述第二载板201表面的第二塑封层203和嵌设在所述第二塑封层203中的第二芯片200。

提供第二芯片板结构的方法可以包括：如图7所示，提供第二载板201，所述第二载板201上形成有第二可解胶层202；将第二芯片200贴装到第二载板201上，贴装到第二载板201上的第二芯片200的数量可以为多个，第二芯片200的正面可以朝向第二载板201；如图8所示，在第二载板201上形成第二塑封层203，第二塑封层203覆盖第二芯片200的侧表面和背面；可以通过研磨或刻蚀工艺等去除第二塑封层203的部分厚度，例如如图9所示，研磨去除第二塑封层203的部分厚度，直至露出第二芯片200的背面，以使得第二芯片板结构的厚度最薄，有利于减小封装结构的尺寸，但不限于此。在其它实施例中，可以根据需要确定第二塑封层203的去除厚度。

图10示出了第一芯片板结构的平面示意图，如图10所示，所述第一芯片板结构可以包括第一校准芯片109，所述第一校准芯片109嵌设在所述第一塑封层103中，第一校准芯片109可以与第一芯片100同时贴装在初始载板101上，以使得第一校准芯片109嵌入第一塑封层103中。所述第一校准芯片109远离第一载板104的表面具有第一校准图案(图中未示出)，在所述第一塑封层103远离所述第一载板104的表面形成第一再布线层106时，可以以第一校准芯片109表面的第一校准图案为对准基准，制作第一再布线层106，以提高第一再布线层106与第一芯片100的对准精度，有利于提高产品良率，在制作第一再布线层106时，还可以在第一校准芯片109的表面形成图案。如图10所示，第一塑封层103中的第一校准芯片109的数量可以为四个，且分别设置在第一塑封层103的四个角上，但不限于此。

图11示出了第二芯片板结构的平面示意图，如图11所示，所述第二芯片板结构可以包括第二校准芯片204，所述第二校准芯片204嵌设在所述第二塑封层203中，所述第二校准芯片204靠近第二载板201的表面具有第二校准图案(图中未示出)，后续在所述第二塑封层203远离所述第一塑封层103的表面形成第二再布线层时，可以以第二校准芯片204的第二校准图案为对准基准，制作第二再布线层，以提高第二再布线层与第二芯片的对准精度，有利于提高产品良率。如图11所示，第二塑封层203中的第二校准芯片204的数量可以为四个，且分别设置在第二塑封层203的四个角上，但不限于此。

如图10和图11所示，所述第一载板104的边缘区域形成有第一视觉定位靶标107，且第一塑封层103并未覆盖第一视觉定位靶标107；所述第二载板201的边缘区域形成有第二视觉定位靶标205，且第二塑封层203并未覆盖第二视觉定位靶标。第一载板104上的第一视觉定位靶标107的数量为四个，且可以分别靠近第一载板104的四个角设置，但不限于此。第二载板201上的第二视觉定位靶标205的数量为四个，且可以分别靠近第二载板201的四个角设置，但不限于此。第一视觉定位靶标107和第二视觉定位靶标205的图形可以为圆形、圆环形或十字形等。

为了提高芯片贴装在载板上的位置精度，在将第一载板201粘贴在第一塑封层203上时，可以以第一视觉定位靶标107进行视觉对位；在将第二芯片200贴装在第二载板201上时，可以以第二视觉定位靶标205进行视觉定位。

为了提高第一芯片板结构和第二芯片板结构的对位精度，参考图10至图12所示，在提供第二芯片板结构之后、在第一再布线层106远离第一塑封层103的一侧设置中间连接层300之前，利用第一视觉定位靶标107和所述第二视觉定位靶标205对所述第一芯片板结构和所述第二芯片板结构进行视觉对位。其中，在进行视觉对位时，可以利用摄像头400拍摄第一视觉定位靶标107和第二视觉定位靶标205，以实现光学对位。

在对第一芯片板结构和第二芯片板结构进行视觉对位之后，如图12所示，在所述第一再布线层106远离所述第一塑封层103的一侧设置中间连接层300。所述中间连接层300可以为树脂膜、PI膜(PolyimideFilm，聚酰亚胺薄膜)或增层膜(Ajinomoto Build-upfilm，ABF)等。

如图12所示，中间连接层300的远离第一再布线层106的表面上还附着有保护膜301，为了避免第二芯片板结构真空压膜前与中间连接层300贴合，在将中间连接层300设置在第一再布线层106上后，保留所述保护膜301。

参考图10、图11和图13所示，所述第一载板104的边缘区域可以形成有第一定位孔108，所述第二载板201的边缘区域可以形成有第二定位孔206。第一载板104边缘区域上第一定位孔108的数量可以为四个，且分别靠近第一载板104的四个角设置，但不限于此。第二载板201边缘区域上第二定位孔206的数量可以为四个，且可以分别靠近第二载板201的四个角设置，但不限于此。

如图13所示，对所述第一芯片板结构和所述第二芯片板结构进行视觉对位之后，所述第一定位孔108和所述第二定位孔206位置相对。在所述第一再布线层106远离所述第一塑封层103的一侧设置中间连接层300之后、将所述第二芯片板结构贴合到所述中间连接层300上之前，将所述第二芯片板结构贴合到所述保护膜301上，并将定位针401插入相对的第一定位孔108和第二定位孔206内，以对第一芯片板结构和所述第二芯片板结构进行机械定位，如此有利于提高第二芯片板结构和第一芯片板结构贴合时的对位精度。定位针401可以是机械弹簧结构或者是气体弹簧结构，使得定位针401在所述第二芯片板结构和所述第一芯片板结构压合的过程中，能够弹性伸缩。

接着，如图18所示，将第二芯片板结构贴合到所述中间连接层300远离第一再布线层106的一侧。

具体的，作为示例，如图14所示，将所述第二芯片板结构、所述第一芯片板结构和所述定位针401同时移入真空压膜腔404中。如图14所示，真空压膜腔404由真空压膜盖402和真空压膜台面403围成，真空压膜盖402和真空压膜台面403之间形成为密封圈406，真空压膜盖402顶部形成有多个真空通道405，第二载板201覆盖所述多个真空通道405的一侧端口。

如图15所示，真空压膜盖402通过真空吸附及机械方式抓取第二载板201，即抓取第二芯片板结构，然后真空压膜台面403下降，从而第一芯片板结构和第二芯片板结构分离。

如图16所示，去除中间连接层300上的保护膜301，例如可以直接撕掉保护膜301。

如图17所示，真空压膜台面403上升并与真空压膜盖402闭合，对真空压膜腔404抽真空，并对第一芯片板结构和第二芯片板结构进行真空压合。

如图18所示，第一芯片板结构和第二芯片板结构压合结束后，真空压膜盖402释放第二芯片板结构，即释放第二载板201，真空压膜台面403下降，之后即可将第一芯片板结构和第二芯片板结构整体传送出来真空压膜腔404。如图18所示，将第一芯片板结构和第二芯片板结构贴合后，第二芯片板贴合到第一塑封层103上，所述第二塑封层203通过所述中间连接层300与所述第一塑封层103和所述第一再布线层106贴合。

在将第二芯片板结构贴合到中间连接层300上之后，如图19所示，去除第二载板201和第二可解胶层202，露出第二芯片200正面的微凸点。第二芯片200正面的微凸点可以为焊盘和/或位于焊盘上方的微凸结构。

如图20所示，在所述第二塑封层203和所述中间连接层300中形成第二盲孔207，所述第二盲孔207露出所述第一再布线层106的部分表面。

如图21所示，在所述第二塑封层203远离所述第一塑封层103的表面形成第二再布线层208。

本实施例中，第二再布线层208覆盖所述第二盲孔207的内表面且与所述第一再布线层106电连接。形成第二再布线层208的方法可以包括：在第二塑封层203上通过溅镀(sputter)工艺形成种子层(图中未示出)，种子层覆盖第二塑封层203远离的第一塑封层103的表面并覆盖第二盲孔207的内表面；在种子层上形成图形化的掩模层(图中未示出)，以图形化的掩模层为掩模，通过电镀工艺在种子层上形成电镀材料层；去除图形化的掩模层，刻蚀去除露出的种子层，形成第二再布线层208。

本实施例中，在形成第二再布线层208之后，参考图22所示，可以重复执行提供芯片板结构、在再布线层上设置中间连接层、将芯片板结构贴合到中间连接层上、去除载板、在顶层的塑封层和中间连接层中形成盲孔以及在顶层的塑封层上形成再布线层的步骤，以堆叠封装三层以上的芯片，形成位于第一载板104上的包封结构。其中，此处提及的“顶层”是将新的芯片板结构贴合到塑封层上后位于顶端的层别。图22所述的结构一共堆叠了五层芯片，但不限于此。堆叠的芯片层数可以根据需要调整。

在所有的芯片板结构贴合完成后，如图22所示，第一载板104上的包封结构的顶部的再布线层为顶部再布线层500，顶部再布线层500与顶层的芯片电连接。需要说明的是，对于仅需要堆叠封装两层芯片的情况，在第二塑封层203远离第一塑封层103的表面形成第二再布线层208时即形成了位于第一载板104上的“包封结构”，此时，包封结构的顶部的再布线层为第二再布线层208，即第二再布布线层208为顶部再布线层。

继续以图22作为示例，在顶部再布线层500上形成外焊盘501。可以采用本领域公知的方法形成顶部再布线层500和外焊盘501。

如图23所示，在所述顶部再布线层500上形成顶部介电层502，所述顶部介电层502覆盖所述顶部再布线层500露出的表面且覆盖所述外焊盘501的侧表面，所述外焊盘501远离所述顶部再布线层500的表面露出。

所述顶部介电层502可以为树脂膜、PI膜(PolyimideFilm，聚酰亚胺薄膜)或增层膜(Ajinomoto Build-up film，ABF)等。形成顶部介电层502的方法可以包括：通过压膜等方式将顶部介电层502设置在顶部再布线层500和外焊盘501上；通过研磨或刻蚀等方式去除顶部介电层502的部分厚度，露出外焊盘501远离顶部再布线层500的表面。

在形成顶部介电层502之后，可以去除第一载板104和粘合层105，再在所述外焊盘501上植球，例如在外焊盘501上植入锡球503。

在外焊盘501上植球之后，执行切割工艺，切割各个塑封层和各个中间连接层，获得单颗产品，但不限于此。在其它实施例中，可以先执行切割工艺，再在外焊盘501上植球。

另一实施例中，粘合层105可以为可导电可解的粘合层，例如为可导电可解双面胶层。图24为本发明一实施例中粘合层粘贴前的剖面示意图。如图24所示，在将粘合层105粘贴到第一载板104前，粘合层105可以包括绝缘支撑层105a、位于绝缘支撑层105a一侧的可解胶层105b、位于绝缘支撑层105a另一侧的可导电可解胶层105c、分别位于可解胶层105b和可导电可解胶层105c上的两个保护层105d。图25为本发明一实施例中粘合层粘贴后的剖面示意图。如图25所示，在将粘合层105粘贴在第一载板104后，两个保护层105d需去除，且将其余部分粘贴在第一载板104上。其中，为了使得粘合层105后续可以作为导电层，将可解胶层105b粘贴在第一载板104上，可导电可解胶层105c相对于可解胶层105b远离第一载板104。

图26至图36为本发明另一实施例的芯片堆叠封装的加工方法的分步骤示意图。以下结合图26至图36对本申请另一实施例的芯片堆叠封装的加工方法进行介绍。本实施例主要介绍的是与上述实施例的不同之处，相同之处可以参考上述。

参考图5，提供第一芯片板结构，所述第一芯片板结构包括第一载板104、位于所述第一载板104表面的第一塑封层103和嵌设在所述第一塑封层中的第一芯片100，第一芯片100的数量为多个。第一载板104和第一塑封层103之间设置有粘合层105，本实施例中，粘合层105为可导电可解的粘合层。作为示例，参考图25，粘合层105中的可导电可解胶层105c直接与第一塑封层103粘连。

如图26所示，在第一塑封层103中形成第一盲孔110，所述第一盲孔110露出所述粘合层105的部分表面。可以采用镭射工艺在第一塑封层103中形成第一盲孔110，但不限于此。

如图27所示，以所述粘合层105作为导电层，采用电镀工艺在所述第一盲孔110内形成第一导电柱111。具体的，通过粘合层105作为阴极进行导电，电镀液可以进入第一盲孔110内并进行离子交换以在第一盲孔110内电镀导电材料，电镀的导电材料例如为铜。

由于电镀结束后，在第一盲孔110内靠近孔口的位置，导电材料可能不平整，可以研磨去除部分所述导电材料，以获得端面平整的第一导电柱111。其中，在研磨去除部分导电材料的过程中，会伴随着研磨去除第一塑封层103的部分厚度和第一芯片200的微凸点的部分厚度。

在形成第一导电柱111之后，如图28所示，在第一塑封层103远离第一载板104的表面形成第一再布线层106，第一再布线层106与第一导电柱111和第一芯片100正面的微凸点电连接。

参考图29，提供第二芯片板结构，所述第二芯片板结构包括第二载板201、位于所述第二载板201表面的第二塑封层203和嵌设在所述第二塑封层203中的第二芯片200。第二芯片200的数量为多个。

接着，在第一再布线层远离第一塑封层103的一侧设置中间连接层300。参考上述，在设置中间连接层300之前，可以为第一芯片板结构和第二芯片板结构进行视觉对位。

如图30所示，将第二芯片板结构贴合到所述中间连接层300远离第一再布线层106的一侧，且所述第二塑封层203通过所述中间连接层300与所述第一塑封层103和所述第一再布线层106贴合。将第二芯片板结构贴合到所述第一塑封层103的方法可以参考上述。在将所述第二芯片板结构贴合到中间连接层300上之后，去除第二载板201和第二可解胶层202。

如图31所示，在第二塑封层203和中间连接层300中形成第二盲孔207，第二盲孔207露出第一再布线层106的部分表面。

如图32所示，以所述粘合层105为导电层，采用电镀工艺在所述第二盲孔207内形成第二导电柱209，所述第二导电柱209与所述第一再布线层106电连接。在第二塑封层203远离第一塑封层103的表面形成第二再布线层208，所述第二再布线层208与第二导电柱209电连接，且与第二芯片200正面的微凸点电连接。

在所述第二塑封层203远离所述第一塑封层103的表面形成第二再布线层208之后，参考图33所示，可以重复执行提供芯片板结构、在再布线层上设置中间连接层、将芯片板结构贴合到中间连接层上、去除载板、在顶层的塑封层和中间连接层中形成盲孔、以粘合层105为导电层在盲孔中电镀形成导电柱、以及在顶层的塑封层上形成再布线层的步骤，以堆叠封装三层以上的芯片，形成位于第一载板104上的包封结构。

在所有的芯片板结构贴合完成后，如图33所示，第一载板104上的包封结构的顶部的再布线层为顶部再布线层500，顶部再布线层500与顶层的芯片电连接。需要说明的是，对于仅需要堆叠封装两层芯片的情况，在第二塑封层203远离第一塑封层103的表面形成第二再布线层208时即形成了位于第一载板104上的“包封结构”，此时，第二再布布线层208为顶部再布线层。

继续以图33作为示例，在顶部再布线层500上形成外焊盘501。

如图34所示，在所述顶部再布线层500上形成顶部介电层502，所述顶部介电层502覆盖所述顶部再布线层500露出的表面且覆盖所述外焊盘501的侧表面，所述外焊盘501远离所述顶部再布线层500的表面露出。

在形成顶部介电层502之后，如图35所示，可以在顶部介电层502上设置第三载板504，所述第三载板504和顶部介电层502之间设置有第三可解胶层505；之后，去除第一载板104和粘合层105，在第一塑封层103远离第三载板504的表面形成绝缘层506，所述绝缘层506覆盖第一塑封层103远离第三载板504的表面且覆盖第一导电柱111露出的端面。

如图36所示，去除第三载板504和第三可解胶层505，露出外焊盘501远离顶部再布线层500的表面，再在所述外焊盘501上植球。

在外焊盘501上植球之后，执行切割工艺，切割各个塑封层和各个中间连接层，获得单颗产品。

本实施例中，第一导电柱111和第二导电柱209等位于塑封层中的导电柱均通过反面导通电镀的方法形成，所谓反面导通电镀是指以盲孔底部的导电层作为导电种子层，从导通孔的孔底朝向孔口电镀形成导电柱的方法。传统的化镀、电镀只能将深孔的孔壁镀铜，无法将整个孔填满。本实施例采用反面导通电镀的方式且配合研磨工艺，能够使得导电柱填满盲孔且导电柱的两端面分别可以与对应的塑封层的正面和背面齐平，保证了导电柱的截面积大小满足需求，有利于建立稳定的互联通道，提高产品良率。

另一实施例中，在完成多个芯片板结构的堆叠后，通过一步开孔工艺和一步电镀工艺实现多个再布线层的互联，有利于简化工艺流程。

图37至图43为本发明另一实施例中的芯片堆叠封装的加工方法的分步骤示意图。其中，图37为平面图，其余的为剖面图。以下结合图37至图43对本申请另一实施例的芯片堆叠封装的加工方法进行介绍。本实施例主要介绍的是与上述实施例的不同之处，相同之处可以参考上述。

参考图5，提供第一芯片板结构，所述第一芯片板结构包括第一载板104、位于所述第一载板104表面的第一塑封层103和嵌设在所述第一塑封层中的第一芯片100，第一芯片100的数量为多个。第一载板104和第一塑封层103之间设置有粘合层105，本实施例中，粘合层105为可导电可解的粘合层。

参考图6，在所述第一塑封层103远离所述第一载板104的表面形成第一再布线层106，所述第一再布线层106与所述第一芯片200正面的微凸点电连接。

图37示出了形成第一再布线层106之后第一芯片板结构的平面示意图，如图37所示，所述第一再布线层106中预留有互联孔预定形成位置，具体如图37中虚线框内的图案放大图所示。

如图9所示，提供第二芯片板结构，所述第二芯片板结构包括第二载板201、位于所述第二载板201表面的第二塑封层203和嵌设在所述第二塑封层203中的第二芯片200。

如图12所示，在所述第一再布线层106远离所述第一塑封层103的一侧设置中间连接层300。

如图18所示，将第二芯片板结构贴合到中间连接层300远离第一再布线层106的一侧，且所述第二塑封层203通过所述中间连接层300与所述第一塑封层103和所述第一再布线层106贴合。

如图19所示，去除第二载板201和第二可解胶层202，露出第二芯片200正面的微凸点。

如图38所示，在所述第二塑封层203远离所述第一塑封层103的表面形成第二再布线层208，第二再布线层208与第二芯片200正面的微凸点电连接。其中，所述第二再布线层208中预留有互联孔预定形成位置，且第一再布线层106中预留的互联孔预定形成位置和第二再布线层208中预留的互联孔预定形成位置在第一载板104的法线方向上可以重叠。

在第二塑封层203远离所述第一塑封层103的表面形成第二再布线层208之后，参考图39所示，可以重复执行提供芯片板结构、在再布线层上设置中间连接层、将芯片板结构贴合到中间连接层上、去除载板以及在顶层的塑封层上形成再布线层的步骤，以堆叠封装三层以上的芯片，形成位于第一载板104上的包封结构。其中，包封结构中的各个再布线层均预留有互联孔预定形成位置。

在完成所有的芯片板结构的贴合后，如图39所示，第一载板104上的包封结构的顶部的再布线层为顶部再布线层500，顶部再布线层500与顶层的芯片电连接。需要说明的是，对于仅需要堆叠封装两层芯片的情况，在第二塑封层203远离第一塑封层103的表面形成第二再布线层208时即形成了位于第一载板104上的“包封结构”，此时，第二再布布线层208为顶部再布线层。

继续以图39作为示例，在顶部再布线层500上形成形成外焊盘501；在所述顶部再布线层500上形成顶部介电层502，所述顶部介电层502覆盖所述顶部再布线层500露出的表面且覆盖所述外焊盘501。

如图40所示，形成互联孔507，所述互联孔507穿过所述第一再布线层106和所述第二再布线层208等再布线层中的互联孔预定形成位置并露出所述粘合层105的部分表面。本实施例中，可以通过机械钻孔形成互联孔507，但不限于此。

如图41所示，以所述粘合层105为导电层，采用电镀工艺在所述互联孔507内形成互联柱508，所述互联柱508与所述第一再布线层106和所述第二再布线层208等再布线层电连接。

具体的，通过粘合层105作为阴极进行导电，电镀液可以进入互联孔507内并进行离子交换以在互联孔507内电镀导电材料。由于电镀结束后，在互联孔507内靠近孔口的位置，导电材料可能不平整，可以研磨去除部分所述导电材料，以获得端面平整的互联柱508并露出外焊盘501远离顶部再布线层500的表面。其中，在研磨去除部分导电材料的过程中，会伴随着研磨去除顶部介电层502的部分厚度。

参考图41和图42所示，可以在顶部介电层502上设置第三载板504，所述第三载板504和顶部介电层502之间设置有第三可解胶层505；之后，去除第一载板104和粘合层105，在第一塑封层103远离第三载板504的表面形成绝缘层506，所述绝缘层506覆盖第一塑封层103远离第三载板504的表面且覆盖互联柱508露出的端面。

如图43所示，去除第三载板504和第三可解胶层505，露出外焊盘501远离顶部再布线层500的表面，再在所述外焊盘501上植球。

在外焊盘501上植球之后，执行切割工艺，切割各个塑封层和各个中间连接层，获得单颗产品。

本实施例中，互联柱508通过反面导通电镀的方法形成。传统的化镀、电镀只能将深孔的孔壁镀铜，无法将整个孔填满。本实施例采用反面导通电镀的方式且配合研磨工艺，能够使得互联柱508填满互联孔507且互联柱508的两端面较为平整，保证了导电柱的截面积大小满足需求，有利于建立稳定的互联通道，提高产品良率。此外，本实施例通过一步开孔工艺和一步电镀工艺形成了互联柱508，实现多个再布线层的互联，有利于简化工艺流程。

本申请还提供一种芯片堆叠封装结构，所述芯片堆叠封装结构可以利用上述的芯片堆叠封装的加工方法制成。

参考图23、图36和图43，所述芯片堆叠封装结构包括第一塑封层103、嵌设在所述第一塑封层103中的第一芯片100、中间连接层300、第二塑封层203和嵌设在所述第二塑封层203中的第二芯片200。具体的，所述第一塑封层103的表面形成有第一再布线层106，所述第一再布线层106与所述第一芯片100电连接。中间连接层300位于所述第一塑封层103上方且位于所述第一再布线层106的侧边和上方。所述第二塑封层203叠加在所述中间连接层300上方；所述第二塑封层203远离所述第一塑封层103的表面形成有第二再布线层208，所述第二再布线层208与所述第二芯片200电连接。

本申请的芯片堆叠封装的加工方法及芯片堆叠封装结构具有以下优势：(1)本申请中第一芯片100嵌设在第一塑封层103中，第二芯片200嵌设在第二塑封层203中，再将第一塑封层103和第二塑封层203进行堆叠，如此第一芯片100和第二芯片200的堆叠灵活性较高，且下层塑封层支撑上层塑封层，堆叠的可靠性较高，进而对堆叠高度和芯片堆叠的层数限制较小；(2)由于第一芯片100嵌设在第一塑封层103中，第二芯片200嵌设在第二塑封层203中，再将第一塑封层103和第二塑封层203进行堆叠，从而对芯片厚度的限制较小，例如可以对超薄芯片进行堆叠封装，且不容易造成芯片破碎；(3)本申请中第一塑封层103表面的第一再布线层106与第一塑封层103中的第一芯片100电连接，第二塑封层203表面的第二再布线层208与第二塑封层203中的第二芯片200电连接，如此通过在第一再布线层106和第二再布线层208之间建立互联就能够实现两层芯片之间的互联，不需要每层芯片预留出与其他层芯片不重合的引线键合位置，有利于减小封装结构的体积。

上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。