一种耗尽型MOSFET管的抗辐照高压差驱动电路

技术领域

本发明涉及一种耗尽型MOSFET管的抗辐照高压差驱动电路，属于空间配电技术领域。

背景技术

现有的在轨航天器型号中，智能配电系统的基础元器件是固态功率控制器(SolidState Power Controller)。该器件采用增强型MOSFET作为功率开关，通过二次电源提供偏置，响应系统指令，实现配电通道的通断。然而，二次电源和控制电路正常是传统的固体功率控制器实现配电可靠输出的必然条件。二者缺一，器件无法保障配电通道的稳定接通。以中兴16卫星为代表的多个型号配电输出异常的分析，都指向了二次电源异常导致功率配电断路，引起关键载荷甚至航天器掉电的故障诱因。因此，急需研制一款固态功率控制器，在二次电源和控制电路异常时，也能为航天器提供低阻导通的配电通道；在二次电源和控制电路正常工作时，具备对配电通道高可靠控制的能力。同时，在发生单粒子事件时，该器件具有相应的空间适应性。

发明内容

本发明的技术解决问题是：克服现有技术中辐照造成的CMOS晶体管的阈值电压漂移、漏电流增加、跨导减小、噪声增加以及栅氧稳定性变差等直接关系到电路性能的重要因素，可能导致电路性能极度退化，甚至功能失效的不足，提供一种一种耗尽型MOSFET管及其高压差驱动电路，满足了武器型号低功耗、高可靠、空间适应性发展要求。

本发明的技术解决方案是：

本发明公开了一种耗尽型MOSFET管的抗辐照高压差驱动电路，包括：驱动电路和耗尽型MOSFET管；其中，驱动电路，包括逻辑控制模块、电压检测复位控制模块、驱动输出电压模块；其中，

逻辑控制模块，根据外部输入的CTL指令，进行逻辑控制，输出控制信号发送给驱动输出电压模块；根据驱动输出电压模块发送的电平信号产生异常控制信号，发送给驱动输出电压模块；

电压检测复位控制模块，检测驱动输出电压模块输出的驱动电压VG，上报电压信息给逻辑控制模块；具有欠压锁存功能，当检测到电源电压小于设定阈值时，驱动输出保持为设定电压；检测输入负电源电压VDD1和正电源电压VDD2出现异常时，发送复位信号给驱动输出电压模块；

驱动输出电压模块，根据外部输入的TRIP信号和所述控制信号，向外输出驱动电压，实现耗尽型MOSFET管的缓开通或者慢关断；检测到负载异常时，生成电平信号给逻辑控制模块；接收到所述异常控制信号后，向耗尽型MOSFET管输出驱动电压VG为0V；接收到所述复位信号，向耗尽型MOSFET管输出驱动电压VG为0V。

进一步地，在上述驱动电路中，当CTL指令为高电平时，驱动电压VG与输入负电源电压VDD1相等；当CTL为低电平时，驱动电压VG为0V。

进一步地，在上述驱动电路中，逻辑控制电路检测驱动电压VG的电平，当驱动电压VG为0V时，输出状态信号SW变为高电平；当VG为负时，状态信号SW变为低电平，实现开关状态的检测。

进一步地，在上述驱动电路中，所述根据外部输入的TRIP信号和所述控制信号，向外输出驱动电压，具体为：当TRIP信号电压为低电平，同时控制信号电压为低电平时，驱动电压VG输出0V；控制信号电压为高电平时，驱动电压VG输出负电源VDD1电压值；当TRIP信号电压为高电平，控制信号状态为高电平或低电平，驱动电压VG输出负电源VDD1电压值。

进一步地，在上述驱动电路中，当驱动电路接收到控制开启信号时，驱动电路向MOSFET管输出电流，经过电阻R

进一步地，在上述驱动电路中，所述驱动电路为MOSFET管输出的驱动电流小于等于2mA。

进一步地，在上述驱动电路中，所述耗尽型MOSFET管，具有环栅MOS结构和双层Guard ring结构。

进一步地，在上述驱动电路中，所述耗尽型MOSFET管，包括P阱和N阱；其中，所述N阱采用外延和埋层结构或深阱工艺。

进一步地，在上述驱动电路中，所述P阱和N阱与电源之间具有3个以上接触点。

进一步地，在上述驱动电路中，所述接触点的孔径大于10mil。

本发明与现有技术相比的有益效果是：

(1)本发明由于采用了耗尽型MOSFET，因而无论偏置电源是否上电，固态功率控制器装置默认初始态保证低阻常通，即无需控制电压，固态功率控制器可以保证功率接通；

(2)本发明由于采用了抗辐照加固电路，满足卫星整体性能，增强抗空间单粒子效应的能力和空间适应性；

(3)本发明通过高压差驱动电路的设计，实现了降低功率侧的采样电阻导通压降，进而降低整件功耗，解决了同一衬底下高压差电路的空间环境适应性的问题。

附图说明

图1为本发明场效应晶体管总剂量辐射特性曲线；

图2为本发明环栅结构版图示意图；

图3为本发明N型衬底MOS P阱中P+区位置示意；

图4为本发明MOSFET管驱动电路原理图；

图5为本发明BM2027驱动芯片应用电路原理图；

图6为本发明耗尽型MOSFET管的高压差驱动电路连接图。

具体实施方式

下面结合附图及具体实施方式对本发明专利做进一步详细说明。

如图6所示，本实施例提供了一种耗尽型MOSFET管的抗辐照高压差驱动电路，包括：驱动电路和耗尽型MOSFET管；其中，驱动电路，包括逻辑控制模块、电压检测复位控制模块、驱动输出电压模块；其中，

逻辑控制模块，根据外部输入的CTL指令，进行逻辑控制，输出控制信号发送给驱动输出电压模块；根据驱动输出电压模块发送的电平信号产生异常控制信号，发送给驱动输出电压模块；

电压检测复位控制模块，检测驱动输出电压模块输出的驱动电压VG，上报电压信息给逻辑控制模块；具有欠压锁存功能，当检测到电源电压小于设定阈值时，驱动输出保持为设定电压；检测输入负电源电压VDD1和正电源电压VDD2出现异常时，发送复位信号给驱动输出电压模块；

驱动输出电压模块，根据外部输入的TRIP信号和控制信号，向外输出驱动电压，实现耗尽型MOSFET管的缓开通或者慢关断；检测到负载异常时，生成电平信号给逻辑控制模块；接收到异常控制信号后，向耗尽型MOSFET管输出驱动电压VG为0V；接收到复位信号，向耗尽型MOSFET管输出驱动电压VG为0V。

优选地，当CTL指令为高电平时，驱动电压VG与输入负电源电压VDD1相等；当CTL为低电平时，驱动电压VG为0V。

优选地，逻辑控制电路检测驱动电压VG的电平，当驱动电压VG为0V时，输出状态信号SW变为高电平；当VG为负时，状态信号SW变为低电平，实现开关状态的检测。

优选地，根据外部输入的TRIP信号和控制信号，向外输出驱动电压，具体为：当TRIP信号电压为低电平，同时控制信号电压为低电平时，驱动电压VG输出0V；控制信号电压为高电平时，驱动电压VG输出负电源VDD1电压值；当TRIP信号电压为高电平，控制信号状态为高电平或低电平，驱动电压VG输出负电源VDD1电压值。

优选地，当驱动电路接收到控制开启信号时，驱动电路向MOSFET管输出电流，经过电阻R

优选地，驱动电路为MOSFET管输出的驱动电流小于等于2mA。

优选地，耗尽型MOSFET管，具有环栅MOS结构和双层Guard ring结构。

优选地，耗尽型MOSFET管，包括P阱和N阱；其中，N阱采用外延和埋层结构或深阱工艺。

优选地，P阱和N阱与电源之间具有3个以上接触点。

优选地，接触点的孔径大于10mil。

实施例

本实施例提出了一种采用抗辐照加固技术MOSFET管的高压差驱动电路的设计。

(1)设计具有环栅MOS结构和双层Guard ring结构的MOSFET，环栅结构示意如图2所示；

(2)设计耗尽型MOSFET驱动芯片，通过芯片内的输出电流和灌电流给MOSFET的栅极充电或放电，达到接通或关断SSPC的目的，BM2027驱动芯片应用电路如图5所示。

如图5所示，驱动电路的电压输入端VDD1与输入负电源电压VDD1连接，驱动电路的电压输入端VDD2与输入正电源电压VDD2连接；

触发信号TRIP端通过电阻R25与外部TRIP信号连接；

控制信号CTL端通过电阻R24与外部控制信号CTL连接；

状态信号SW与外部连接；

VGON输出端通过电阻R11、R15与MOSFET管M1的输入端连接；

VGOFF输出端通过电阻R14、R15与MOSFET管M1的输入端连接；

VGSW输出端通过电阻R15与MOSFET管M1的输入端连接；

电阻R15的输入端与电容C11的输入端连接；

电容C11的另一端与输出电压VOUT连接；

VGSW输出端通过电阻R26与输出电压VOUT连接。

驱动电路设计如下：

前级逻辑模块为驱动模块提供输入信号，驱动模块需按照一定的逻辑要求进行计算，从而实现最终的驱动输出，驱动模块为MOSFET提供开通、关断的控制信号；

驱动模块接收逻辑模块的输出信号，进行电平转换和逻辑运算，通过电流驱动模块实现一定驱动能力，最终形成驱动信号去实现对MOS栅极的控制。同时，通过比较器检测输出驱动信号的幅值，与设定的比较阈值进行比较，输出驱动电压逻辑输出信号；

前级逻辑模块的输出信号范围为0V～5V，而驱动信号提供的输出信号的电压范围为-12V～5V，因此要求系统必须为驱动模块提供5V和-12V的电源电压。为了正确的区分输入信号的逻辑高与逻辑低，须采用电平转换电路将0V～5V的信号转化为-12V～5V的信号，从而在驱动模块中实现正确的逻辑判断。为了完成对MOS器件的开通与关断的控制，须对MOS器件的栅极提供具有一定电流能力的驱动信号，设计驱动电路以完成具有一定电流能力的高低电平信号的输出。设计比较器，合理设置比较阈值，以得到驱动电压逻辑输出，以完成系统对MOS驱动信号的检测与判断；

辐照加固MOSFET设计方法如下：

(1)针对总剂量辐射性能方面，环栅NMOS晶体管和直栅NMOS晶体管的比较如图1，直栅NMOS晶体管辐射后的IDS-VG曲线不仅曲线左移，而且上移很多，这表示辐射后NMOS晶体管的阈值电压(VTN)减小，且亚阈值条件下，辐射前后NMOS晶体管漏电变化十分明显，在亚阈值部分IDS已经比辐射前增大了约6个数量级。反过来看环栅NMOS晶体管辐射后的IDS-VG曲线，它仅向左平移，表示NMOS晶体管的阈值电压(VTN)减小，亚阈值部分的漏电流只是稍微有些增大，但影响不大。因此，针对场区漏电机制，最有效的电路加固方案是在版图设计时采用环栅NMOS晶体管(Enclosed Layout Transistor)，其版图示意图如图2所示。

(2)针对辐照下单粒子闩锁效应机制的加固方案，从电源布线布局、保护环、外延与埋层、阱源结构等结构方面，达到减小阱电阻RW或者衬底电阻RS效果方面进行设计，包括：

器件结构方面，采用源-阱结构是集成电路尤其是MOS电路抗单粒子闩锁加固的一种有效技术。这种结构一方面可以尽量地拉开NMOS管和PMOS管之间的距离，减小形成晶闸管结构的可能性。另一方面，在晶体管的周围增加重掺杂结构形成保护环，减小寄生的阱电阻或寄生的衬底电阻。对于P管而言(图3所示的右侧的管子)，在靠近P阱(形成N管结构的阱)或N管一侧增加N区(下图所示的A区)。同理，对于N管(下图所示左侧的管子)，在P阱内靠P管一侧增加P区(下图所示的B区)。

在器件版图方面：设计时增加保护环结构，可通过增大NMOS和PMOS晶体管之间的间距来降低引发闩锁效应的可能。而保护环结构一方面拉开NMOS和PMOS晶体管之间的间距，有效降低电路的横向电阻；另一方面通过给P或者N掺杂的环结构加电压，使其形成反向二极管结构，降低流过寄生晶闸管的电流，从而有效的避免闩锁效应。保护环(GuardRing)结构不仅可以有效的避免闩锁效应，还有隔绝噪声的特性，从而避免电路受到噪声影响。

采用外延和埋层结构或深N阱(deep N-well,DNW)工艺，可明显降低横向电阻，降低闩锁效应。这种结构某种意义上可作为GuardRing结构的一部分，采用国内BCD 0.35μm工艺，采用N-type型深N阱与埋层结构互连，作为ISO ring结构。有实验表明，其阱电阻RW，衬底电阻RS可降低60％～70％，寄生晶体管的电流增益比标准MOS降低98％。因此，MOS器件的抗瞬时辐照能力明显增加。对于未加固的MOS器件，在105～106Gy(Si)/s将产生闩锁，而采用外延和埋层结构加固后，抗扰动能力可提高到107Gy(Si)/s以上，抗闩锁能力达到108Gy(Si)/s以上。

在器件使用时的电源布局布线方面：尽量增加阱(P阱和N阱)与电源之间的接触点(3个以上)，以保证减小阱中的电源电流，降低横向电阻上的压降，还需尽量设计大于10mil的孔径，减小接触电阻。阱的电源接触点位置的设计应注意以下3点：a)VDD需靠近P阱内，VSS需位于N阱内的边缘，这样可以减小接触电阻。b)VDD接触点与P阱之间避免P+区和输入保护电路。如果VDD接触点与P阱之间存在P+区，由于VDD和P+区电位不同，但是掺杂类型相同，产生流向衬底的电流通路。c)VDD接触点的邻近应有一个相应的VSS接触点。这样通过所加电压的不同，形成反向PN结结构，阻断电流流向衬底。

(3)综合步骤(1)和步骤(2)所述，总剂量辐射效应和单粒子闩锁效应考虑分别采用以下措施：环栅MOS结构和双层Guard ring结构。芯片采用的双层GuardRing结构。

技术原理：

如图4所示，当MOSFET驱动电路接收到控制开启的CTL命令时，电路通过I7向外输出电流，经过Rslope和Cslope给MOSFET栅极放电，当充电电压达到VDD-0.2V时，自动停止输出电流，MOSFET导通。当接收到关断的CTL指令后，电路通过I7向外输出充电电流，经过Rslope和Cslope给MOSFET栅极充电，当充电电压达到VSS+0.2V时，充电电流自动关断，MOSFET关断。

本实施例以100V功率母线上电，通过固态功率功率控制器向后级载荷配电(为固态功率控制器提供控制电源的100V转5V DC/DC也属于后级载荷)。后级载荷上电后，再向固态功率控制器提供控制电源。需要保证，当控制电源未上电时，能保证功率电源输出。固态功率控制器输出电流可达10A，最大负载启动电容可达200uF，导通电阻不大于250mΩ；空间环境指标为：总剂量100Krad(si)，单粒子翻转37MeV(mg/cm

驱动电路设计：

(1)驱动MOSFET芯片(型号为BM2027)负责控制耗尽型MOSFET的通断控制。有两种工作模式，

a)当TRIP为低电平时，

接收到低电平CTL指令，VGON引脚输出2mA，直至VGON引脚电压0V；VGOFF引脚一直保持高阻态；

接收到高电平CTL指令，VGOFF抽取6mA，直至VG引脚降至VDD1；VGON引脚一直保持高阻态；

b)接收到高电平TRIP指令：无论CTL指令信号，VGOFF抽取6mA，直至VG引脚降至VDD1；VGON引脚一直保持高阻态；

(2)上电初始态：VDD1、VDD2上电，CTL和TRIP均为低电平，VGON引脚输出2mA，直至VGON引脚电压0V；VGOFF引脚一直保持高阻态；

(3)反馈开关状态功能：检测VG引脚电压，上报状态信息；

(4)欠压锁存功能：检测到

A、VDD1电源电压大于阈值；

B、VDD2电源电压小于阈值；

上述两个条件任意一个满足，VGON引脚驱动输出最低为-0.3Vd.c.。VGOFF引脚高阻态。

(5)任何情况下，VGON和VGOFF不得同时接通；VGON和VGOFF达到目标电压后，不再向外输出电流。

抗辐照加固MOSFET性能选择：型号XE1205

a)击穿电压VBSS 320Vd.c.

b)常通电流IDSS 50A(-55,25℃)，常通电流IDSS25A(175℃)

c)导通电阻RdsON＜50mΩ(常温条件下25℃，VGS＝0Vd.c.)，三温条件≤100mΩ(壳温175℃，VGS＝0Vd.c.)

d)结温范围-55～175℃

e)漏电流：0.1mA@VGS＝-11Vd.c.，VDS＝320Vd.c.

0.01mA@VGS＝-11Vd.c.，VDS＝100Vd.c.

f)关断阈值电压：-4～-6Vd.c.

g)栅源漏电流：＜100nA

h)输入电容：14nF，输出电容：1000pF

i)总剂量：100Krad(si)，剂量率0.1rad(si)/s

j)单粒子烧毁LET阈值：≥75MeV/mg/cm2

k)功率：250W。