GaN HEMT功率器件与驱动模块的集成芯片及制作方法

技术领域

本发明涉及半导体器件领域，尤其涉及一种GaN HEMT功率器件与驱动模块的集成芯片及制作方法。

背景技术

基于氮化镓的高迁移率场效应晶体管(GaN HEMT)凭借其材料本身的大禁带宽度以及器件的高开关频率，能够极大的提升功率密度，因此其在射频以及电子电力系统中有着极为广阔的应用前景。

大多数情况下，氮化镓器件会在专用的GaN外延衬底上进行制备，外围的控制电路则在硅衬底上进行制备，之后将氮化镓器件与控制电路分别封装并在PCB板上通过互连集成在一起，抑或是将氮化镓器件与控制电路直接互连并封装在一起。由于氮化镓器件与控制电路的集成是基于分立的GaN芯片与Si驱动芯片的互连，占用了大量的面积，增加了封装成本，同时这种互连方式带来的寄生电容电感是不可避免的，这种寄生带来的尖峰电压/LC振荡等问题将会降低氮化镓器件的高频性能以及带来各种可靠性问题。

更重要的是：当需要氮化镓器件与控制电路集成到通一衬底上时，这种集成器件在高压应用时可能出现的背栅问题。

因此，开发一种既可以避免寄生带来的尖峰电压/LC振荡等问题，又能避免集成后的器件在高压时出现的背栅问题的氮化镓与硅基器件的集成的集成器件，成为本领域技术人员亟待要解决的技术重点。

发明内容

本发明提供一种GaN HEMT功率器件与驱动模块的集成芯片及制作方法，以解决传统的GaN HEMT功率器件与驱动模块的互连方式存在的寄生电容电感的的问题，同时避免了集成之后的GaN HEMT功率器件与驱动模块，在GaN HEMT功率器件的高压应用中可能出现的背栅问题。

根据本发明的第一方面，提供了一种GaN HEMT功率器件与驱动模块的集成芯片，包括：

衬底；所述衬底包括第一区域与第二区域；所述第一区域与所述第二区域沿第一方向依次排列；所述第一方向平行于所述衬底所在的平面；

GaN HEMT功率器件与驱动模块；所述GaN HEMT功率器件与所述驱动模块分别形成于所述第一区域与所述第二区域；

第一外延层与第二外延层；所述第一外延层与所述第二外延层沿远离所述衬底的方向上依次形成于所述衬底上，且位于所述驱动模块与所述衬底之间；其中，所述第一外延层是N+型掺杂、N-型掺杂或N型掺杂，所述第二外延层是P+型掺杂。

可选的，所述第一外延层的厚度为0.2μm-1μm；所述第二外延层的厚度为0.2μm-1μm。

可选的，所述GaN HEMT功率器件与驱动模块集成芯片还包括：

低K介质层；所述低K介质层形成于所述GaN HEMT功率器件与所述驱动模块的顶端；

金属互连层；所述金属互连层贯穿所述低K介质层，且分别连接所述GaN HEMT功率器件与所述驱动模块。

可选的，所述GaN HEMT功率器件与所述驱动模块之间还包括一隔离层。

可选的，所述隔离层的材料是氧化物。

可选的，所述氧化物是二氧化硅。

可选的，所述驱动模块具体包括：

第三外延层，形成于所述第二外延层的表面；其中，所述第三外延层中掺杂有P型离子；

第一漏极、第一栅极以及第一源极，所述第一漏极、所述第一栅极以及所述第一源极沿所述第一方向依次排列；其中，所述第一源极与所述第一漏极形成于所述第三外延层的表层中，所述第一栅极形成于所述第三外延层的表面上；

第一钝化层，覆盖部分所述第一源极和部分所述第一漏极的表面，且包围所述第一栅极。

可选的，所述第三外延层的厚度是2-2.5μm。

可选的，所述GaN HEMT功率器件具体包括：

缓冲层、沟道层以及势垒层，所述缓冲层、所述沟道层以及所述势垒层沿远离所述衬底方向上，依次形成于所述衬底的所述第一区域；

第二漏极、第二栅极以及第二源极，所述第二漏极、所述第二栅极以及所述第二源极沿所述第一方向依次形成于所述势垒层表面；

第二钝化层；填充于所述第二源极与所述第二栅极之间，以及所述第二漏极与所述第二栅极之间的空隙中；

其中，所述低K介质层形成于所述第一钝化层、所述第二钝化层、部分所述第二漏极、部分所述第二栅极以及部分所述第二源极的顶端；

所述金属互连层形成于暴露出来的部分所述第二漏极、部分所述第二栅极以及部分所述第二源极的顶端，且贯穿所述第一漏极、所述第一栅极以及所述第一源极的顶端的所述低K介质层与第一钝化层；其中，所述第二栅极顶端的所述金属互连层连接所述第一源极顶端的所述金属互连层；所述第二源极顶端的所述金属互连层连接所述第一漏极顶端的所述金属互连层；

所述隔离层形成于所述缓冲层与所述第三外延之间的所述衬底上，且所述隔离层的高度与所述势垒层或所述第三外延层的高度齐平。

可选的，所述势垒层的材料是AlGaN，所述缓冲层的材料是GaN。

根据本发明的第二方面，提供了一种GaN HEMT功率器件与驱动模块的集成芯片的制作方法，用于制作本发明第一方面的任一项所述的GaN HEMT功率器件与驱动模块的集成芯片，该方法包括：

提供一所述衬底；

形成所述GaN HEMT功率器件与所述驱动模块，并形成所述第一外延层以及所述第二形外延层；所述GaN HEMT功率器件与所述驱动模块分别形成于所述衬底上的所述第一区域与所述第二区域；其中，所述第一外延层与所述第二形外延层形成于所述驱动模块与所述衬底之间，且所述一外延层与所述第二外延层沿远离所述衬底的方向上依次形成于所述衬底上；

其中，所述第一外延层是所述N+型掺杂、所述N-型掺杂或所述N型掺杂，所述第二外延层是所述P+型掺杂。

可选的，形成所述GaN HEMT功率器件与所述驱动模块，并形成所述第一外延层以及所述第二形外延层之后还包括：

形成所述低K介质层与所述金属互连层。

可选的，形成所述GaN HEMT功率器件与所述驱动模块，并形成所述第一外延层以及所述第二形外延层，具体包括：

在所述衬底上沿远离所述衬底的方向上依次形成所述缓冲层、所述沟道层、所述势垒层与图形化的光刻胶；所述图形化的光刻胶覆盖所述第一区域的所述势垒层的表面上；

以所述图形化的光刻胶为掩膜刻蚀所述第二区域的所述势垒层、所述沟道层以及所述缓冲层，以在所述衬底的所述第二区域形成刻蚀空腔；

形成所述第一外延层、所述第二外延层以及所述第三外延层；所述第一外延层、所述第二外延层以及所述第三外延层沿远离所述衬底的方向上依次形成于所述刻蚀空腔中；且所述第三外延层的高度与所述势垒层的高度齐平；

形成所述第一漏极、所述第一栅极、所述第一源极以及所述第一钝化层；

形成所述第二源极、所述第二栅极以及所述第二漏极以及所述第二钝化层。

可选的，形成所述第一外延层、所述第二外延层以及所述第三外延层之前还包括：

形成隔离层。

可选的，形成所述低K介质层与所述金属互连层，具体包括：

在所述GaN HEMT功率器件与所述驱动模块的顶端沉积低K介质材料层；所述低K介质材料层覆盖所述第一钝化层、所述第二钝化层、所述第二漏极、所述第二栅极、所述第二源极、所述第一漏极、所述第一栅极以及所述第一源极的顶端；

分别刻蚀所述第二漏极、所述第二栅极、所述第二源极、所述第一漏极、所述第一栅极、所述第二源极的顶端的所述低K介质材料层，以形成若干金属互连空腔；

分别在所述若干金属互连空腔中填充金属材料，并分别将所述第二栅极顶端的所述金属互连层与所述第一源极顶端的所述金属互连层连接；所述第二源极顶端的所述金属互连层与所述第一漏极顶端的所述金属互连层连接，以形成所述金属互连层。

根据本发明的第三方面，提供了一种电子设备，包括本发明第一方面任一项所述的GaN HEMT功率器件与驱动模块的集成芯片。

根据本发明的第四方面，提供了一种电子设备的制作方法，包括本发明第二方面的任一项所述的GaN HEMT功率器件与驱动模块的集成芯片的制作方法。

本发明提供的技术方案，通过将GaN HEMT功率器件与驱动模块形成于同一衬底上，且在驱动模块与衬底之间沿远离衬底的方向上依次形成第一外延层与第二外延层；其中，由于GaN HEMT功率器件与驱动模块形成于同一衬底上。避免了传统的GaN HEMT功率器件与驱动模块的互连方式带来的寄生电容电感的问题，并且寄生带来的尖峰电压/LC振荡等问题将会降低氮化镓器件的高频性能以及带来各种可靠性问题。同时避免了传统的基于分立的GaN HEMT功率器件与驱动模块的互连，占用大量的面积，增加了封装成本的问题。更为重要的是：由于在驱动模块与衬底之间沿远离衬底的方向上依次形成第一外延层与第二外延层，相当于对驱动模块与衬底之间进行隔离，大幅度降低在GaN HEMT功率器件的高压应用中可能出现的背栅问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例提供的一种GaN HEMT功率器件与驱动模块的集成芯片的结构示意图；

图2是本发明一实施例提供的一种GaN HEMT功率器件与驱动模块的集成芯片的制作方法的流程示意图；

图3是本发明一实施例提供的形成所述GaN HEMT功率器件与所述驱动模块，并形成所述第一外延层以及所述第二形外延层的流程示意图；

图4-图9是本发明一实施例提供的根据GaN HEMT功率器件与驱动模块的集成芯片的制作方法制作的不同工艺阶段的器件结构示意图；

附图标记说明：

101-衬底；

102-GaN HEMT功率器件；

103-驱动模块；

104-第一外延层；

105-第二外延层；

106-缓冲层；

107-势垒层；

108-图形化的光刻胶；

109-隔离层材料；

110-隔离层；

111-第三外延层；

112-第一漏极；

113-第一栅极；

114-第一源极；

115-第一钝化层；

116-第二漏极；

117-第二栅极；

118-第二源极；

119-第二钝化层；

120-低K介质材料层；

121-低K介质层；

122-金属互连层；

123-第一区域；

124-第二区域；

125-沟道层。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

基于氮化镓的高迁移率场效应晶体管(GaN HEMT)凭借其材料本身的大禁带宽度以及器件的高开关频率，能够极大的提升功率密度，因此其在射频以及电子电力系统中有着极为广阔的应用前景。然而，由于缺乏可用的p沟道GaN HEMT器件，GaN IC还无法实现商用化。

大多数情况下，GaN功率器件的逻辑控制器和驱动器模块仍采用硅集成电路来实现。在实际的生产过程中，氮化镓器件会在专用的GaN外延衬底上进行制备，外围的控制电路则在硅衬底上进行制备，之后将氮化镓器件与控制电路分别封装并在PCB板上通过互连集成在一起，抑或是将氮化镓器件与控制电路直接互连并封装在一起。

目前主流的氮化镓器件与控制电路，由于氮化镓器件与控制电路的集成是基于分立的GaN芯片与Si驱动芯片的互连，占用了大量的面积，增加了封装成本，同时这种互连方式带来的寄生电容电感是不可避免的，这种寄生带来的尖峰电压/LC振荡等问题将会降低氮化镓器件的高频性能以及带来各种可靠性问题。

有鉴于此，本申请的发明人设计了一种基于商用gan(氮化镓)衬底上的gan hemt(氮化镓高迁移率场效应晶体管)与si mosfet(硅基金属氧化物晶体管)的单片集成方式，通过刻蚀与选择性外延，在同一个die(裸片)上实现了氮化镓与控制电路的制备和互连，大幅减少氮化镓与控制电路分立带来的寄生效应。

更重要的是：这种集成器件在高压应用时可能出现的背栅问题。因而，为了解决集成器件可能出现的背栅问题，本申请的发明人，创造性的提出：外延的硅衬底采用n-/p+/p的结构，相当于为控制电路区域进行衬底隔离，大幅度降低在高压应用时可能出现的背栅问题。

下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

请参考图1-图9，根据本发明的一实施例，提供了一种GaN HEMT功率器件与驱动模块的集成芯片，如图1所示，包括：

衬底101；所述衬底101包括第一区域123与第二区域124；所述第一区域123与所述第二区域124沿第一方向依次排列；所述第一方向平行于所述衬底101所在的平面；

GaN HEMT功率器件102与驱动模块103；所述GaN HEMT功率器件102与所述驱动模块103分别形成于所述第一区域123与所述第二区域124；

第一外延层104与第二外延层105；所述第一外延层104与所述第二外延层105沿远离所述衬底101的方向上依次形成于所述衬底101上，且位于所述驱动模块103与所述衬底101之间；其中，所述第一外延层104是N+型掺杂、N-型掺杂或N型掺杂，所述第二外延层105是P+型掺杂。具体的，所述第一外延层104中掺杂的离子为：磷、砷或锑；所述第二外延层105中掺杂的离子为：硼、铝、镓或铟。

本发明提供的技术方案，通过将GaN HEMT功率器件与驱动模块形成于同一衬底上，且在驱动模块与衬底之间沿远离衬底的方向上依次形成第一外延层与第二外延层；其中，由于GaN HEMT功率器件与驱动模块形成于同一衬底上。因而，相对于现有技术而言，避免了传统的GaN HEMT功率器件与驱动模块的互连方式带来的寄生电容电感的问题，并且寄生带来的尖峰电压/LC振荡等问题将会降低氮化镓器件的高频性能以及带来各种可靠性问题。同时避免了传统的基于分立的GaN HEMT功率器件与驱动模块的互连，占用大量的面积，增加了封装成本的问题。更为重要的是：由于在驱动模块与衬底之间沿远离衬底的方向上依次形成第一外延层与第二外延层，相当于对驱动模块与衬底之间进行隔离，大幅度降低在GaN HEMT功率器件的高压应用中可能出现的背栅问题。

一种实施例中，所述第一外延层104的厚度为0.2μm-1μm；所述第二外延层105的厚度为0.2μm-1μm。一种优选的实施例中，所述第一外延层104的厚度为0.5μm；所述第二外延层105的厚度为0.5μm。一种实施例中，所述GaN HEMT功率器件102与驱动模块103集成芯片还包括：

低K介质层121；所述低K介质层121形成于所述GaN HEMT功率器件102与所述驱动模块103的顶端；

金属互连层122；所述金属互连层122贯穿所述低K介质层121，且分别连接所述GaNHEMT功率器件102与所述驱动模块103。

一种实施例中，所述GaN HEMT功率器件102与所述驱动模块103之间还包括一隔离层110。一种具体实施例中，所述隔离层110的材料是氧化物。具体的，所述氧化物是二氧化硅。当然，应当知道的是隔离层110的材料也可以是其他材料，任何可以实现本发明中隔离层110作用的材料的实现方式，均在本发明的保护范围内，本发明并不以此为限。

一种实施例中，所述驱动模块103具体包括：

第三外延层111，形成于所述第二外延层105的表面；其中，所述第三外延层111中掺杂有P型离子；

一种实施例中，所述第三外延层111的厚度是2-2.5μm。

第一漏极112、第一栅极113以及第一源极114，所述第一漏极112、所述第一栅极113以及所述第一源极114沿所述第一方向依次排列；其中，所述第一源极114与所述第一漏极112形成于所述第三外延层111的表层中，所述第一栅极113形成于所述第三外延层111的表面上；

第一钝化层115，覆盖部分所述第一源极114和部分所述第一漏极112的表面，且包围所述第一栅极113。

一种实施例中，所述GaN HEMT功率器件102具体包括：

缓冲层106、沟道层125以及势垒层107，所述缓冲层106、所述沟道层125以及所述势垒层107沿远离所述衬底101方向上，依次形成于所述衬底101的所述第一区域123；

第二漏极116、第二栅极117以及第二源极118，所述第二漏极116、所述第二栅极117以及所述第二源极118沿所述第一方向依次形成于所述势垒层107表面；

第二钝化层119；填充于所述第二源极118与所述第二栅极117之间，以及所述第二漏极116与所述第二栅极117之间的空隙中；

其中，所述低K介质层121形成于所述第一钝化层115、所述第二钝化层119、部分所述第二漏极116、部分所述第二栅极117以及部分所述第二源极118第一漏极112第一栅极113第一源极114的顶端；

所述金属互连层122形成于暴露出来的部分所述第二漏极116、部分所述第二栅极117以及部分所述第二源极118的顶端，且贯穿所述第一漏极112、所述第一栅极113以及所述第一源极114的顶端的所述低K介质层121与第一钝化层115；其中，所述第二栅极117顶端的所述金属互连层122连接所述第一源极114顶端的所述金属互连层122；所述第二源极118顶端的所述金属互连层122连接所述第一漏极112顶端的所述金属互连层122；

所述隔离层110形成于所述缓冲层106与所述第三外延之间的所述衬底101上，且所述隔离层110的高度与所述势垒层107或所述第三外延层111的高度齐平。

其中，隔离层110实现了驱动模块103与GaN HEMT功率器件102之间的的侧壁隔离；同时可以防止第一外延层104、第二外延层105以及第三外延层111外延时与GaN HEMT功率器件102的界面接触，导致外延质量下降以及掺杂杂质的扩散。实现更好的外延质量。

其次，根据本发明的另一实施例，还提供了一种GaN HEMT功率器件与驱动模块的集成芯片的制作方法，用于制作本发明第一方面的任一项所述的GaN HEMT功率器件与驱动模块的集成芯片，该制作方法的流程示意图如图2所示该方法包括：

S11：提供一所述衬底101；

S12：形成所述GaN HEMT功率器件102与所述驱动模块103，并形成所述第一外延层104以及所述第二形外延层；所述GaN HEMT功率器件102与所述驱动模块103分别形成于所述衬底101上的所述第一区域123与所述第二区域124；其中，所述第一外延层104与所述第二形外延层形成于所述驱动模块103与所述衬底101之间，且所述一外延层与所述第二外延层105沿远离所述衬底101的方向上依次形成于所述衬底101上；

其中，所述第一外延层104是N+型掺杂、N-型掺杂或N型掺杂，所述第二外延层105是所述P+型掺杂，如图1所示。

一种实施例中，步骤S12，形成所述GaN HEMT功率器件102与所述驱动模块103，并形成所述第一外延层104以及所述第二形外延层，流程示意图如图3所示，具体包括：步骤S121-S125：

步骤S121：在所述衬底101上沿远离所述衬底101的方向上依次形成所述缓冲层106、所述沟道层、所述势垒层107与图形化的光刻胶108；所述图形化的光刻胶108覆盖所述第一区域123的所述势垒层107的表面上；其中，具体的，缓冲层的材料是GaN，势垒层的材料是AlGaN，如图4所示；

步骤S122：以所述图形化的光刻胶108为掩膜刻蚀所述第二区域124的所述势垒层107、所述沟道层125以及所述缓冲层106，以在所述衬底101的所述第二区域124形成刻蚀空腔；

具体的，另一种实施方式中，掩膜也可以是硬掩膜层；其中，以所述图形化的光刻胶108为掩膜刻蚀所述第二区域124的所述势垒层107与所述缓冲层106时，具体使用cl基，F基的气体对图形化的光刻胶108或图形化的硬掩膜层暴露出来的区域进行选择性刻蚀，如图5所示；

步骤S123：形成所述第一外延层104、所述第二外延层105以及所述第三外延层111；所述第一外延层104、所述第二外延层105以及所述第三外延层111沿远离所述衬底101的方向上依次形成于所述刻蚀空腔中；且所述第三外延层111的高度与所述势垒层107的高度齐平；所述第一外延层104、所述第二外延层105以及所述第三外延层111的材料是硅，如图8所示；

一种实施例中，步骤S123，形成所述第一外延层104、所述第二外延层105以及所述第三外延层111之前还包括：

形成隔离层110；具体包括：在所述刻蚀空腔中的衬底101表面，与势垒层107、缓冲层106以及图形化的光刻胶108的临近第二区域124的侧壁上沉积隔离层110材料109，如图6所示；

刻蚀衬底101表面的隔离层110材料109，并去除图形化的光刻胶108以及其侧壁的隔离层110材料109，以在势垒层107与缓冲层106的临近第二区域124的侧壁上形成隔离层110，如图7所示；

其中，刻蚀衬底101表面的隔离层110材料109时采用的方式是干法氧化物刻蚀的方式。

步骤S124：形成所述第一漏极112、所述第一栅极113、所述第一源极114以及所述第一钝化层115；

步骤S125：形成所述第二源极118、所述第二栅极117以及所述第二漏极116以及所述第二钝化层119，如图9所示。

步骤S124与步骤S125的具体过程均为现有技术，本发明不予赘述。

一种实施例中，步骤S12，形成所述GaN HEMT功率器件102与所述驱动模块103，并形成所述第一外延层104以及所述第二形外延层之后还包括：

S13：形成所述低K介质层121与所述金属互连层122。

一种实施例中，步骤S13，形成所述低K介质层121与所述金属互连层122，具体包括：步骤S131-S133：

步骤S131：在所述GaN HEMT功率器件102与所述驱动模块103的顶端沉积低K介质材料层120；所述低K介质材料层120覆盖所述第一钝化层115、所述第二钝化层119、所述第二漏极116、所述第二栅极117、所述第二源极118、所述第一漏极112、所述第一栅极113以及所述第一源极114的顶端，如图9所示；

步骤S132：分别刻蚀所述第二漏极116、所述第二栅极117、所述第二源极118、所述第一漏极112、所述第一栅极113、所述第二源极118的顶端的所述低K介质材料层120，以形成若干金属互连空腔；

步骤S133：分别在所述若干金属互连空腔中填充金属材料，并分别将所述第二栅极117顶端的所述金属互连层122与所述第一源极114顶端的所述金属互连层122连接；所述第二源极118顶端的所述金属互连层122与所述第一漏极112顶端的所述金属互连层122连接，以形成所述金属互连层122，如图1所示；

其中，第二漏极116顶端的金属互连层122用于接入漏极电压(VD)，第一栅极113顶端的金属互连层122用于接入栅极电压(VG)，第一源极114顶端的金属互连层122用于接入源极电压(VS)。

另外，根据本发明的一实施例，还提供了一种电子设备，包括本发明前述实施例的任一项所述的GaN HEMT功率器件与驱动模块的集成芯片。

再次，根据本发明的一实施例，还提供了一种电子设备的制作方法，包括本发明前述实施例的任一项所述的GaN HEMT功率器件与驱动模块的集成芯片的制作方法。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。