用于形成自对准互连结构的方法

技术领域

本公开涉及用于形成自对准互连结构的方法。

背景技术

半导体集成电路(IC)产业经历了指数级增长。IC材料和设计的技术进步产生了几代IC，每一代都具有比上一代更小、更复杂的电路。在IC发展的过程中，功能密度(即单位芯片面积上互连器件的数量)普遍增大，而几何尺寸(即可以使用制造工艺创建的最小组件(或线路))则减小。这种缩减过程通常通过提高生产效率和降低相关成本来提供好处。这种缩减也增加了加工和制造IC的复杂性。

IC通常是通过沉积一系列的材料层形成的，其中一些材料层是通过光刻工艺形成的。图案化层与相邻层正确对准或重叠非常重要。随着现代IC几何尺寸的减小，正确的对准和重叠变得越来越困难。对于互连结构，重叠误差可能会减少接触面积(即过孔和金属线之间的接触面积)并引入电阻漂移。此外，重叠误差可能导致短路，从而导致芯片故障。此外，光刻工艺是制造总成本的一个重要因素，包括加工时间和工艺中使用的掩模(也称为光掩模或光罩)的成本。因此，需要一种光刻方法来减少在工艺重叠边缘随着技术节点的进步而缩小时的重叠误差的影响。

发明内容

根据本公开的一个实施例，提供了一种用于光刻图案化的方法，包括：提供半导体结构，所述半导体结构包括衬底和形成在所述衬底的顶部部分中的导电特征；在所述衬底之上沉积抗蚀剂层，其中，所述抗蚀剂层具有曝光阈值；向所述抗蚀剂层提供具有入射曝光剂量的辐射，其中，所述入射曝光剂量被配置为小于所述抗蚀剂层的所述曝光阈值，而所述入射曝光剂量和来自所述导电特征的顶表面的反射曝光剂量之和大于所述抗蚀剂层的所述曝光阈值，从而在所述导电特征之上形成潜在抗蚀剂图案；以及显影所述抗蚀剂层以形成图案化抗蚀剂层。

根据本公开的另一实施例，提供了一种用于光刻图案化的方法，包括：在衬底的顶部部分中形成第一导电特征；在所述衬底之上形成电介质层；部分凹陷所述电介质层以在所述第一导电特征之上形成沟槽；在所述电介质层之上涂覆抗蚀剂层，所述抗蚀剂层填充所述沟槽；将所述抗蚀剂层暴露在辐射中，其中，所述辐射的入射曝光剂量被配置为使得在所述沟槽中形成潜在抗蚀剂图案；显影所述抗蚀剂层以在所述抗蚀剂层中形成开口；通过所述抗蚀剂层中的所述开口蚀刻所述电介质层，从而使所述沟槽的一部分延伸穿过所述电介质层；以及在所述沟槽中形成第二导电特征并且使所述第二导电特征与所述第一导电特征接触。

根据本公开的又一实施例，提供了一种半导体结构，包括：衬底；第一导电特征，嵌入在所述衬底的顶部部分中；电介质层，位于衬底之上；以及第二导电特征，被所述电介质层包围并且与所述第一导电特征接触，所述第二导电特征具有第一侧壁以及与所述第一侧壁相对的第二侧壁，其中，所述第一侧壁具有直形轮廓并且位于所述第一导电特征之上，并且其中，所述第二侧壁具有阶形轮廓并且所述阶形轮廓的顶部部分从所述第一导电特征的边缘水平地偏移。

附图说明

当与附图一起阅读时，根据以下详细描述将最好地理解本公开的各个方面。要强调的是，根据行业标准惯例，不按比例绘制各种特征。事实上，为了论述的清楚，可以任意增大或减小各种特征的尺寸。

图1是根据本公开的一些实施例的半导体制造工艺中的半导体结构的截面视图。

图2是根据本公开的一些实施例的具有集成电路(IC)设计图案的光掩模的顶视图。

图3和图4是根据本公开的各种实施例的光刻曝光工艺中各种曝光剂量曲线的图解视图。

图5A、5B和5C是根据本公开的一些实施例的具有高反射率的导电特征的截面视图。

图6是根据本公开的一些实施例的在光刻曝光工艺中半导体器件上方的区域中的反射曝光剂量强度分布的图解视图。

图7是根据本公开的一些实施例的用于制造具有自对准互连结构的半导体结构的方法的流程图。

图8、9、10、11、12、13、14、15、16、17和18是根据本公开的一些实施例的使用单一光刻图案化工艺的半导体结构的截面视图。

图19A和19B示出了根据本公开的一些实施例的用于制造具有自对准互连结构的半导体结构的另一方法的流程图。

图20、21、22、23、24、25、26、27、28、29、30、31、32、33、34和35是根据本公开的一些实施例的使用双光刻图案化工艺的半导体结构的截面视图。

图36A、36B、36C和36D是根据本公开的一些实施例的导电特征和互连特征之间的界面的各种截面视图。

具体实施方式

以下公开内容提供了许多不同的实施例或示例，以用于实现所提供的主题的不同特征。下面描述了组件和布置的具体示例以简化本公开。当然，这些只是示例，并不旨在要进行限制。例如，在下面的描述中，在第二特征之上或在第二特征上形成第一特征可以包括第一特征和第二特征直接接触形成的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征的实施例，使得第一特征和第二特征可以不直接接触。此外，本公开可以在各种示例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的，其本身并不指示所讨论的各种实施例和/或配置之间的关系。

此外，为了便于描述，可以在本文中使用空间相关术语，例如“下面”、“下方”、“下”、“上方”、“上”等，来描述如图中所示的一个元素或特征与另一个(或多个)元素或特征的关系。除了图中所描绘的定向之外，空间相关术语还旨在包含正在使用或操作的器件的不同定向。装置可以以其他方式定向(旋转90度或在其他定向上)，并且本文使用的空间相对描述符也可以被相应地解释。此外，当用“大约”、“近似”等来描述数字或一系列数字时，除非另有规定，否则术语旨在包含在所描述数字的+/-10％范围内的数字。例如，术语“大约5纳米”包含4.5纳米到5.5纳米的尺寸范围。

本公开总体上涉及光刻工艺，并且更加具体地涉及使用自对准方法进行光刻图案化以在半导体结构中形成互连特征。本文讨论的各种实施例允许形成具有减小的尺寸和间距的互连特征，并且允许减少或避免在光刻期间由重叠移位引起的影响，例如通孔诱导的金属桥(via-induced-metal bridge；VIMB)和通孔至通孔泄漏效应。在一些实施例中，光刻图案化包括将抗蚀剂层(也称为光致抗蚀剂层)曝光，曝光剂量被配置为小于抗蚀剂层的曝光阈值，使得潜在抗蚀剂图案不会通过直接曝光本身形成。同时，下面的导电特征将入射辐射的一部分(也称为反射曝光剂量)反射回抗蚀剂层。抗蚀剂层吸收直接入射曝光剂量和反射曝光剂量。入射曝光剂量和反射曝光剂量之和被配置为大于抗蚀剂层的曝光阈值。由于反射发生在下面的导电特征正上方的邻近区域中，因此潜在抗蚀剂图案与下面的导电特征的位置自对准。在一些实施例中，下面的导电特征可以使用高反射含金属材料或被涂覆反射层以增加反射强度，这进而增大了下面的导电特征边缘处的曝光对比度。应注意，本文讨论的各种实施例不限于在半导体结构中形成互连特征，而还可以用于形成具有对准和重叠移位问题的其他结构。

参考图1，示出了半导体结构10的一部分。半导体结构10包括半导体衬底102、形成在半导体衬底102的顶部部分中的导电特征104、以及形成在半导体衬底102之上的电介质层106。

半导体衬底102可以包括硅(Si)。替代地或者另外地，衬底102可以包括其他元素半导体，例如锗(Ge)。衬底102还可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟和磷化铟。衬底102可以包括合金半导体，例如硅锗、碳化硅锗、磷化镓砷和磷化镓铟。在一些实施例中，衬底102包括外延层。例如，衬底102可以具有覆盖在体半导体上的外延层。在一些实施例中，衬底102可以包括绝缘体上半导体(SOI)结构。例如，衬底102可以包括埋置氧化物层，该埋置氧化物层由诸如通过注入氧进行分离或诸如晶圆键合和研磨之类的其他适当技术形成。

衬底102还可以包括各种p型掺杂区域和/或n型掺杂区域，其由诸如离子注入和/或扩散之类的工艺实现。这些掺杂区域包括n阱、p阱、轻掺杂区域(LDD)、重掺杂源极和漏极(S/D)以及被配置为形成各种集成电路(IC)器件(例如互补金属氧化物半导体场效应晶体管(CMOSFET)、成像传感器和/或发光二极管(LED))的各种沟道掺杂剖面。衬底102还可以包括其他功能特征，例如形成在衬底中和衬底上的电阻器或电容器。在一些实施例中，衬底102还可以包括横向隔离特征，该横向隔离特征被提供用于分离在衬底102中形成的各种器件。隔离特征可以包括浅沟槽隔离(STI)特征，以限定和电隔离功能特征。在一些示例中，隔离区域可以包括氧化硅、氮化硅、氮氧化硅、气隙、其他合适的材料或它们的组合。隔离区域可以由任何合适的工艺形成。各种IC器件还可以包括其他特征，例如设置在S/D上的硅化物和覆盖在沟道上的栅极堆叠。

半导体结构10还可以包括多个电介质层和导电特征，其被集成以形成互连结构，该互连结构被配置为将各种p型和n型掺杂区域和其他功能特征(例如栅极电极)耦合，从而产生功能集成电路。在一些实施例中，衬底102可以包括互连结构的一部分，并且统称为衬底102。

如上所述，半导体结构10可以包括互连结构。互连结构包括多层互连(MLI)结构和与MLI结构集成的层间电介质(ILD)，从而提供将衬底102中的各种器件耦合到输入/输出功率和信号的电气布线。互连结构包括各种金属线、接触部和通孔特征(或通孔插塞)。金属线提供水平电气布线。接触部提供衬底102和金属线之间的竖直连接。通孔特征提供不同金属层中金属线之间的竖直连接。

仍参考图1，半导体结构10包括导电特征104。在一些实施例中，导电特征104可以包括金属接触部、金属通孔或金属线。在一些实施例中，导电特征104可以进一步被阻挡层(未示出)包围以防止扩散和/或提供材料粘合。在一些示例中，导电特征104包括铝(Al)、铜(Cu)或钨(W)。阻挡层可以包括氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钛硅(TiSiN)或氮化钽硅(TaSiN)。导电特征104和阻挡层可以通过包括光刻、蚀刻和沉积的工艺形成。在一些实施例中，导电特征104包括电容器的电极、电阻器或电阻器的一部分。替代地，导电特征104包括掺杂区域(例如源极或漏极)或栅极电极(例如FinFET的金属栅极)。在一些实施例中，导电特征104包括设置在相应的源极、漏极或栅极电极上的硅化物特征。硅化物特征可以由自对准硅化物(salicide)技术形成。

仍参考图1，半导体结构10包括沉积在半导体衬底102之上的电介质层106。电介质层106可以具有各种材料层，例如沿着远离衬底102的方向依次形成的蚀刻停止层(ESL)108、低k电介质层110和硬掩模层112。在一些实施例中，ESL 108形成在导电特征104上。ESL108可以包括类似于低k电介质层110中的电介质材料的电介质材料。然而，ESL 108的介电常数可以大于沉积在ESL 108上的低k电介质层110的介电常数。ESL 108中的电介质材料可以被选择在低k电介质层110之上具有更高的蚀刻选择性，以便适当的后续蚀刻工艺来形成通孔(或接触部)沟槽。例如，在蚀刻工艺中，与ESL 108上的低k电介质层110相比，ESL 108可以具有更低的蚀刻速率。在一些实施例中，ESL 108可以使用任何合适的技术来沉积，例如化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)或外延生长工艺。在一些实施例中，ESL 108包括氧化物层，该氧化物层包含碳、氧、硅和/或其他合适材料或它们的组合。

低k电介质层110形成在ESL 108上。低k电介质层110可以是层间电介质(ILD)层或金属间电介质(IMD)层。低k电介质层可以包括具有k值(例如，低于约4.0甚至2.0)的低k电介质材料。在一些实施例中，低k电介质层110可以由例如磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、氟硅酸盐玻璃(FSG)、SiO

硬掩模(HM)层112形成在低k电介质层110上。HM层112可以包括单个材料层或多个材料层。在一些实施例中，HM层112包括下HM层和上HM层(未示出)。下HM层可以包括类似于低k电介质层110的电介质材料的电介质材料，但是具有比低k电介质层110的介电常数更大的介电常数。在一些实施例中，下HM层包括氧化物层，该氧化物层包含碳、氧、硅和/或其他合适的材料以及它们的组合。例如，下HM层包括氧化硅(SiO

仍参考图1，光致抗蚀剂层120形成在电介质层106上。光致抗蚀剂层120可以通过在电介质层106之上沉积光致抗蚀剂成分来形成。光致抗蚀剂层120可以包括光致抗蚀剂材料和溶剂。在一些实施例中，光致抗蚀剂材料包括聚合物。在一个示例中，光致抗蚀剂材料的分子量可以被控制以用于光刻曝光工艺的质量。在另一示例中，光致抗蚀剂材料的分子量在约1000到20000之间。在一些实施例中，光致抗蚀剂层120还可以包括猝灭剂和/或其他添加剂。

在一些实施例中，光致抗蚀剂层120的光致抗蚀剂材料包括化学增幅(CA)抗蚀剂材料。CA抗蚀剂材料可以是正极性CA抗蚀剂材料，其包括酸可分解聚合物，该酸可分解聚合物在被酸(例如，由光生酸剂(PAG)生成的酸)分解后转变为可溶于显影剂(例如碱溶液)中。在一个示例中，被酸分解的酸可分解聚合物变得更亲水，并且可以可溶解在碱溶液中。例如，被酸分解的酸可分解聚合物可溶解于四甲基氢氧化铵(TMAH)显影剂中。在另一示例中，TMAH显影剂包括TMAH溶液，其适当浓度范围约为0％至15％(按重量计)。在又一示例中，TMAH显影剂包括浓度约为2.38％(按重量计)的TMAH溶液。在更进一步的实施例中，当使用CA抗蚀剂材料时，光致抗蚀剂层120的光致抗蚀剂材料可以包括分布在光致抗蚀剂层120中的光酸发生剂(PAG)。当吸收辐射能量时，PAG分解并形成少量的酸。PAG的浓度范围可以在光致抗蚀剂层120的约1％到30％(按重量计)之间。在一些实施例中，PAG可以是离子型(碘盐)，例如含金属或磺酸盐。替代地，PAG可以是非离子的，例如磺酸酯、2-硝基苄基酯、有机卤化物、芳香磺酸盐、肟磺酸盐、N-磺酰氧基酰亚胺、磺酰氧基酮或二氮杂苯醌(DNQ)4磺酸盐。光致抗蚀剂层120另外可以包括其他组分，例如猝灭剂。在示例中，猝灭剂是碱型的，能够中和酸。整体地或替代地，猝灭剂可以抑制光致抗蚀剂层120的其他活性成分，例如抑制光酸的反应。可选添加剂的示例还包括光可分解猝灭剂(PDQ)、可用于抑制由曝光产生的酸的活性的光碱发生剂(PBG)、热碱发生剂、热酸发生剂、酸增殖剂、发色团(chromophore)、其他合适的材料和/或它们的组合。

光致抗蚀剂层120可以通过旋涂或其他合适的技术来沉积。其他步骤(例如烘烤)可以跟随光致抗蚀剂层120的涂覆。在一些实施例中，光致抗蚀剂层120的溶剂可以通过软烘烤工艺部分蒸发。

图2是根据本公开的一些实施例的具有光掩模衬底202和IC设计图案204的光掩模(也称为掩模或光罩)200的顶视图。应当理解，光掩模200和所包括的IC设计图案204实际上可以是更大和更复杂的光掩模(未示出)的一部分。光掩模200可以用于在光刻图案化工艺中对一个或多个层进行图案化。在一些实施例中，IC设计图案204可以用于使用光刻工艺形成互连特征(例如通孔、接触部或插塞)。在所示实施例中，IC设计图案204在顶视图中具有椭圆形，其可以与IC设计图案204所限定的通孔特征相关联。椭圆形在X方向的宽度为d1。在进一步的实施例中，椭圆形与通孔特征相关联，该通孔特征被形成以连接并电耦合至通孔下方的层中的导电特征(例如金属线)，例如形成在半导体衬底102(图1)顶部部分中的导电特征104。

光掩模200包括光掩模衬底202和形成在其上的IC设计图案204。在一些实施例中，当光刻技术(例如紫外(UV)或深紫外(DUV))用于在晶圆上图案化特征时，光掩模衬底202包括透明衬底，例如熔融石英。IC设计图案204形成在光掩模衬底202上，并且被限定在不透明材料层(例如铬(Cr))中。光掩模200允许UV或DUV辐射穿透IC设计图案204限定的透明部分。在一些替代实施例中，当使用极紫外(EUV)光刻技术时，光掩模200是不同于图2中所示的反射光掩模。在示例性反射光掩模中，光掩模衬底202由低热膨胀材料(LTEM)制成，反射多层沉积在衬底202上，并且吸收层沉积在反射多层之上，并且进一步被图案化以限定IC设计图案204。在EUV光刻中，反射多层反射EUV辐射，并且光路径与UV或DUV光刻的光路径不同。应当理解，其他配置以及各种项目的包含或省略是可能的。例如，可以在反射多层和吸收层之间形成帽盖层。在另一示例中，可以在吸收层上形成保护层。在又一些替代实施例中，光掩模200可以是用于增强成像分辨率的相移掩模(PSM)，例如衰减PSM或交替PSM。

替代地，光刻技术可以不使用光掩模，例如图2中的光掩模200，其被称为无掩模光刻技术。在示例性无掩模光刻技术中，可以在光刻图案化数据文件中定义IC设计图案，并通过其他曝光系统(例如带电粒子束(包括电子束(E-beam))以合适的模式(例如以光栅模式或矢量模式直接写入，或使用数字图案生成器)将IC设计图案转移给材料(例如光致抗蚀剂)层。在电子束光刻中，光致抗蚀剂层通常被称为电子束敏感抗蚀剂层。

参考图3，示出了常规的光刻曝光工艺300，其将与下面将参考图4讨论的自对准光刻曝光工艺的实施例进行比较。光刻曝光工艺300使用具有IC设计图案204的光掩模200来曝光光致抗蚀剂层120，从而在光致抗蚀剂层120的区域304中形成潜在抗蚀剂图案。潜在抗蚀剂图案是指光致抗蚀剂层中被曝光但尚未被显影的一部分。在所示的示例中，在X方向上发生重叠移位，导致光掩模200和导电特征104之间的不对准，从而使得IC设计图案204的边缘与导电特征104的边缘偏移了距离Δx。

关于光致抗蚀剂层120中的光致抗蚀剂材料，其具有辐射(例如，UV、DUV、EUV或电子束辐射)的曝光阈值(表示为T)。当曝光强度(也称为曝光分量或曝光剂量)等于或大于曝光阈值T时，光致抗蚀剂的对应部分发生化学变化从而形成潜在光致抗蚀剂图案，并且潜在光致抗蚀剂图案将在显影工艺中被显影(例如，通过显影剂去除)。当曝光强度小于曝光阈值T时，光致抗蚀剂的对应部分不发生化学变化以进行显影(例如，不形成潜在抗蚀剂图案，并且在显影工艺中保持不变)。应理解，术语“化学变化”是指光致抗蚀剂已发生足够的变化，以作出不同的反应，例如，曝光光致抗蚀剂在显影工艺中的反应。在光致抗蚀剂为正性(positive tone)的一个示例中，在显影工艺中，只有以等于或大于曝光阈值T的曝光强度曝光的光致抗蚀剂的部分由合适的显影剂去除。未曝光或以小于曝光阈值T的曝光强度曝光的光致抗蚀剂的部分在显影工艺后保留。在光致抗蚀剂为负性的另一示例中，在显影工艺中，未曝光或以小于曝光阈值T的曝光强度曝光的光致抗蚀剂的部分由合适的显影剂去除。以等于或大于曝光阈值T的曝光强度曝光的光致抗蚀剂的部分在显影工艺后保留。

仍参考图3，辐射302下的曝光强度(从辐射源直接发射到光致抗蚀剂层120)被称为入射曝光剂量，表示为E

参考图4，示出了本公开的自对准光刻曝光工艺的实施例。光刻曝光工艺400使用具有IC设计图案204的光掩模200来曝光光致抗蚀剂层120，从而在光致抗蚀剂层120中形成潜在抗蚀剂图案。与图3所示的潜在抗蚀剂图案相比，图4中的潜在抗蚀剂图案的位置由下面的导电特征104的位置来限定，使得潜在抗蚀剂图案被限制在基本上位于导电特征104正上方的区域404中。与图3中的常规光刻曝光工艺300相比，不管在正X方向或负X方向上发生的重叠移位如何，在图4中的光致抗蚀剂层120中形成的潜在抗蚀剂图案的位置对重叠误差不敏感。为了说明这一点，在图4中，将光掩模200中的IC设计图案204绘制为大于下面的导电特征104，使得IC设计图案204的两个边缘与导电特征104的相应的边缘偏移了距离Δx。

光致抗蚀剂层120中的光致抗蚀剂材料具有曝光阈值T’。从辐射源直接发射到光致抗蚀剂层120的辐射402下的曝光强度被表示为E

与图3中的光刻曝光工艺300相比的另一个区别是，图4中的下面的导电特征104在其顶表面处对于入射辐射402具有更高的反射率，这对光致抗蚀剂层120接收的总辐射具有实质性影响。术语“反射率”是指入射辐射在界面处反射的一部分，表示为R。对于图3所示的光刻曝光工艺300，反射率R可能较小，例如小于约5％，并且可以忽略反射辐射。例如，在193nm波长的DUV辐射下，铜(Cu)的反射率约为2％(R≈2％)。也就是说，如果导电特征104由Cu制成，则到达导电特征104的顶表面的入射DUV辐射的约2％将被反射回上方的层。光致抗蚀剂层120接收的总辐射是入射辐射和反射辐射的总和。但对于铜来说，由于反射辐射仅为入射辐射的2％，这一小部分通常可以忽略不计，因此总辐射仍由入射辐射的强度决定。

虽然铜等含金属材料在某些辐射下可能具有较差的反射率(例如，在193nm DUV辐射下，对于Au，R<1％；对于Ni，R≈2％；对于Cr，R≈1％)，但一些其他含金属材料或合金可能具有较强的反射率。例如，在193nm波长的DUV辐射下，铝(Al)的反射率约为65％，铝和铜合金(AlCu)的反射率约为71％。也就是说，如果导电特征104由Al制成，则到达导电特征104的顶表面的入射DUV辐射的约65％将被反射回上方的层。在图4所示的实施例中，导电特征104具有至少约5％的反射率。如上所述，对于小于约5％的反射率，反射辐射很难对总辐射强度产生实质性影响。

仍参考图4，从导电特征104的顶表面返回到光致抗蚀剂层120的反射辐射408的强度被表示为E

根据图4中所示的E

由光致抗蚀剂层120接收的总曝光剂量(表示为E

在光刻曝光工艺400中，直接来自辐射源的入射辐射被配置为使得E1+E1’大于或等于曝光阈值T’，使得导电特征104正上方的区域404中形成潜在抗蚀剂图案，而E2+E2’小于曝光阈值T’，使得在从导电特征104偏移的过渡区域406中不会形成潜在抗蚀剂图案。通过使反射的曝光剂量生效以将总曝光剂量从在其他情况下低于曝光阈值T’改变到高于曝光阈值T’，在区域404中形成的潜在抗蚀剂图案与下面的导电特征104自对准。因此，通过限定潜在抗蚀剂图案的位置，随后在电介质层106中形成的互连特征也将基本上与下面的导电特征104自对准。

曝光对比度(exposure contrast)越大，光刻工艺的设计就越灵活。曝光对比度(表示为γ)是指在光致抗蚀剂层的过渡区域中的曝光剂量曲线的斜率。曝光对比度γ描述了抗蚀剂区分亮区和暗区的能力。关于E

为了增加过渡区域406中的反射曝光剂量曲线的斜率以增强曝光对比度γ，一种方式是增加导电特征104的顶表面处的反射率R，例如通过使用具有较高反射率的金属材料形成导电特征104。对于较高反射率，导电特征104正上方的中心区域中的反射曝光剂量曲线将进一步向上移动，从而在导电特征104的边缘之外更快地衰减(rolling off)。

图5A-C示出了导电特征104的各种实施例。在一些实施例中，如图5A所示，导电特征104是具有高反射率的块状含金属材料(例如铝(Al)、钽(Ta)、钛(Ti)或含金属合金(例如AlCu))的均匀层。

在一些其他实施例中，导电特征104具有双层布置，在导电特征104的底部部分处具有块状金属层114a，并且在块状金属层114a上涂覆有反射层114b，如图5B所示。块状金属层114a可以包括具有相对高导电性但低反射率的含金属材料，例如铜(Cu)、金(Au)、钨(W)、铬(Cr)、钴(Co)、镍(Ni)。反射层114b由具有高反射率的材料形成，例如Al、Ta、Ti、AlCu、TiN、CrSi

在一些其他实施例中，涂覆在块状金属层114a上的反射层114b是反射多层，例如第一材料层116a和第二材料层116b的多个交替层，如图5C所示。所述反射多层被配置为在预定波长范围内有效地反射辐射，例如深紫外(DUV)(从约100nm到约300nm)或EUV(从约13.2nm到约13.8nm)。例如，反射层114b可以包括具有用于辐射散射的相对高折射率和用于辐射发射的相对低折射率的多个交替层。将这两种材料配对在一起可以产生共振反射率。在一些实施例中，反射多层配置包括多个钼/硅(Mo/Si)对(例如，每对中的一层硅上方或下方的一层Mo)或多个钼化合物/硅化合物对。在一些实施例中，反射多层114b包括多个钼/铍(Mo/Be)对或其他适当的材料对(例如，Ru/Si对、Pd/Si对或Rh/Si对)，它们具有折射率差异以导致对选定辐射的高反射率(例如，从约10％到约60％)。在一些实施例中，反射多层的每一层具有约2nm到约5nm的厚度。厚度被调整为实现在每个界面处衍射的选定辐射的最大相长干涉和选定辐射的最小吸收。在对反射多层114b包括Mo/Si对的一些实施例的进一步描述中，硅或硅化合物层的厚度可以约为4nm，钼或钼化合物层的厚度可以约为3nm。在一些实施例中，反射多层114b包括数量从约3到约20的多个对。在一些实例中，数量小于3的多个对会降低反射率。在一些实例中，数量大于20的多个对增加了接触外来颗粒和/或缺陷出现的可能性。在反射多层114b包括Mo/Si对的一些实施例中，对的数量从约3到10，例如4。在至少一个实施例中，导电特征104还包括堆叠在反射多层114b和块状金属层114a之间的背侧涂层(未示出)。在一些实例中，背侧涂层是含金属膜或多晶硅膜。

参考回图4，为了增强曝光对比度γ，除了增加下面的导电特征104的反射率之外，本公开的发明人还观察到，光致抗蚀剂层120和导电特征104之间的距离(即，由电介质层106的厚度H限定)是调整因子。

参考图6，示出了根据本公开的一些实施例的导电特征104上方的区域中的反射曝光剂量强度分布的图解视图。坐标设置在导电特征104的顶表面处(Z＝0)。在所示实施例中，导电特征104的顶表面具有约25％的反射率R。图6还包括用各种灰度级所表示的各种强度等级标记的反射曝光剂量强度级。在本示例中，为了简单起见，曝光强度的单位是以百分比表示的相对单位，范围为从0到100％。在这种情况下，“25％”表示反射曝光剂量为来自曝光系统的入射曝光剂量的25％。沿着与衬底102的顶表面垂直并与导电特征104的边缘对准的线L1，反射的曝光剂量通常在与导电特征104的较大竖直距离处减小。在图6所示的实施例中，例如，在Z＝0时，反射曝光剂量约等于反射率R，约为25％；在Z＝H1时，反射曝光剂量(E1’)变小，约为23％；在Z＝H2时，离导电特征104更远，反射曝光剂量(E1”)进一步降低到约22％。然而，反射曝光剂量与竖直距离之间的递减关系与其他位置处的情况不同，因为考虑到衍射和干涉效应，反射辐射的能量通常在空间中不是线性分布的。例如，沿着也垂直于衬底102的顶表面但在距离Δx处与导电特征104偏移的线L2，当与导电特征104的距离增大时，反射曝光剂量不会单调地减小。相反，在更大的距离处，反射的曝光剂量可能相反地增加。例如，沿线L2，在Z＝0时，反射曝光剂量在其最小值处约为12％；在Z＝H1时，反射曝光剂量强度(E2’)增加到约18％；在Z＝H2(其离导电特征104更远)时，反射曝光剂量(E2’)进一步增加到约21％。

如上所述，曝光对比度γ的表达式可以简化为γ≈(E1’-E2’)/Δx。在Z＝H1时，γ≈(23％-18％)/Δx＝5％/Δx；在Z＝H2时，γ≈(22％-21％)/Δx＝1％/Δx，这明显小于在Z＝H1时的γ。因此，为了增加E

在各种实施例中，通过适当地选择入射曝光剂量、调整光致抗蚀剂层相对于下面的导电特征的位置、选择下面的导电特征的反射率、通过调整光致抗蚀剂材料的成分来调节曝光阈值或它们的组合，可以形成如本公开所示的与下面的导电特征自对准的潜在抗蚀剂图案。此外，在一些实施例中，光刻曝光工艺使用光子，例如UV、DUV或EUV辐射。在替代实施例中，带电粒子在光刻曝光工艺期间用作辐射束。在这种情况下，可以在数据文件中定义IC设计图案，并且选择敏感抗蚀剂材料对带电粒子(例如电子束)敏感。

下面根据各种实施例进一步描述形成自对准互连特征的方法以及由此制成的半导体结构。

图7是根据本公开的一个或多个实施例的用于使用自对准光刻曝光工艺来制造半导体结构的方法700的流程图。方法700仅仅是示例，并不旨在将本公开限制在权利要求中明确记载的范围以外。可以在方法700之前、期间和之后提供附加步骤，并且对于方法700的附加实施例，可以移动、替换或消除所描述的一些步骤。下面将结合图8-18来描述图7，图8-18是根据方法700在不同制造阶段的半导体结构20的截面视图。

半导体结构20可以是在处理集成电路(IC)或其一部分期间制造的中间器件，其可以包括静态随机存取存储器(SRAM)和/或逻辑电路、无源组件(例如电阻器、电容器和电感器)和有源组件(例如p型FET(pFET)、n型场效应晶体管(nFET)、FinFET、金属氧化物半导体场效应晶体管(MOSFET)和互补金属氧化物半导体(CMOS)晶体管、双极型晶体管、高压晶体管、高频晶体管、其他存储器单元)以及它们的组合。此外，本公开的各种实施例中的各种特征(包括晶体管、栅极堆叠、有源区域、隔离结构)和其他特征是为了简化和易于理解而提供的，并且不一定将实施例限制为任何类型的设备、任何数量的设备、任何数量的区域或结构或区域的任何配置。

在操作702，方法700(图7)提供半导体结构20，如图8所示。半导体结构20的各种成分和材料层与上面参考图1中的半导体结构10讨论的类似，并且为了方便起见下面将对其简要讨论。为了便于理解，重复附图标记。半导体结构20包括半导体衬底102、形成在半导体衬底102的顶部部分中的多个导电特征104a-c(统称为导电特征104)和位于半导体衬底102之上的电介质层106。如下所述，在所示的实施例中，互连特征(例如通孔、接触部或插塞)将被形成为与导电特征104a和104b接触和电耦合，但不形成在导电特征104c上。导电特征104c可以是层内布线的一部分或在其他地方具有互连特征。

在一个实施例中，半导体衬底102是硅衬底。半导体衬底102可以包括另一元素半导体，例如锗；化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟；合金半导体，包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP；或其组合。在又一替代方案中，半导体衬底102是绝缘体上半导体(SOI)。

半导体衬底102包括多个导电特征104。导电特征104可以是IC特征，例如金属线、金属接触部或金属通孔。在一些实施例中，导电特征104包括电容器的电极或电阻器。替代地，导电特征104可以包括掺杂区域(例如源极或漏极)或栅极电极(例如FinFET的金属栅极)。

导电特征104包括导电材料成分，例如高导电金属、低电阻金属、元素金属、过渡金属等。在一些实施例中，导电特征104可以进一步被阻挡层包围以防止扩散和/或提供材料粘合。导电特征104可以通过电镀技术沉积，尽管可以替代地使用任何形成方法。在实施例中，导电特征104包括具有相对高反射率的含金属材料，例如Al、Ta、Ti或含金属合金(例如AlCu)，其类似于上文参考图5A中的导电特征104所讨论的。在另一实施例中，导电特征104具有包括块状金属层114a和涂覆在块状金属层114a上的反射层114b的双层布置，其类似于上文参考图5B中的导电特征104讨论的。块状金属层114a可以由Cu形成，但也可以替代地使用其他材料，例如W、Al、Au等。反射层114b由具有相对高反射率的材料形成，例如Al、Ta、Ti、AlCu、TiN、CrSi

电介质层106可以具有形成在衬底102上的各种材料层，例如沿着远离衬底102的方向依次形成的蚀刻停止层(ESL)、低k电介质层(例如ILD层或IMD层)和硬掩模层，其类似于上文参考图1中的ESL 108、低k电介质层110和硬掩模层112所讨论的。在各种实施例中，电介质层106具有小于在随后的光刻曝光工艺中确定的阈值距离H

在操作704，方法700(图7)在电介质层106之上形成光致抗蚀剂层120，如图9所示。光致抗蚀剂层120的形成包括通过合适的技术(例如旋涂)在电介质层106上涂覆光致抗蚀剂溶液。其他制造步骤(例如软烘烤)可以进一步应用于光致抗蚀剂层120。光致抗蚀剂层120可以包括在暴露于辐射源后变成可溶解于显影剂溶液的正性光致抗蚀剂材料。在一些替代实施例中，光致抗蚀剂层120可以包括在暴露于辐射源后变成不可溶解于显影剂溶液的负性光致抗蚀剂材料。光致抗蚀剂层120具有预定的曝光阈值。例如，可以通过改变碳、氢和氧的比率来调整光致抗蚀剂层120的成分，以具有本公开后面讨论的用于光刻曝光工艺的合适曝光阈值。光致抗蚀剂层120的厚度的范围可以在约

在操作706，方法700(图7)执行光刻曝光工艺900以在光致抗蚀剂层120中形成潜在抗蚀剂图案，如图10所示。光刻曝光工艺900使用具有第一IC设计图案204a和第二IC设计图案204b(统称为IC设计图案204)的光掩模200以用辐射920曝光光致抗蚀剂层120，从而在光致抗蚀剂层120中形成潜在光致抗蚀剂图案。IC设计图案204a和204b用于在电介质层106中形成互连特征(例如通孔、接触部或插塞)。在所示的实施例中，IC设计图案204a与下面的导电特征104a对准，而在IC设计图案204b中发生重叠误差，使得IC设计图案204b的边缘与下面的导电特征104b的边缘偏移距离Δx。重叠误差可能是由于以下原因引起的：光掩模200和半导体结构20之间的未对准、在光掩模200的制造期间IC设计图案204b的几何结构不准确、在光刻曝光工艺900中使用的光学装置中发生校准不准确或其他原因。

用于光刻曝光以产生辐射920的曝光源可以包括任何合适的源，例如UV、DUV、EUV或带电粒子(例如电子束)。在一些替代实施例中，IC设计图案被定义在数据文件中，并且通过直接写入或其他合适的技术(例如数字图案生成器)被转移到光致抗蚀剂层。其他步骤可在曝光工艺之前、期间或之后实现。在一些实施例中，曝光后烘烤工艺可以在光刻曝光工艺之后应用于光致抗蚀剂层120。

在所示的实施例中，辐射920被配置为使得从辐射920直接到光致抗蚀剂层120的入射曝光剂量小于光致抗蚀剂层120的曝光阈值，从而不会通过单独吸收入射曝光剂量在光致抗蚀剂层120中形成潜在抗蚀剂图案。辐射920的一部分到达导电特征104a和104b的顶表面，并且作为反射辐射922反射回光致抗蚀剂层120。反射曝光剂量主要由导电特征104的顶表面的反射率R和入射曝光剂量的强度控制。在一些实施例中，调整电介质层106的厚度H以控制反射曝光剂量。入射曝光剂量和反射曝光剂量之和被配置为大于或至少等于光致抗蚀剂层120的曝光阈值。因此，在接收入射曝光剂量和反射曝光剂量两者的光致抗蚀剂层120的部分中形成潜在抗蚀剂图案。反射辐射发生在入射辐射920到达的导电特征104的顶表面的部分。在导电特征104的顶表面的其他部分，其中入射辐射920没有到达或偏离导电特征104的顶表面，反射曝光剂量的强度急剧降低。换言之，只有光致抗蚀剂层120的部分(例如，区域904a和904b，其位于光掩模200中的相应IC图案204正下方且也位于导电特征104正上方)接收入射曝光剂量和反射曝光剂量之和，从而使得化学变化形成潜在抗蚀剂图案。关于与区域904b相邻的区域904c(与导电特征104b的边缘偏移)，该区域基本上仅接收入射辐射920，而不接收反射辐射922，其强度不足以曝光区域904c。因此在区域904b中形成的潜在抗蚀剂图案不延伸到区域904c中。因此，在区域904b中形成的潜在抗蚀剂图案与下面的导电特征104b自对准。

在操作708，方法700(图7)显影光致抗蚀剂层120以形成图案化光致抗蚀剂层122，如图11所示。在所示的实施例中，光致抗蚀剂层120是正性的，因此与区域904a和904b中的潜在抗蚀剂图案相关联的光致抗蚀剂层120的部分被对应的显影剂去除以在区域904a和904b中形成开口。与导电特征104b偏移的区域904c不接收高于曝光阈值的曝光剂量且保持未显影。

在操作710，方法700(图7)通过使用图案化光致抗蚀剂层122作为蚀刻掩模来蚀刻电介质层106，从而将图案化光致抗蚀剂层122中的图案转移到电介质层106，如图12所示。操作710可以包括一个或多个蚀刻工艺，以去除电介质层106的不同部分，例如硬掩模层、低k电介质层和蚀刻停止层，以将区域904a和904b中的开口向下延伸至导电特征104a和104b的顶表面。在一些实施例中，导电特征104是金属线，区域904a和904b中的开口被称为通孔沟槽。导电特征104a和104b的顶表面在相应的通孔沟槽中暴露。蚀刻工艺可以包括任何合适的蚀刻技术，例如干法蚀刻、湿法蚀刻或其组合。随后可以实现其他操作。例如，图案化光致抗蚀剂层122可以通过湿法剥离或等离子灰化工艺去除，如图13所示。等离子体灰化工艺可以包括使用氧(O

在一些实施例中，导电特征104由连续含金属材料形成或者反射层114b是导电的，方法700(图7)可选地可以通过沉积金属层130以填充区域904a和904b中的通孔沟槽并覆盖电介质层106来从操作710进行到操作714，如图14所示。金属层130与导电特征104a和104b的顶表面直接接触。在一些实施例中，金属层130包括Cu、Al、W或其他合适的导电材料。在一些实施例中，金属层130包括Cu合金，例如铜镁(CuMn)、铜铝(CuAl)或铜硅(CuSi)。在一些实施例中，通过PVD沉积金属层130。在一些示例中，金属层130是通过使用PVD沉积对应的金属种子层，然后通过电镀形成块状金属层而形成的。

在操作716，方法700(图7)执行化学机械抛光(CMP)工艺以去除多余的金属层130，从而形成互连特征140a和140b，例如通孔140a和140b，如图15所示。CMP工艺还可以去除电介质层106的顶部部分，例如硬掩模层。互连特征140a和140b以及电介质层106的基本上共面的顶表面可以在CMP工艺之后形成。由于自对准光刻曝光工艺，互连特征140a和140b的侧壁S1和S2都连接在(landing on)相应的导电特征104a和104b的顶表面上。互连特征140b的侧壁S1具有基本上位于导电特征104b的边缘处的连接点(landing point)P，例如在与导电特征104b的边缘的横向距离内，约为互连特征CD尺寸的20％。例如，对于CD(临界尺寸)为20nm的通孔特征的直径，连接点P大约在距离导电特征104b的边缘的4nm(20nm×20％＝4nm)的横向距离内。因此，互连特征140b的侧壁S1也被称为基本上与导电特征104b的边缘对准。

在一些实施例中，导电特征104的反射层114b由高抗蚀材料、非导电材料或反射多层形成，并且方法700(图7)可选地可以通过选择性地蚀刻反射层114b以在开口中暴露下面的高导电块状金属层114a来从操作710进行到操作712，如图16所示。操作712包括选择性蚀刻工艺，以去除暴露在通孔沟槽中的反射层114b的部分。针对选择性蚀刻适当地选择蚀刻工艺和蚀刻剂而不损坏电介质层106。蚀刻工艺可以包括任何合适的蚀刻技术，例如干法蚀刻、湿法蚀刻或其组合。蚀刻工艺在块状金属层114a处停止。在所示实施例中，在操作712之后，反射层114b的部分保持在导电特征104a的两端，而反射层114b的部分仅保持在导电特征104b的一端。

参考图17和图18，方法700(图7)接着进行到操作714和716以沉积金属层130以填充区域904a和904b中的通孔沟槽，并且执行CMP工艺以去除多余的金属层130，从而形成互连特征140a和140b。由于自对准光刻曝光工艺，互连特征140a和140b的侧壁S1和S2连接在相应的导电特征104a和104b的顶表面上。互连特征140b的侧壁S1可以基本上与导电特征104b的边缘对准。互连特征140a的侧壁S1和S2的底部部分被反射层114b覆盖。互连特征140b的侧壁S2的底部部分被反射层114b覆盖。互连特征140b的侧壁S1的底部部分被衬底102的顶部部分覆盖。互连特征140a和140b的侧壁S1和S2的上部部分被电介质层106覆盖。

图19A和19B示出了根据本公开的一个或多个替代实施例的用于使用自对准光刻曝光工艺制造半导体结构的方法1000的流程图。方法1000仅仅是示例，并不旨在将本公开限制在权利要求书中明确记载的范围以外。可以在方法1000之前、期间和之后提供附加步骤，并且对于方法1000的附加实施例，可以移动、替换或消除所描述的一些步骤。下面将结合图20-35来描述图19A和图19B，它们是根据方法1000的各种制造阶段的半导体结构30的截面视图。

在操作1002，方法1000(图19A)提供半导体结构30，如图20所示。半导体结构30包括半导体衬底102、形成在半导体衬底102的顶部部分中的多个导电特征104a-c(统称为导电特征104)以及半导体衬底102之上的电介质层106。如下所述，在所示的实施例中，互连特征(例如通孔、接触部或插塞)将被形成为与导电特征104a和104b接触和电耦合，但不形成在导电特征104c上。导电特征104c可以是层内布线的一部分或在其他地方具有互连特征。半导体结构30的各种成分和材料层类似于上文参考图8中的半导体结构20和图1中的半导体结构10所讨论的，并且为了方便起见下面将对其简要讨论。为了便于理解，重复附图标记。将强调一些差异。

在各种实施例中，在随后的光刻曝光工艺中，电介质层106具有大于阈值距离H

在操作1004，方法1000(图19A)在电介质层106之上形成第一光致抗蚀剂层120a，如图21所示。光致抗蚀剂层120a的形成包括通过合适的技术(例如旋涂)在电介质层106上涂覆光致抗蚀剂溶液。其他制造步骤(例如软烘烤)可以进一步应用于第一光致抗蚀剂层120a。第一光致抗蚀剂层120a可以包括在暴露于辐射源后变成可溶解于显影剂溶液的正性光致抗蚀剂材料。在一些替代实施例中，光致抗蚀剂层120a可以包括在暴露于辐射源后变成不可溶解于显影剂溶液的负性光致抗蚀剂材料。第一光致抗蚀剂层120a具有预定的曝光阈值T1。第一光致抗蚀剂层120a的厚度的范围可以在约

在操作1006，方法1000(图19A)执行第一光刻曝光工艺900a以在光致抗蚀剂层120a中形成潜在光致抗蚀剂图案，如图22所示。光刻曝光工艺900a使用具有第一IC设计图案204a和第二IC设计图案204b(统称为IC设计图案204)的光掩模200以用辐射920a曝光光致抗蚀剂层120a，从而在光致抗蚀剂层120中形成潜在光致抗蚀剂图案。IC设计图案204a和204b用于在电介质层106中形成互连特征(例如通孔、接触部或插塞)。在所示的实施例中，IC设计图案204a与下面的导电特征104a对准，而在IC设计图案204b中发生重叠误差，使得IC设计图案204b的边缘与下面的导电特征104b的边缘偏移距离Δx。重叠误差可能是由于以下原因引起的：光掩模200和半导体结构30之间的未对准、在光掩模200的制造期间IC设计图案204b的几何结构不准确、在光刻曝光工艺900a中使用的光学装置中发生校准不准确或其他原因。

用于光刻曝光以产生辐射920a的曝光源可以包括任何合适的源，例如UV、DUV、EUV或带电粒子(例如电子束)。在一些替代实施例中，IC设计图案被定义在数据文件中，并且通过直接写入或其他合适的技术(例如数字图案生成器)被转移到光致抗蚀剂层。其他步骤可在曝光工艺之前、期间或之后实现。在一些实施例中，曝光后烘烤处理可以在光刻曝光工艺之后应用于光致抗蚀剂层120a。

辐射920a被配置为使得直接从辐射920a到光致抗蚀剂层120的入射曝光剂量大于光致抗蚀剂层120a的曝光阈值T1。因此，IC设计图案204a和204b正下方的光致抗蚀剂层120的部分接收到大于曝光阈值T1的入射曝光剂量，这导致形成潜在抗蚀剂图案的化学变化。潜在抗蚀剂图案形成在区域904a和904b中，以及与下面的导电特征104b偏移的相邻区域904c中。

在操作1008，方法1000(图19A)显影光致抗蚀剂层120a以形成图案化光致抗蚀剂层122a，如图23所示。在所示的实施例中，光致抗蚀剂层120a是正性的，因此与区域904a、904b和904c中的潜在抗蚀剂图案相关联的光致抗蚀剂层120a的部分被对应的显影剂去除以形成开口。由于区域904c中的光致抗蚀剂层120a接收到高于曝光阈值T1的入射曝光剂量，因此即使光致抗蚀剂层120a与导电特征104b偏移，其也被显影。

在操作1010，方法1000(图19A)在蚀刻工艺中部分凹陷电介质层106，如图24所示。蚀刻工艺使用图案化光致抗蚀剂层122a作为蚀刻掩模。操作1010可以包括一个或多个蚀刻工艺，以去除电介质层106的不同部分，例如硬掩模层、低k电介质层和蚀刻停止层(如图1所示)，以形成通孔沟槽，并且将区域904a中的通孔沟槽和区域904b和904c中的通孔沟槽分别向下延伸至导电特征104a和104b。在一些实施例中，使用合适的蚀刻工艺，例如使用基于CH

在操作1012，方法1000(图19A)在电介质层106之上形成第二光致抗蚀剂层120b，并且填充区域904a-c中的通孔沟槽，如图26所示。如关于操作1004所讨论的，第二光致抗蚀剂层120b的形成可以与第一光致抗蚀剂层120a的形成基本上相似。在一些实施例中，第二光致抗蚀剂层120b的形成包括通过合适的技术(例如旋涂)在电介质层106上涂覆光致抗蚀剂溶液。其他制造步骤(例如软烘烤)可以进一步应用于第二光致抗蚀剂层120b。在一些实施例中，第二光致抗蚀剂层120b包括与第一光致抗蚀剂层120a相同的成分。在一些实施例中，第二光致抗蚀剂层120b包括与第一光致抗蚀剂层120a不同的成分。例如，可以通过改变碳、氢和氧的比率来调整第二光致抗蚀剂层120b的成分，以针对第二光刻曝光工艺具有不同的曝光阈值，如本公开后面将讨论的。第二光致抗蚀剂层120b的成分也可以调整为对不同于第一光致抗蚀剂层120a的辐射波长敏感。第二光致抗蚀剂层120b具有预定的曝光阈值T2。第二光致抗蚀剂层120a的厚度H’

在操作1014，方法1000(图19B)执行第二光刻曝光工艺900b以在光致抗蚀剂层120b中形成潜在抗蚀剂图案，如图27所示。在一些实施例中，第二光刻曝光工艺900b使用与第一光刻曝光900a相同的掩模，例如关于操作1006讨论的掩模200。在所示实施例中，第二光刻曝光工艺900b是毯式光刻曝光工艺。换句话说，第二光刻曝光工艺900b不使用掩模，其曝光整个半导体结构30。毯式曝光工艺有助于降低制造的总体成本，例如降低掩模成本和加工时间。用于第二光刻曝光以产生辐射920b的曝光源可以包括任何合适的源，例如UV、DUV、EUV或带电粒子，例如电子束。在一些替代实施例中，在数据文件中定义IC设计图案，并且通过直接写入或其他合适的技术(例如数字图案生成)将IC设计图案转移到光致抗蚀剂层。第一光刻曝光工艺900a和第二光刻曝光工艺900b可以使用相同的辐射源。替代地，第一光刻曝光工艺900a和第二光刻曝光工艺900b可以使用不同的辐射源，例如在不同的辐射波长下。在一个示例中，第一光刻曝光工艺900a使用248nm DUV辐射，第二光刻曝光工艺900b使用193nm DUV辐射。在另一示例中，第一光刻曝光工艺900a使用DUV辐射，第二光刻曝光工艺900b使用EUV辐射。其他步骤可以在曝光工艺之前、期间或之后实现。在一些实施例中，在第二光刻曝光工艺900b之后，可以将曝光后烘烤工艺应用于光致抗蚀剂层120b。

在所示的实施例中，辐射920b被配置为使得从辐射920b直接到光致抗蚀剂层120b的入射曝光剂量小于光致抗蚀剂层120b的曝光阈值T2，从而不会通过单独吸收入射曝光剂量在光致抗蚀剂层120b中形成潜在光致抗蚀剂图案。辐射920b的一部分到达导电特征104a和104b的顶表面，并作为反射辐射922反射回光致抗蚀剂层120b，反射曝光剂量主要由导电特征104的顶表面反射率R和入射曝光剂量的强度控制。在一些实施例中，调整通孔沟槽下的电介质层106的厚度H”以控制反射曝光剂量。入射曝光剂量和反射曝光剂量之和被配置为大于或至少等于光致抗蚀剂层120b的曝光阈值T2。因此，在接收入射曝光剂量和反射曝光剂量两者的光致抗蚀剂层120b的部分中形成潜在抗蚀剂图案。反射辐射发生在入射辐射920b到达的导电特征104的顶表面的部分。在导电特征104的顶表面的其他部分，其中入射辐射920b没有到达或偏离导电特征104的顶表面，反射曝光剂量的强度急剧降低。如关于操作1010所讨论的，通过部分地使电介质层106凹陷以将光致抗蚀剂层120b和导电特征104之间的距离减小到低于阈值距离H

在操作1016，方法1000(图19B)显影光致抗蚀剂层120b以形成图案化光致抗蚀剂层122b，如图28所示。在所示的实施例中，光致抗蚀剂层120是正性的，因此与区域904a和904b中的潜在抗蚀剂图案相关联的光致抗蚀剂层122b的部分被对应的显影剂去除以暴露区域904a和904b中的通孔沟槽。与导电特征104b偏移的区域904c中的光致抗蚀剂层120不接收高于曝光阈值的曝光剂量并且保持未显影。换句话说，导电特征104b上方的通孔沟槽部分填充了光致抗蚀剂。

在操作1018，方法1000(图19B)通过使用图案化光致抗蚀剂层122b作为蚀刻掩模来蚀刻电介质层106，从而将图案化光致抗蚀剂层122b中的图案转移到电介质层106，如图29所示。操作1020可以包括一个或多个蚀刻工艺，以去除电介质层106的不同部分，例如低k电介质层和蚀刻停止层，以将区域904a和904b中的通孔沟槽向下延伸至导电特征104a和104b的顶表面。导电特征104a和104b的顶表面在相应的通孔沟槽中暴露。蚀刻工艺可以包括任何合适的蚀刻技术，例如干法蚀刻、湿法蚀刻或其组合。随后可以实现其他操作。例如，图案化光致抗蚀剂层122b可以通过湿法剥离或等离子灰化工艺去除，如图30所示。等离子体灰化工艺可以包括使用氧(O

在一些实施例中，导电特征104由连续含金属材料形成或者反射层114b是导电的，方法1000(图19B)可选地可以通过沉积金属层130来填充区域904a-c中的通孔沟槽并覆盖电介质层106来从操作1018进行到操作1022，如图31所示。金属层130与导电特征104a和104b的顶表面直接接触。在一些实施例中，金属层130包括Cu、Al、W或其他合适的导电材料。在一些实施例中，金属层130包括Cu合金，例如铜镁(CuMn)、铜铝(CuAl)或铜硅(CuSi)。在一些实施例中，通过PVD沉积金属层130。在一些实例中，金属层130是通过使用PVD沉积对应的金属种子层，然后通过电镀形成块状金属层而形成的。

在操作1024，方法1000(图19B)执行化学机械抛光(CMP)工艺以去除多余的金属层130，从而形成互连特征140a和140b，例如通孔140a和140b，如图32所示。CMP工艺还可以去除电介质层106的顶部部分，例如硬掩模层。互连特征140a和140b以及电介质层106的基本上共面的顶表面可在CMP工艺之后形成。互连特征140a具有两个相对的侧壁S1和S2，这两个侧壁都连接在导电特征104a的顶表面上。互连特征140a的侧壁S1和S2两者都具有直形轮廓。互连特征140b具有两个相对的侧壁S1和S2，这两个侧壁都连接在导电特征104b的顶表面上。互连特征104b的侧壁S2具有直形轮廓。互连特征104b的侧壁S1具有阶形轮廓。阶形轮廓包括两个竖直侧壁部分S12和S11以及连接竖直侧壁部分S12和S11的水平侧壁部分。上侧壁部分S12与导电特征104b的边缘偏移距离Δx。由于自对准光刻曝光工艺，下侧壁部分S11基本上与导电特征104b的边缘对准。

在一些实施例中，导电特征104的反射层114b由高抗蚀材料、非导电材料或反射多层形成，并且方法1000(图19B)可选地可以通过选择性地蚀刻反射层114b以在沟槽中暴露下面的高导电块状金属层114a从操作1018进行到操作1020，如图33所示。操作1018包括选择性蚀刻工艺，以去除暴露在904a和904b区域的沟槽中的反射层114b的部分。针对选择性蚀刻适当地选择蚀刻工艺和蚀刻剂而不损坏电介质层106。蚀刻工艺可以包括任何合适的蚀刻技术，例如干法蚀刻、湿法蚀刻或其组合。蚀刻工艺在块状金属层114a处停止。在所示实施例中，在操作1020之后，反射层114b的部分保持在导电特征104a的两端，而反射层114b的部分仅保持在导电特征104b的一端。

参考图34和35，方法1000(图19B)接着进行操作到1022和1024，以沉积金属层130以填充区域904a-c中的沟槽，并且执行CMP工艺以去除多余的金属层130，从而形成互连特征140a和140b。互连特征140a具有两个相对的侧壁S1和S2，这两个侧壁都连接在导电特征104a的顶表面上。互连特征140a的侧壁S1和S2两者都具有直形轮廓。互连特征140b具有两个相对的侧壁S1和S2，这两个侧壁都连接在导电特征104b的顶表面上。互连特征104b的侧壁S2具有直形轮廓。互连特征104b的侧壁S1具有阶形轮廓。阶形轮廓包括两个竖直侧壁部分S12和S11以及连接竖直侧壁部分S12和S11的水平侧壁部分。上侧壁部分S12与导电特征104b的边缘偏移距离Δx。由于自对准光刻曝光工艺，下侧壁部分S11基本上与导电特征104b的边缘对准。互连特征140a的侧壁S1和S2的底部部分被反射层114b覆盖。如在围绕互连特征140b和导电特征104b之间的界面的区域180中所示，互连特征140b的侧壁S2的底部部分被反射层114b覆盖。互连特征140b的侧壁S1的底部部分被衬底102的顶部部分覆盖。互连特征140a和140b的侧壁S1和S2的上部部分被电介质层106覆盖。

图36A-D中示出了区域180中的互连特征140b和导电特征104b之间的界面的各种实施例。如上所述，互连特征140b具有两个相对的侧壁S1和S2，其中侧壁S1具有从导电特征104b的边缘偏移的上侧壁部分S12并具有下侧壁部分S11。图36A-D中省略了上侧壁部分S12。在图36A中，侧壁S2和S11两者基本上垂直于导电特征104b的顶表面。侧壁S2连接在导电特征104b的顶表面的中间，而侧壁S11连接在点P，点P基本上位于导电特征104b的边缘(即，在导电特征104b边缘的±4nm的横向距离内，该距离小于20nm通孔特征CD尺寸的20％)。侧壁S2的底部部分被反射层114b覆盖，在各种实施例中，反射层114b可以是单个反射层或反射多层。侧壁S11的底部部分被衬底102的顶部部分覆盖。侧壁S2和S11的上部部分被电介质层106覆盖。在图36B中，侧壁S2和S11相对于导电特征104b的顶表面倾斜，这可能是由于形成通孔沟槽的蚀刻工艺而导致的。侧壁S11连接在点P处，该点位于导电特征104b的边缘。在图36C中，倾斜侧壁S11可以连接在点P处，该点与导电特征104b的边缘稍微偏移。在一些实施例中，偏移的范围可以在约1nm到约5nm(取决于通孔特征CD的尺寸)，这留下了足够的裕度以避免互连特征140b与相邻导电特征短路。在图36D中，倾斜侧壁S11可以连接在导电特征104b的顶表面上的点P处，该点与图36C中的点P在相反方向上略微偏移。在一些实施例中，偏移的范围可以在约1nm到约5nm。如图36D所示，倾斜侧壁S11可以切割反射层114b的顶部部分，使得侧壁S11的底表面可以被反射层114b的底部部分和半导体衬底102的顶部部分覆盖。侧壁S11上的反射层114b的底部部分低于相对侧壁S2上的反射层114b。

尽管本公开的一个或多个实施例不旨在进行限制，但这些实施例为半导体器件及其形成提供了许多益处。例如，本公开的实施例提供了自对准互连结构，其可以减少或避免在光刻工艺中由重叠移位引起的影响。本公开提供了一种光刻方法，该方法依赖于在抗蚀剂层中形成潜在抗蚀剂图案时，来自下面的导电特征的反射辐射为正确量的曝光剂量。潜在抗蚀剂图案被限制在下面的导电特征的正上方的区域。自对准方法对降低总体制造成本(包括加工时间和光刻工艺中使用的掩模成本)有重要贡献。此外，本文讨论的各种实施例不限于在半导体结构中形成互连，还也可用于形成具有对准和重叠移位问题的其他结构。

在一个示例性方面，本公开涉及用于光刻图案化的方法。该方法包括：提供半导体结构，所述半导体结构包括衬底和形成在所述衬底的顶部部分中的导电特征；在所述衬底之上沉积抗蚀剂层，其中，所述抗蚀剂层具有曝光阈值；向所述抗蚀剂层提供具有入射曝光剂量的辐射，其中，所述入射曝光剂量被配置为小于所述抗蚀剂层的所述曝光阈值，而反射曝光剂量和来自所述导电特征的顶表面的入射曝光剂量之和大于所述抗蚀剂层的所述曝光阈值，从而在所述导电特征之上形成潜在抗蚀剂图案；以及显影所述抗蚀剂层以形成图案化抗蚀剂层。在一些实施例中，所述潜在抗蚀剂图案位于所述导电特征正上方。在一些实施例中，所述导电特征包括涂覆在块状金属上的反射层。在一些实施例中，所述反射层包括不同于所述块状金属的第一金属。在一些实施例中，所述反射层包括含金属合金。在一些实施例中，所述反射层包括多个交替的重复层。在一些实施例中，所述方法还包括：在沉积所述抗蚀剂层之前，在所述衬底之上形成电介质层；在显影所述抗蚀剂层之后，使用所述图案化抗蚀剂层作为蚀刻掩模来蚀刻所述电介质层，从而形成暴露所述导电特征的顶表面的开口；以及在所述开口中沉积导电材料，从而形成连接在所述导电特征上的导电结构。在一些实施例中，所述导电特征包括涂覆在块状金属上的反射层，所述方法还包括：部分蚀刻所述反射层以暴露所述块状金属，使得所述导电结构连接在所述块状金属上。在一些实施例中，所述方法还包括在沉积抗蚀剂层之前，部分凹陷所述抗蚀剂层的一部分，以在所述导电特征之上形成沟槽，其中，所述抗蚀剂层填充所述沟槽。在一些实施例中，所述辐射是深紫外(DUV)辐射、极紫外(EUV)辐射和电子束(E-beam)辐射中的一者。

在另一示例性方面，本公开涉及一种用于光刻图案化的方法。该方法包括：在衬底的顶部部分中形成第一导电特征；在所述衬底之上形成电介质层；部分凹陷电介质层以在所述第一导电特征之上形成沟槽；在所述电介质层之上涂覆抗蚀剂层，所述抗蚀剂层填充所述沟槽；将所述抗蚀剂层暴露在辐射中，其中，所述辐射的入射曝光剂量被配置为使得在沟槽中形成潜在抗蚀剂图案；显影所述抗蚀剂层以在所述抗蚀剂层中形成开口；通过所述抗蚀剂层中的所述开口蚀刻所述电介质层，从而使所述沟槽的一部分延伸穿过所述电介质层；以及在所述沟槽中形成第二导电特征并且使所述第二导电特征与所述第一导电特征接触。在一些实施例中，所述第一导电特征的顶部部分包括反射层。在一些实施例中，所述反射层包括多个交替的第一材料层和第二材料层。在一些实施例中，该方法还包括部分地蚀刻所述反射层以暴露所述第一导电特征的底部部分。在一些实施例中，所述辐射的所述入射曝光剂量被配置为小于所述抗蚀剂层的曝光阈值，而反射曝光剂量和来自所述第一导电特征的顶表面的入射曝光剂量之和大于所述抗蚀剂层的所述曝光阈值。在一些实施例中，所述辐射是不使用掩模的毯式辐射。在一些实施例中，所述辐射是极紫外线(EUV)辐射。

在另一示例性方面，本公开涉及一种半导体结构，包括：衬底；第一导电特征，嵌入在所述衬底的顶部部分中；电介质层，位于衬底之上；以及第二导电特征，被所述电介质层包围并且与所述第一导电特征接触，所述第二导电特征具有第一侧壁以及与所述第一侧壁相对的第二侧壁，其中，所述第一侧壁具有直形轮廓并且位于所述第一导电特征之上，并且其中，所述第二侧壁具有阶形轮廓并且所述阶形轮廓的顶部部分从所述第一导电特征的边缘水平地偏移。在一些实施例中，所述第一导电特征包括反射层，并且其中，所述第一侧壁的底部部分被所述反射层覆盖。在一些实施例中，所述阶形轮廓的底部部分基本上与所述第一导电特征的边缘对准。

以上概述了若干实施例的特征，以便本领域技术人员可以更好地理解本公开的各个方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改其他过程和结构的基础，以实现相同的目的和/或实现本文介绍的实施例的相同优点。本领域技术人员还应当认识到，这样的等效结构不背离本公开的精神和范围，并且它们可以在不背离本公开的精神和范围的情况下在本公开中进行各种改变、替换和更改。

示例1.一种用于光刻图案化的方法，包括：提供半导体结构，所述半导体结构包括衬底和形成在所述衬底的顶部部分中的导电特征；在所述衬底之上沉积抗蚀剂层，其中，所述抗蚀剂层具有曝光阈值；向所述抗蚀剂层提供具有入射曝光剂量的辐射，其中，所述入射曝光剂量被配置为小于所述抗蚀剂层的所述曝光阈值，而所述入射曝光剂量和来自所述导电特征的顶表面的反射曝光剂量之和大于所述抗蚀剂层的所述曝光阈值，从而在所述导电特征之上形成潜在抗蚀剂图案；以及显影所述抗蚀剂层以形成图案化抗蚀剂层。

示例2.根据示例1所述的方法，其中，所述潜在抗蚀剂图案位于所述导电特征正上方。

示例3.根据示例1所述的方法，其中，所述导电特征包括涂覆在块状金属上的反射层。

示例4.根据示例3所述的方法，其中，所述反射层包括不同于所述块状金属的第一金属。

示例5.根据示例3所述的方法，其中，所述反射层包括含金属合金。

示例6.根据示例3所述的方法，其中，所述反射层包括多个交替的重复层。

示例7.根据示例1所述的方法，还包括：在沉积所述抗蚀剂层之前，在所述衬底之上形成电介质层；在显影所述抗蚀剂层之后，使用所述图案化抗蚀剂层作为蚀刻掩模来蚀刻所述电介质层，从而形成暴露所述导电特征的所述顶表面的开口；以及在所述开口中沉积导电材料，从而形成连接在所述导电特征上的导电结构。

示例8.根据示例7所述的方法，其中，所述导电特征包括涂覆在块状金属上的反射层，所述方法还包括：部分蚀刻所述反射层以暴露所述块状金属，使得所述导电结构连接在所述块状金属上。

示例9.根据示例7所述的方法，还包括：在沉积所述抗蚀剂层之前，部分凹陷所述抗蚀剂层的一部分，以在所述导电特征之上形成沟槽，其中，所述抗蚀剂层填充所述沟槽。

示例10.根据示例1所述的方法，其中，所述辐射是深紫外DUV辐射、极紫外EUV辐射和电子束E-beam辐射中的一者。

示例11.一种用于光刻图案化的方法，包括：在衬底的顶部部分中形成第一导电特征；在所述衬底之上形成电介质层；部分凹陷所述电介质层以在所述第一导电特征之上形成沟槽；在所述电介质层之上涂覆抗蚀剂层，所述抗蚀剂层填充所述沟槽；将所述抗蚀剂层暴露在辐射中，其中，所述辐射的入射曝光剂量被配置为使得在所述沟槽中形成潜在抗蚀剂图案；显影所述抗蚀剂层以在所述抗蚀剂层中形成开口；通过所述抗蚀剂层中的所述开口蚀刻所述电介质层，从而使所述沟槽的一部分延伸穿过所述电介质层；以及在所述沟槽中形成第二导电特征并且使所述第二导电特征与所述第一导电特征接触。

示例12.根据示例11所述的方法，其中，所述第一导电特征的顶部部分包括反射层。

示例13.根据示例12所述的方法，其中，所述反射层包括多个交替的第一材料层和第二材料层。

示例14.根据示例12所述的方法，还包括：部分地蚀刻所述反射层以暴露所述第一导电特征的底部部分。

示例15.根据示例11所述的方法，其中，所述辐射的所述入射曝光剂量被配置为小于所述抗蚀剂层的曝光阈值，而所述入射曝光剂量和来自所述第一导电特征的顶表面的反射曝光剂量之和大于所述抗蚀剂层的所述曝光阈值。

示例16.根据示例11所述的方法，其中，所述辐射是不使用掩模的毯式辐射。

示例17.根据示例求11所述的方法，其中，所述辐射是极紫外EUV辐射。

示例18.一种半导体结构，包括：衬底；第一导电特征，嵌入在所述衬底的顶部部分中；电介质层，位于衬底之上；以及第二导电特征，被所述电介质层包围并且与所述第一导电特征接触，所述第二导电特征具有第一侧壁以及与所述第一侧壁相对的第二侧壁，其中，所述第一侧壁具有直形轮廓并且位于所述第一导电特征之上，并且其中，所述第二侧壁具有阶形轮廓并且所述阶形轮廓的顶部部分从所述第一导电特征的边缘水平地偏移。

示例19.根据示例18所述的半导体结构，其中，所述第一导电特征包括反射层，并且其中，所述第一侧壁的底部部分被所述反射层覆盖。

示例20.根据示例18所述的半导体结构，其中，所述阶形轮廓的底部部分基本上与所述第一导电特征的所述边缘对准。