一种多功能屏蔽栅沟槽型功率器件及其制作方法

技术领域

本发明属于半导体技术领域，涉及一种多功能屏蔽栅沟槽型功率器件及其制作方法。

背景技术

功率器件是一类用于电源管理、电能传输和高速开关控制等领域的器件。功率器件与普通的低频信号放大器件不同，其主要用途是在较高电压和电流下进行操作。

根据操作原理，功率器件可以分为结型场效应管(JFET)、金属氧化物半导体场效应管(MOSFET)、双极型晶体管(BJT)、晶闸管(SCR)等几种类型。按照承受电流和电压的能力不同，可以分为小信号功率器件、中等功率器件和大功率器件三类。

功率器件能够稳定地调节电能的输入和输出，为各种电力设备提供高效的电源管理功能。在电气控制系统中，功率器件可实现开/关、调节电压、控制互感器电流、驱动机电设备等多种操作。此外，在太阳能电池板上，功率器件还可以对不同的光照条件下输出的功率进行调整，提高太阳能的利用效率。

MOSFET功率器件中，沟槽型MOSFET主要用于低压(例如100V)领域，屏蔽栅沟槽(ShieldedGateTransistor，简称SGT)MOSFET主要用于中低压(例如200V)领域；超结MOSFET(SJ-MOSFET)主要用于高压(例如600V-800V)领域。

其中，屏蔽栅沟槽MOSFET功率器件是一种基于传统沟槽型MOSFET的一种改进型的沟槽型功率MOSFET，其基于电荷平衡技术理论，在传统的沟槽型MOSFET中加入额外的多晶硅场板进行电场调制从而提高耐压和降低导通电阻，具有导通电阻低、开关损耗小、频率特性好等特点。其屏蔽栅在漂移区中起到了体内场板的作用，使屏蔽栅沟槽MOSFET在比导通电阻R_(ON(SP))和品质因数(FOM＝Ron*Qg)等方面有着显著的优势，能有效提高系统的能源利用效率。所以屏蔽栅沟槽MOSFET作为开关器件应用于新能源电动车、新型光伏发电、节能家电等领域的电机驱动系统、逆变器系统及电源管理系统，是核心功率控制部件。

屏蔽栅沟槽MOSFET中，上层的栅极多晶硅连接到栅极，下层的屏蔽栅多晶硅连接到源极，其栅源电容通常是一定的，从而器件功能也比较单一。如何提供一种栅源电容可调的多功能屏蔽栅沟槽型功率器件及其制作方法，使得器件能够具备不同性能，实现多功能应用，成为本领域技术人员亟待解决的一个重要技术问题。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种多功能屏蔽栅沟槽型功率器件及其制作方法，用于解决现有功率器件功能比较单一的问题。

为实现上述目的及其他相关目的，本发明提供一种多功能屏蔽栅沟槽型功率器件，包括：

半导体层；

多个沟槽，位于所述半导体层中并在水平方向上间隔排列，所述沟槽自所述半导体层的顶面开口并往下延伸；

屏蔽栅多晶硅、调节栅多晶硅与栅极多晶硅，位于所述沟槽中，所述调节栅多晶硅位于所述屏蔽栅多晶硅上方并与所述屏蔽栅多晶硅间隔设置，所述栅极多晶硅包括中间部及侧翼部，所述中间部位于所述调节栅多晶硅上方并与所述调节栅多晶硅间隔设置，所述侧翼部位于所述调节栅多晶硅两侧并与所述中间部连接；

第一隔离层、第二隔离层、第三隔离层与栅介质层，所述第一隔离层位于所述沟槽的内壁与所述屏蔽栅多晶硅的外壁之间，所述第二隔离层位于所述屏蔽栅多晶硅与所述调节栅多晶硅之间，所述第三隔离层位于所述调节栅多晶硅与所述栅极多晶硅之间，所述栅介质层位于所述沟槽的内壁与所述栅极多晶硅的外侧壁之间；

调节金属线、栅极金属线与源极金属线，位于所述半导体层上方，所述调节金属线与所述调节栅多晶硅电连接，所述栅极金属线与所述栅极多晶硅电连接，所述源极金属线与所述屏蔽栅多晶硅电连接；

调节焊盘、栅极焊盘与源极焊盘，位于所述半导体层上方，所述调节焊盘连接所述调节金属线，所述栅极焊盘连接所述栅极金属线，所述源极焊盘连接所述源极金属线。

可选地，多个所述沟槽在第一水平方向上间隔排列并均往与所述第一水平方向垂直的第二水平方向延伸，所述屏蔽栅沟槽型功率器件还包括位于所述沟槽中的第一多晶硅引出部与第二多晶硅引出部，所述第一多晶硅引出部位于所述屏蔽栅多晶硅的第二水平方向两端并与所述屏蔽栅多晶硅连接，所述第二多晶硅引出部位于所述调节栅多晶硅的第二水平方向两端并与所述调节栅多晶硅连接，所述第一多晶硅引出部的顶面高于所述屏蔽栅多晶硅的顶面，所述第二多晶硅引出部的顶面高于所述调节栅多晶硅的顶面。

可选地，所述屏蔽栅沟槽型功率器件还包括设置于所述第一多晶硅引出部上的第一接触孔、设置于所述第二多晶硅引出部上的第二接触孔及设置于所述栅极多晶硅上的第三接触孔，所述源极金属线通过所述第一接触孔及所述第一多晶硅引出部电连接所述屏蔽栅多晶硅，所述调节金属线通过所述第二接触孔及所述第二多晶硅引出部电连接所述调节栅多晶硅，所述栅极金属线通过所述第三接触孔电连接所述栅极多晶硅。

可选地，所述屏蔽栅沟槽型功率器件还包括体区、源区及第四接触孔，所述体区位于所述沟槽两侧的所述半导体层的上表层，所述源区位于所述体区的上表层，所述第四接触孔位于所述源区上，所述源极焊盘通过所述第四接触孔电连接所述源区。

可选地，所述调节焊盘的电位浮空；或者所述调节焊盘与所述栅极焊盘电连接；或者所述调节焊盘与所述源极焊盘电连接。

本发明还提供一种多功能屏蔽栅沟槽型功率器件的制作方法，包括以下步骤：

提供一半导体层，形成在水平方向上间隔排列的多个沟槽于所述半导体层中，所述沟槽自所述半导体层的顶面开口并往下延伸；

形成第一隔离层与屏蔽栅多晶硅于所述沟槽中，所述沟槽的内壁与所述屏蔽栅多晶硅之间通过所述第一隔离层间隔；

形成第二隔离层于所述沟槽中，所述第二隔离层覆盖所述屏蔽栅多晶硅的上表面；

形成调节栅多晶硅于所述沟槽中，所述调节栅多晶硅位于所述屏蔽栅多晶硅上方并与所述屏蔽栅多晶硅之间通过所述第二隔离层间隔；

形成第三隔离层、栅介质层与栅极多晶硅于所述沟槽中，所述栅极多晶硅包括中间部及侧翼部，所述中间部位于所述调节栅多晶硅上方，所述侧翼部位于所述调节栅多晶硅两侧并与所述中间部连接，所述栅极多晶硅与所述调节栅多晶硅之间通过所述第三隔离层间隔，所述栅极多晶硅与所述沟槽的内壁之间通过所述栅介质层间隔；

形成调节金属线、栅极金属线、源极金属线、调节焊盘、栅极焊盘与源极焊盘于所述半导体层上方，所述调节金属线与所述调节栅多晶硅电连接，所述栅极金属线与所述栅极多晶硅电连接，所述源极金属线与所述屏蔽栅多晶硅电连接，所述调节焊盘连接所述调节金属线，所述栅极焊盘连接所述栅极金属线，所述源极焊盘连接所述源极金属线。

可选地，多个所述沟槽在第一水平方向上间隔排列并均往与所述第一水平方向垂直的第二水平方向延伸，所述多功能屏蔽栅沟槽型功率器件的制作方法还包括以下步骤：

形成第一多晶硅引出部于所述屏蔽栅多晶硅的第二水平方向两端，所述第一多晶硅引出部位于所述沟槽中且所述第一多晶硅引出部的顶面高于所述屏蔽栅多晶硅的顶面；

形成第二多晶硅引出部于所述调节栅多晶硅的第二水平方向两端，所述第二多晶硅引出部位于所述沟槽中且所述第二多晶硅引出部的顶面高于所述调节栅多晶硅的顶面。

可选地，还包括以下步骤：

形成体区于所述沟槽两侧的所述半导体层的上表层；

形成源区于所述体区的上表层；

形成层间介质层于所述半导体层上方；

形成第一接触孔、第二接触孔、第三接触孔及第四接触孔于所述层间介质层中，所述第一接触孔位于所述第一多晶硅引出部上，所述第二接触孔位于所述第二多晶硅引出部上，所述第三接触孔位于所述栅极多晶硅上，所述第四接触孔位于所述源区上；

形成导电插塞于所述第一接触孔、所述第二接触孔、所述第三接触孔及所述第四接触孔中；

其中，所述源极金属线通过所述第一接触孔及所述第一多晶硅引出部电连接所述屏蔽栅多晶硅，所述调节金属线通过所述第二接触孔及所述第二多晶硅引出部电连接所述调节栅多晶硅，所述栅极金属线通过所述第三接触孔电连接所述栅极多晶硅，所述源极焊盘通过所述第四接触孔电连接所述源区。

可选地，所述侧翼部的底面低于所述调节栅多晶硅的顶面。

可选地，所述调节栅多晶硅的电位浮空；或者所述多功能屏蔽栅沟槽型功率器件的制作方法还包括形成焊线的步骤，所述焊线的一端连接所述调节焊盘，所述焊线的另一端连接所述栅极焊盘或所述源极焊盘。

如上所述，本发明的多功能屏蔽栅沟槽型功率器件具有调节焊盘、栅极焊盘与源极焊盘，器件沟槽中具有调节栅多晶硅、栅极多晶硅与屏蔽栅多晶硅，其中，调节栅多晶硅位于屏蔽栅多晶硅上方，栅极多晶硅包括中间部及侧翼部，中间部位于调节栅多晶硅上方，侧翼部位于调节栅多晶硅两侧并与中间部连接，调节焊盘、栅极焊盘与源极焊盘分别与调节栅多晶硅、栅极多晶硅与屏蔽栅多晶硅电连接。通过不同的焊线方式，可以实现不同性能的器件，其中，当调节焊盘的电位浮空时，器件栅源电容Cgs较小，快速开关，适合高频应用；当调节焊盘与栅极焊盘通过焊线短接时，器件栅源电容Cgs中等，器件性能均衡；当调节焊盘与源极焊盘通过焊线短接时，器件栅源电容Cgs较大，能够减少开关震荡，抗冲击能力强，并能够降低反向传输电容与输入电容的比值Crss/Ciss，适合应用于电池管理系统(Battery Management System，简称BMS)以及电机控制等。

附图说明

图1显示为本发明的多功能屏蔽栅沟槽型功率器件的一种示例剖面结构示意图。

图2显示为本发明的多功能屏蔽栅沟槽型功率器件的一种示例平面布局结构示意图。

图3显示为本发明的多功能屏蔽栅沟槽型功率器件的另一种示例平面布局结构示意图。

图4显示为本发明的多功能屏蔽栅沟槽型功率器件的第三种示例平面布局结构示意图。

图5显示为本发明的多功能屏蔽栅沟槽型功率器件的制作方法的工艺流程图。

图6显示为本发明的多功能屏蔽栅沟槽型功率器件的制作方法淀积一掩膜层于半导体层上后所呈现的结构示意图。

图7显示为本发明的多功能屏蔽栅沟槽型功率器件的制作方法形成沟槽后所呈现的结构示意图。

图8显示为本发明的多功能屏蔽栅沟槽型功率器件的制作方法生长第一氧化层并淀积第一多晶硅层后所呈现的结构示意图。

图9显示为本发明的多功能屏蔽栅沟槽型功率器件的制作方法形成屏蔽栅多晶硅后所呈现的结构示意图。

图10显示为本发明的多功能屏蔽栅沟槽型功率器件的制作方法形成第二隔离层与调节栅多晶硅于沟槽中后所呈现的结构示意图。

图11显示为本发明的多功能屏蔽栅沟槽型功率器件的制作方法形成第三氧化层并平坦化后所呈现的结构示意图。

图12显示为本发明的多功能屏蔽栅沟槽型功率器件的制作方法回刻预设区域的第三氧化层并生长第四氧化层后所呈现的结构示意图。

图13显示为本发明的多功能屏蔽栅沟槽型功率器件的制作方法形成栅极多晶硅后所呈现的结构示意图。

元件标号说明

1半导体层

2沟槽

3屏蔽栅多晶硅

4调节栅多晶硅

5栅极多晶硅

501中间部

502侧翼部

6第一隔离层

7第二隔离层

8第三隔离层

9栅介质层

10 调节金属线

11 栅极金属线

12 源极金属线

13 调节焊盘

14 栅极焊盘

15 源极焊盘

16 第一多晶硅引出部

17 第二多晶硅引出部

18 第一接触孔

19 第二接触孔

20 第三接触孔

21 第四接触孔

22、23焊线

24 掩膜层

25 第一氧化层

26 第一多晶硅层

27 第三氧化层

28 第四氧化层

S1～S6 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

本实施例中提供一种多功能屏蔽栅沟槽型功率器件，请参阅图1，显示为该多功能屏蔽栅沟槽型功率器件的一种示例剖面结构示意图，包括半导体层1、沟槽2、屏蔽栅多晶硅3、调节栅多晶硅4与栅极多晶硅5，其中，所述沟槽2的数量为多个(图1中仅示出其中一个)，多个所述沟槽2位于所述半导体层1中并在水平方向上间隔排列，所述沟槽2自所述半导体层1的顶面开口并往下延伸，所述屏蔽栅多晶硅3、所述调节栅多晶硅4与所述栅极多晶硅5均位于所述沟槽2中，所述调节栅多晶硅4位于所述屏蔽栅多晶硅3上方并与所述屏蔽栅多晶硅3间隔设置，所述栅极多晶硅5包括中间部501及侧翼部502，所述中间部501位于所述调节栅多晶硅4上方并与所述调节栅多晶硅4间隔设置，所述侧翼部502位于所述调节栅多晶硅4两侧并与所述中间部501连接。

具体的，所述半导体层1可以是单层结构或多层结构，例如可以是单一衬底，也可以是单一衬底与其上外延层组成的叠层结构，其中，衬底和/或外延层的材质、掺杂类型及掺杂浓度可以根据需要进行选择，此处不作过分限制，例如衬底材质可以选自硅、锗硅、III-V族化合物、碳化硅或其它合适的半导体材料，其掺杂类型可以是N型或P型。本实施例中，所述半导体层1以N型掺杂硅为例。

具体的，所述沟槽2的深度可以根据具体的器件性能需求进行设置。

具体的，所述屏蔽栅沟槽型功率器件还包括位于所述沟槽2中的第一隔离层6、第二隔离层7、第三隔离层8与栅介质层9，所述第一隔离层6位于所述沟槽2的内壁与所述屏蔽栅多晶硅3的外壁之间，所述第二隔离层7位于所述屏蔽栅多晶硅3与所述调节栅多晶硅4之间，所述第三隔离层8位于所述调节栅多晶硅4与所述栅极多晶硅5之间，所述栅介质层9位于所述沟槽2的内壁与所述栅极多晶硅5的外侧壁之间。

作为示例，所述第一隔离层6、所述第二隔离层7与所述第三隔离层8可以选用氧化硅或其它合适的绝缘材料，其中，所述第一隔离层6充当场氧层，用于电隔离所述半导体层1与所述屏蔽栅多晶硅3，所述第二隔离层7用于电隔离所述屏蔽栅多晶硅3与所述调节栅多晶硅4，所述第三隔离层8用于电隔离所述调节栅多晶硅4与所述栅极多晶硅5。

作为示例，所述栅介质层9可以选用氧化硅或其它合适的材料，其厚度可以根据具体的器件性能需求进行设置。

请参阅图2，显示为本实施例的多功能屏蔽栅沟槽型功率器件的一种示例平面布局结构示意图，其中，多个所述沟槽2在第一水平方向(图2中X方向)上间隔排列并均往与所述第一水平方向垂直的第二水平方向(图2中Y方向)延伸。

具体的，所述多功能屏蔽栅沟槽型功率器件还包括位于所述半导体层1上方的调节金属线10、栅极金属线11、源极金属线12及位于所述半导体层1下表面的漏极金属层(未图示)，所述调节金属线10与所述调节栅多晶硅4电连接，所述栅极金属线11与所述栅极多晶硅5电连接，所述源极金属线12与所述屏蔽栅多晶硅3电连接。

具体的，所述多功能屏蔽栅沟槽型功率器件还包括位于所述半导体层1上方的调节焊盘13、栅极焊盘14与源极焊盘15，所述调节焊盘13连接所述调节金属线10，所述栅极焊盘14连接所述栅极金属线11，所述源极焊盘14连接所述源极金属线12。

作为示例，所述调节金属线10、所述栅极金属线11、所述源极金属线12、所述调节焊盘13、所述栅极焊盘14与所述源极焊盘15可以根据需要位于同一层金属，也可以位于不同层金属。所述调节金属线10、所述栅极金属线11、所述源极金属线12、所述调节焊盘13、所述栅极焊盘14与所述源极焊盘15的材质可以选用铝或其它合适的导电金属材料。

作为示例，所述多功能屏蔽栅沟槽型功率器件还包括位于所述沟槽2中的第一多晶硅引出部16与第二多晶硅引出部17，所述第一多晶硅引出部16位于所述屏蔽栅多晶硅3的第二水平方向(图2中Y方向)两端并与所述屏蔽栅多晶硅3连接，所述第二多晶硅引出部17位于所述调节栅多晶硅4的第二水平方向两端(图2中Y方向)并与所述调节栅多晶硅4连接，所述第一多晶硅引出部16的顶面高于所述屏蔽栅多晶硅3的顶面，所述第二多晶硅引出部17的顶面高于所述调节栅多晶硅4的顶面。

作为示例，所述多功能屏蔽栅沟槽型功率器件还包括设置于所述第一多晶硅引出部16上的第一接触孔18、设置于所述第二多晶硅引出部17上的第二接触孔19及设置于所述栅极多晶硅5上的第三接触孔20，所述源极金属线12通过所述第一接触孔18及所述第一多晶硅引出部16电连接所述屏蔽栅多晶硅3，所述调节金属线10通过所述第二接触孔19及所述第二多晶硅引出部17电连接所述调节栅多晶硅4，所述栅极金属线11通过所述第三接触孔20电连接所述栅极多晶硅5。

作为示例，所述多功能屏蔽栅沟槽型功率器件还包括体区(未图示)、源区(未图示)及第四接触孔21，所述体区位于所述沟槽2两侧的所述半导体层1的上表层，所述源区位于所述体区的上表层，所述第四接触孔21位于所述源区上，所述源极焊盘15通过所述第四接触孔21电连接所述源区。

如图2所示，在一些实施例中，所述调节焊盘13的电位浮空，从而与其相连的所述调节栅多晶硅4的电位浮空，这种情况下，所述调节栅多晶硅4充当所述栅极多晶硅5与源极多晶硅(所述屏蔽栅多晶硅3)之间的介质层的一部分，相当于增厚了栅极多晶硅与源极多晶硅之间介质的厚度，使得器件栅源电容Cgs较小，能够快速开关，适合高频应用。

请参阅图3，显示为本实施例的多功能屏蔽栅沟槽型功率器件的另一种示例平面布局结构示意图，其中，所述调节焊盘13与所述栅极焊盘14之间通过焊线22电连接，相当于所述调节栅多晶硅4与所述栅极多晶硅5短接，这种情况下，所述调节栅多晶硅4构成栅极多晶硅的一部分，此时的器件类似于采用平板型栅极多晶硅的器件，器件栅源电容Cgs中等，器件性能较为均衡。

请参阅图4，显示为本实施例的多功能屏蔽栅沟槽型功率器件的第三种示例平面布局结构示意图，其中，所述调节焊盘13与所述源极焊盘15之间通过焊线23电连接(如图4所示)，相当于所述调节栅多晶硅4与所述屏蔽栅多晶硅3短接，这种情况下，所述调节栅多晶硅4构成源极多晶硅的一部分，增大了源极多晶硅与栅极多晶硅的相对面积，使得器件栅源电容Cgs较大，能够减少开关震荡，抗冲击能力强，并能够降低反向传输电容与输入电容的比值Crss/Ciss，适合应用于电池管理系统(Battery Management System，简称BMS)以及电机控制等。

也就是说，本发明通过不同的焊线方式，可以实现不同性能的器件。

具体的，本实施例的多功能屏蔽栅沟槽型功率器件中，由于所述栅极多晶硅5包括位于所述调节栅多晶硅4上方的中间部501及位于所述调节栅多晶硅4两侧并与所述中间部501连接的侧翼部502，使得所述栅极多晶硅5的横截面呈类倒U型，构成对所述调节栅多晶硅4的包裹，当所述调节栅多晶硅4与所述屏蔽栅多晶硅3短接时，包裹型的所述栅极多晶硅5相对于平板型栅极多晶硅结构，与源极多晶硅(此时所述调节栅多晶硅4作为源极多晶硅的一部分)具有更大的相对面积，从而能够增大器件的栅源寄生电容。

需要指出的是，所述栅极多晶硅5的所述侧翼部502的底面低于所述调节栅多晶硅4的顶面以使所述栅极多晶硅5构成对所述调节栅多晶硅4的包裹，所述侧翼部502的底面所处位置的深度不同，所述栅极多晶硅5对所述调节栅多晶硅4的包裹程度也不同，其中，所述侧翼部502的底面所处位置的深度越深，则器件的栅源寄生电容越大。本发明中，可以根据实际情况调节所述栅极多晶硅5的所述侧翼部502的底面深度，例如所述侧翼部502的底面可以是与所述调节栅多晶硅4的底面齐平，也可以是高于所述调节栅多晶硅4的底面，还可以是低于所述调节栅多晶硅4的底面，其中，在所述侧翼部502的底面低于所述调节栅多晶硅4的情形下，当所述调节栅多晶硅4与所述屏蔽栅多晶硅3短接时，器件的栅源寄生电容更大。

需要指出的是，当所述侧翼部502的底面高于所述调节栅多晶硅4的底面时，所述第一隔离层6还有一部分位于所述沟槽2的内壁与所述调节栅多晶硅4的外壁之间。

具体的，所述屏蔽栅多晶硅3在垂直方向上的厚度及所述调节栅多晶硅4在垂直方向上的厚度可以根据应用需求进行调整，例如所述屏蔽栅多晶硅3在垂直方向上的厚度大于所述调节栅多晶硅4在垂直方向上的厚度。

具体的，所述第二隔离层7在垂直方向上的厚度及所述第三隔离层8在垂直方向上的厚度可以根据应用需求进行调整，例如所述第二隔离层7在垂直方向上的厚度大于所述第三隔离层8在垂直方向上的厚度。其中，将所述调节栅多晶硅4与所述栅极多晶硅5短接时是为了得到性能较为均衡的器件，不要求栅源间电容太大，因此，所述第二隔离层7的厚度不需要太薄(栅极多晶硅与源极多晶硅之间介质厚度越薄，栅源电容越大)。而将所述调节栅多晶硅4与所述屏蔽栅多晶硅3短接时是为了慢开关应用，减少开关震荡，因此要求栅源间电容较大，从而要求所述第三隔离层8的厚度较薄。所述第二隔离层7与所述第三隔离层8的具体厚度可以根据具体的性能参数需求进行设计，此处不做具体限定。

如上所述，本实施例的多功能屏蔽栅沟槽型功率器件不仅具有栅极焊盘与源极焊盘，还具有调节焊盘，器件沟槽中不仅具有栅极多晶硅与屏蔽栅多晶硅，还具有调节栅多晶硅，通过灵活运用调节焊盘的焊线方式，可以实现不同性能的器件。

实施例二

本实施例中提供一种多功能屏蔽栅沟槽型功率器件的制作方法，请参阅图5，显示为该方法的工艺流程图，包括以下步骤：

S1：提供一半导体层，形成在水平方向上间隔排列的多个沟槽于所述半导体层中，所述沟槽自所述半导体层的顶面开口并往下延伸；

S2：形成第一隔离层与屏蔽栅多晶硅于所述沟槽中，所述沟槽的内壁与所述屏蔽栅多晶硅之间通过所述第一隔离层间隔；

S3：形成第二隔离层于所述沟槽中，所述第二隔离层覆盖所述屏蔽栅多晶硅的上表面；

S4：形成调节栅多晶硅于所述沟槽中，所述调节栅多晶硅位于所述屏蔽栅多晶硅上方并与所述屏蔽栅多晶硅之间通过所述第二隔离层间隔；

S5：形成第三隔离层、栅介质层与栅极多晶硅于所述沟槽中，所述栅极多晶硅包括中间部及侧翼部，所述中间部位于所述调节栅多晶硅上方，所述侧翼部位于所述调节栅多晶硅两侧并与所述中间部连接，所述栅极多晶硅与所述调节栅多晶硅之间通过所述第三隔离层间隔，所述栅极多晶硅与所述沟槽的内壁之间通过所述栅介质层间隔；

S6：形成调节金属线、栅极金属线、源极金属线、调节焊盘、栅极焊盘与源极焊盘于所述半导体层上方，所述调节金属线与所述调节栅多晶硅电连接，所述栅极金属线与所述栅极多晶硅电连接，所述源极金属线与所述屏蔽栅多晶硅电连接，所述调节焊盘连接所述调节金属线，所述栅极焊盘连接所述栅极金属线，所述源极焊盘连接所述源极金属线。

首先请参阅图6-图7，执行所述步骤S1：提供一半导体层1，形成在水平方向上间隔排列的多个沟槽2于所述半导体层1中，所述沟槽2自所述半导体层1的顶面开口并往下延伸。

作为示例，所述半导体层1可以是单层结构或多层结构，例如可以是单一衬底，也可以是单一衬底与其上外延层组成的叠层结构，其中，衬底和/或外延层的材质、掺杂类型及掺杂浓度可以根据需要进行选择，此处不作过分限制，例如衬底材质可以选自硅、锗硅、III-V族化合物、碳化硅或其它合适的半导体材料，其掺杂类型可以是N型或P型。本实施例中，所述半导体层1以N型掺杂硅为例。

作为示例，多个所述沟槽2在第一水平方向(参见图2中X方向)上间隔排列并均往与所述第一水平方向垂直的第二水平方向(参见图2中Y方向)延伸。

作为示例，如图6所示，先淀积一掩膜层24于所述半导体层1上，所述掩膜层24可以选用氧化硅层、氮化硅层或其它合适的材料层。

如图7所示，采用光刻、刻蚀等半导体图形化工艺在所述掩膜层24中形成开口，并基于具有开口的所述掩膜层24刻蚀所述半导体层1以得到所述沟槽2。所述沟槽2的深度可以根据具体的器件性能需求进行设置。

再请参阅图8-图9，执行所述S2：形成第一隔离层6与屏蔽栅多晶硅3于所述沟槽2中，所述沟槽2的内壁与所述屏蔽栅多晶硅3之间通过所述第一隔离层6间隔。

作为示例，所述第一隔离层6可以选用氧化硅或其它合适的绝缘材料，其中，所述第一隔离层6充当场氧层，用于电隔离所述半导体层1与所述屏蔽栅多晶硅3

作为示例，如图8所示，先去除所述掩膜层24(见图7)，然后生长第一氧化层25并淀积第一多晶硅层26，所述第一氧化层25覆盖所述沟槽2的侧壁与底面，并覆盖所述半导体层1的上表面，所述第一多晶硅26填充进所述沟槽2内剩余的空间并覆盖所述第一氧化层25位于所述沟槽2外的部分的上表面。

如图9所示，平坦化所述第一多晶硅层26直至所述第一多晶硅层26的上表面与所述半导体层1的上表面齐平或大致齐平，采用光刻、刻蚀等半导体图形化工艺回刻预设区域的所述第一多晶硅层26以得到位于所述沟槽2中的所述屏蔽栅多晶硅3，所述屏蔽栅多晶硅3的顶面低于所述半导体层1的顶面。

作为示例，采用光刻、刻蚀等半导体图形化工艺回刻预设区域的所述第一多晶硅层26时，所述沟槽2中还有一部分区域的所述第一多晶硅层26被光刻胶或其它掩膜层遮蔽的而不被刻蚀，这一部分不被刻蚀的所述第一多晶硅层26的顶面仍与所述半导体层1的上表面齐平或大致齐平，作为所述屏蔽栅多晶硅3的引出部，后续所述屏蔽栅多晶硅3通过该引出部及位于该引出部上的接触孔电连接源极金属线。本实施例中，形成第一多晶硅引出部16于所述屏蔽栅多晶硅3(参见图2)的第二水平方向(Y方向)两端，所述第一多晶硅引出部16位于所述沟槽2中且所述第一多晶硅引出部16的顶面高于所述屏蔽栅多晶硅3的顶面。

具体的，所述第一氧化层25位于所述沟槽2的内壁与所述屏蔽栅多晶硅3之间的部分至少作为所述第一隔离层6的一部分。

再请参阅图10，执行所述步骤S3与所述步骤S4：形成第二隔离层7与调节栅多晶硅4于所述沟槽2中，所述第二隔离层7覆盖所述屏蔽栅多晶硅3的上表面，所述调节栅多晶硅4位于所述屏蔽栅多晶硅3上方并与所述屏蔽栅多晶硅3之间通过所述第二隔离层7间隔。

作为示例，所述第二隔离层7可以选用氧化硅或其它合适的绝缘材料，其中，所述第二隔离层7用于电隔离所述屏蔽栅多晶硅3与所述调节栅多晶硅4。

作为示例，先于所述屏蔽栅多晶硅3的上表面生长第二氧化层作为所述第二隔离层7，然后淀积第二多晶硅层于所述沟槽2中及所述沟槽2外的所述第一氧化层25上表面，再回刻所述第二多晶硅层至预设深度以得到所述调节栅多晶硅4，所述调节栅多晶硅4低于所述半导体层1的顶面。

作为示例，所述屏蔽栅多晶硅3在垂直方向上的厚度大于所述调节栅多晶硅4在垂直方向上的厚度。

作为示例，在回刻所述第二多晶硅层时，采用光刻胶或其它掩膜层遮蔽所述沟槽2中部分区域的所述第二多晶硅层使该区域的所述第二多晶硅层不被刻蚀，这一部分不被刻蚀的第二多晶硅层的顶面仍与所述半导体层1的上表面齐平或大致齐平，作为所述调节栅多晶硅4的引出部，后续所述调节栅多晶硅4通过该引出部及位于该引出部上的接触孔电连接所需的部件。本实施例中，形成第二多晶硅引出部17(参见图2)于所述调节栅多晶硅4的第二水平方向(Y方向)两端，所述第二多晶硅引出部17位于所述沟槽2中且所述第二多晶硅引出部17的顶面高于所述调节栅多晶硅4的顶面。

再请参阅图11-图13，执行所述步骤S5：形成第三隔离层8、栅介质层9与栅极多晶硅5于所述沟槽2中，所述栅极多晶硅5包括中间部501及侧翼部502，所述中间部501位于所述调节栅多晶硅4上方并与所述调节栅多晶硅4间隔设置，所述侧翼部502位于所述调节栅多晶硅4两侧并与所述中间部501连接，所述栅极多晶硅5与所述调节栅多晶硅4之间通过所述第三隔离层8间隔，所述栅极多晶硅5与所述沟槽2的内壁之间通过所述栅介质层9间隔。

作为示例，所述第三隔离层8可以选用氧化硅或其它合适的绝缘材料，其中，所述第三隔离层8用于电隔离所述调节栅多晶硅4与所述栅极多晶硅5。所述栅介质层9可以选用氧化硅或其它合适的材料，其厚度可以根据具体的器件性能需求进行设置。

作为示例，如图11所示，先采用高密度等离子化学气相沉积(HDP CVD)法形成第三氧化层27于所述沟槽2中及所述沟槽2外的所述第一氧化层25上表面，然后通过化学机械研磨(CMP)法平坦化所述第三氧化层27直至所述第三氧化层27的上表面与所述半导体层1的上表面齐平或大致齐平，此时，所述第一氧化层25位于所述沟槽2外的部分也被去除。

如图12所示，继续采用涂胶、曝光、显影、湿法刻蚀等半导体工艺去除所述第三氧化层27，此时所述第一氧化层25也被回刻一部分，剩余的所述第一氧化层25的顶面低于所述调节栅多晶硅4的顶面，作为所述第一隔离层6，同时，所述沟槽2位于所述第一隔离层6上方的部分的侧壁显露，所述调节栅多晶硅4高于所述第一隔离层6的部分的顶面与侧壁也显露出来。然后去除光刻胶，再采用热氧化法或其它合适的方法生长第四氧化层28，所述第四氧化层28覆盖所述沟槽2的裸露侧壁及所述调节栅多晶硅4的裸露侧壁。

具体的，所述第四氧化层28位于所述沟槽2的侧壁的部分作为所述栅介质层9，所述第四氧化层28位于所述调节栅多晶硅4的顶面与侧壁的部分作为所述第三隔离层8。

作为示例，本实施例中通过热氧化的时间来控制所述第三隔离层8与所述栅介质层9的厚度。需要指出的是，由于所述栅介质层9是通过氧化所述沟槽2两侧的所述半导体层1而形成，所述第三隔离层8是通过氧化所述调节栅多晶硅4而形成，所述半导体层1与所述调节栅多晶硅4的材质不同，即便热氧化时间相同，所述第三隔离层8与所述栅介质层9的厚度也可能不同。另外，在不同的应用中，所述调节栅多晶硅4的掺杂类型(例如P型或N型)与掺杂浓度可能不同，即便在相同的氧化条件下，得到的所述第三隔离层8的厚度也可能不同，因此需要根据所需的第三隔离层8厚度及具体的氧化对象来设置氧化工艺参数。

需要指出的是，所述第四氧化层28位于所述半导体层1上表面的部分可以根据需要保留或去除。本实施例中，保留所述第四氧化层28位于所述半导体层1上表面的部分以在后续离子注入时作为所述半导体层1的保护层。

如图13所示，淀积第三多晶硅层于所述沟槽2中及所述半导体层1上方，并回刻所述第三多晶硅层直至所述第三多晶硅层的上表面与所述半导体层1的上表面齐平或大致齐平，从而得到位于所述沟槽2中的栅极多晶硅5，所述栅极多晶硅5由位于所述调节栅多晶硅4上方的中间部501及位于所述调节栅多晶硅4两侧并与所述中间部501连接的侧翼部502组成，其截面呈类倒U型。

作为示例，所述栅极多晶硅5的所述侧翼部502的底面低于所述调节栅多晶硅4的顶面。

请参阅图2，接着再执行所述步骤S6：形成调节金属线10、栅极金属线11、源极金属线12、调节焊盘13、栅极焊盘14与源极焊盘15于所述半导体层1上方，所述调节金属线10与所述调节栅多晶硅4电连接，所述栅极金属线11与所述栅极多晶硅5电连接，所述源极金属线12与所述屏蔽栅多晶硅3电连接，所述调节焊盘13连接所述调节金属线10，所述栅极焊盘14连接所述栅极金属线11，所述源极焊盘14连接所述源极金属线12。

作为示例，先采用离子注入法形成体区(例如P型掺杂区)于所述沟槽2两侧的所述半导体层1的上表层，再采用离子注入法形成源区(例如浓度更高的N型掺杂区)于所述体区的上表层，接着淀积层间介质层于所述半导体层1上方，并采用光刻、刻蚀等半导体图形化工艺形成第一接触孔18、第二接触孔19、第三接触孔20及第四接触孔21于所述层间介质层中，所述第一接触孔18位于所述第一多晶硅引出部16上，所述第二接触孔19位于所述第二多晶硅引出部17上，所述第三接触孔20位于所述栅极多晶硅5上，所述第四接触孔21位于所述源区上，然后形成导电插塞(例如W栓)于所述第一接触孔18、所述第二接触孔19、所述第三接触孔20及所述第四接触孔21中，最后形成金属层于所述层间介质层上并图形化以得到调节金属线10、栅极金属线11、源极金属线12、调节焊盘13、栅极焊盘14与源极焊盘15，本实施例中，还形成漏极金属层(未图示)于所述半导体层1的下表面。

具体的，所述源极金属线12通过所述第一接触孔18及所述第一多晶硅引出部16电连接所述屏蔽栅多晶硅3，所述调节金属线10通过所述第二接触孔19及所述第二多晶硅引出部17电连接所述调节栅多晶硅4，所述栅极金属线11通过所述第三接触孔20电连接所述栅极多晶硅5，所述源极焊盘15通过所述第四接触孔21电连接所述源区。

作为示例，所述调节金属线10、所述栅极金属线11、所述源极金属线12、所述调节焊盘13、所述栅极焊盘14与所述源极焊盘15可以根据需要位于同一层金属，也可以位于不同层金属。所述调节金属线10、所述栅极金属线11、所述源极金属线12、所述调节焊盘13、所述栅极焊盘14与所述源极焊盘15的材质可以选用铝或其它合适的导电金属材料。

如图2所示，在一些实施例中，将所述调节栅多晶硅4的电位浮空，这种情况下，制作得到的屏蔽栅沟槽型功率器件中，所述调节栅多晶硅4充当所述栅极多晶硅5与源极多晶硅(所述屏蔽栅多晶硅3)之间的介质层的一部分，相当于增厚了栅极多晶硅与源极多晶硅之间介质的厚度，使得器件的栅源电容Cgs较小，快速开关，适合高频应用。

请参阅图3，在另一些实施例中，将所述调节焊盘13与所述栅极焊盘14之间通过焊线22电连接，从而所述调节栅多晶硅4依次通过所述第二多晶硅引出部17、所述第二接触孔19、所述调节金属线10、所述调节焊盘13、所述焊线22与所述栅极焊盘14短接，这种情况下，制作得到的多功能屏蔽栅沟槽型功率器件中，所述调节栅多晶硅4构成栅极多晶硅的一部分，此时的器件类似于采用平板型栅极多晶硅的器件，器件的栅源电容Cgs中等，器件性能较为均衡。

请参阅图4，在另一些实施例中，将所述调节焊盘13与所述源极焊盘15之间通过焊线23电连接，从而所述调节栅多晶硅4依次通过所述第二多晶硅引出部17、所述第二接触孔19、所述调节金属线10、所述调节焊盘13、所述焊线23与所述源极焊盘15短接，这种情况下，制作得到的多功能屏蔽栅沟槽型功率器件中，所述调节栅多晶硅4构成源极多晶硅的一部分，增大了源极多晶硅与栅极多晶硅的相对面积，使得的栅源电容Cgs较大，能够减少开关震荡，抗冲击能力强，并能够降低反向传输电容与输入电容的比值Crss/Ciss，适合应用于电池管理系统(Battery Management System，简称BMS)以及电机控制等。

如上所述，本实施例的多功能屏蔽栅沟槽型功率器件的制作方法工艺简单，制作得到的多功能屏蔽栅沟槽型功率器件不仅具有栅极焊盘与源极焊盘，还具有调节焊盘，器件沟槽中不仅具有栅极多晶硅与屏蔽栅多晶硅，还具有调节栅多晶硅，通过灵活运用调节焊盘的焊线方式，可以实现不同性能的器件。

综上所述，本发明的多功能屏蔽栅沟槽型功率器件具有调节焊盘、栅极焊盘与源极焊盘，器件沟槽中具有调节栅多晶硅、栅极多晶硅与屏蔽栅多晶硅，其中，调节栅多晶硅位于屏蔽栅多晶硅上方，栅极多晶硅包括中间部及侧翼部，中间部位于调节栅多晶硅上方，侧翼部位于调节栅多晶硅两侧并与中间部连接，调节焊盘、栅极焊盘与源极焊盘分别与调节栅多晶硅、栅极多晶硅与屏蔽栅多晶硅电连接。通过不同的焊线方式，可以实现不同性能的器件，其中，当调节焊盘的电位浮空时，器件栅源电容Cgs较小，快速开关，适合高频应用；当调节焊盘与栅极焊盘通过焊线短接时，器件栅源电容Cgs中等，器件性能均衡；当调节焊盘与源极焊盘通过焊线短接时，器件栅源电容Cgs较大，能够减少开关震荡，抗冲击能力强，并能够降低反向传输电容与输入电容的比值Crss/Ciss，适合应用于电池管理系统(Battery Management System，简称BMS)以及电机控制等。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。