集成芯片与金属-绝缘体-金属电容器及其形成方法

技术领域

本发明的实施例是有关于一种集成芯片与金属-绝缘体-金属电容器及其形成方法。

背景技术

当代集成芯片包括数百万或数十亿个晶体管器件，所述晶体管器件配置成能够实现用于集成芯片的逻辑功能性(例如形成配置成执行逻辑功能的处理器)。集成芯片通常还可包括无源器件，例如电容器、电阻器、电感器、变容二极管等。金属-绝缘体-金属(metal-insulator-metal，MIM)电容器是共同类型的通常整合到集成芯片的后段工艺金属内连线层中的无源器件。举例来说，MIM电容器可用作去耦电容器，所述电容器配置成减少由流经与集成芯片和集成芯片所位于的封装相关联的各种寄生电感的电流变化所引起的电源或切换噪声(例如切换输入/输出(input/output，I/O)和核心电路)。

发明内容

本发明实施例的一种金属-绝缘体-金属电容器，包括：底部电极，上覆于衬底。电容器介电层，上覆于所述底部电极。以及顶部电极，上覆于所述电容器介电层，其中所述顶部电极包含第一顶部电极层、第二顶部电极层以及安置在所述第一顶部电极层与所述第二顶部电极层之间的扩散阻挡层。

本发明实施例的一种集成芯片，包括：内连线结构，上覆于衬底，其中所述所述内连线结构包括导电通孔及导电线的交替堆叠。底部电极，上覆于所述导电线中的至少一个。电容器介电层，上覆于所述底部电极。顶部电极，上覆于所述电容器介电层，其中所述顶部电极包括：第一顶部电极层。以及第二顶部电极层，上覆于所述第一顶部电极层，其中所述第一顶部电极层及所述第二顶部电极层分别具有第一柱状晶粒及第二柱状晶粒，其中所述第二柱状晶粒上覆于所述第一柱状晶粒且具有从所述第一柱状晶粒的侧壁横向偏移的侧壁。

本发明实施例的一种用于形成金属-绝缘体-金属电容器的方法，所述方法包括：在衬底上方形成底部电极。在所述底部电极上方形成电容器介电层。在所述电容器介电层上方沉积第一顶部电极层。在所述第一顶部电极层上方沉积扩散阻挡层。对所述扩散阻挡层执行退火工艺，其中在所述退火工艺之后，所述扩散阻挡层富含处理物质。以及在所述扩散阻挡层上方沉积第二顶部电极层。

附图说明

结合附图阅读以下详细描述会最佳地理解本发明实施例的各方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。

图1A到图1C示出具有扩散阻挡层的金属-绝缘体-金属(MIM)电容器的一些实施例的横截面视图。

图2A示出具有多个扩散阻挡层的金属-绝缘体-金属-绝缘体-金属(metal-insulator-metal-insulator-metal，MIMIM)电容器的一些实施例的横截面视图。

图2B到图2D示出如由图2A中的虚线框指示的图2A的MIMIM电容器的区段的替代性实施例的横截面视图。

图3示出包含安置在内连线结构中的MIM电容器的集成电路(integratedcircuit，IC)的横截面视图。

图4示出图3的IC的一些实施例的电路图。

图5示出图3的IC的一些替代性实施例的横截面视图，其中接合结构上覆于内连线结构。

图6示出如由图5中的虚线框所指示的图5的IC的区段的一些替代性实施例的横截面视图。

图7示出包含上覆于内连线结构的MIMIM电容器的IC的横截面视图。

图8示出图7的IC的一些实施例的电路图。

图9示出图7的IC的一些替代性实施例的横截面视图，其中接合结构上覆于MIMIM电容器。

图10示出如由图9中的虚线框所指示的图9的IC的区段的一些替代性实施例的横截面视图。

图11到图16示出用于形成具有扩散阻挡层的金属-绝缘体-金属(MIM)电容器的方法的一些实施例的一系列横截面视图。

图17示出图11到图16的方法的一些实施例的框图。

附图标号说明

100a、100b、100c：金属-绝缘体-金属电容器；

100p1、802p1、804p1：第一板；

100p2、802p2、804p2：第二板；

102：衬底；

104：底部电极；

106：电容器介电层；

106cr：中心区域；

106pr：外围区域；

108：顶部电极；

110a：第一顶部电极层；

110b：第二顶部电极层；

112：扩散阻挡层；

112a：上部区；

112ts：顶表面；

114、116、204ag、204bg：晶粒；

114a、116a：第一晶粒；

114b、116b：第二晶粒；

118：扩散阻挡晶粒；

200a：金属-绝缘体-金属-绝缘体-金属电容器；

200b、200c、200d、600、1000、1100、1200、1300、1400、1500、1600：横截面视图；

202：中间电极；

204a：第一中间电极层；

204b：第二中间电极层；

206：中间电极扩散阻挡层；

208：上部电容器介电层；

210：下部介电层；

212：中间介电层；

214：上部介电层；

300、500、700、900：集成电路；

301：晶体管主体节点；

302：源极/漏极区；

303：内连线结构；

304：栅极介电质；

305：阱区；

306：栅极电极；

308：存取金属氧化物半导体场效应晶体管；

310：导电通孔；

312：导电线；

312a、508a：导电体；

312b、508b：导电衬里；

314：层间介电层；

314u：上部ILD层；

316a、316b、316c：上部通孔；

318a、318b、318c：上部导线；

320：连接器；

400、800：电路图；

502：隔离结构；

504：侧壁间隔物结构；

505：接合结构；

506：重布线通孔；

506a：第一重布线通孔；

506b：第二重布线通孔；

508：重布线层；

510：第一钝化层；

512：第二钝化层；

514：顶部介电结构；

515：凸块结构；

516：接合衬垫；

518：接合凸块；

520：焊料球；

802：第一电容器；

804：第二电容器；

1402：掩蔽层；

1700：方法；

1702、1704、1706、1708、1710、1712、1714、1716、1718：动作；

A：方框；

BL：位线；

H：高度；

SL：源线；

W：宽度；

W

W

WL：字线；

d

t

具体实施方式

本发明提供用于实施本发明的不同特征的许多不同实施例或实例。下文描述组件和布置的特定实例以简化本发明。当然，这些仅是实例且并不意欲是限制性的。举例来说，在以下描述中，第一特征在第二特征上方或上的形成可包含第一特征与第二特征直接接触地形成的实施例，且还可包含额外特征可形成于第一特征与第二特征之间从而使得第一特征与第二特征可不直接接触的实施例。另外，本发明可在各种实例中重复附图标记和/或字母。此重复是出于简单和清晰的目的，且本身并不指示所论述的各种实施例和/或配置之间的关系。

此外，为易于描述，本文中可使用空间相对术语，例如“在…下面(beneath)”、“在…下方(below)”、“下部(lower)”、“在…上方(above)”、“上部(upper)”等，来描述如图式中所示出的一个元件或特征与另一个元件或特征的关系。除图中所描绘的定向之外，空间相对术语意图涵盖器件在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词因此可同样地进行解释。

金属-绝缘体-金属(MIM)电容器可实施到集成芯片的后段工艺(back-end-of-the-line，BEOL)金属内连线层中。MIM电容器通常具有由电容器介电层分隔开的顶部电极和底部电极。在形成MIM电容器期间，电容器介电层在底部电极上方形成。顶部电极膜在电容器介电层上方沉积。掩蔽层在顶部电极膜上方形成，且顶部电极膜根据掩蔽层图案化，由此形成顶部电极。执行掩蔽层去除工艺来去除掩蔽层，且执行清除工艺来去除来自顶部电极膜沉积和/或图案化工艺的副产物。去除工艺和/或清除工艺使用来自扩散物质(例如氧气(O

上文MIM电容器的难题涉及顶部电极的结构。顶部电极膜可由物理气相沉积(physical vapor deposition，PVD)工艺形成为具有较大厚度(例如400埃)，使得所述顶部电极具有较大柱状晶粒。较大厚度增加MIM电容器的结构完整性，但是以较大的晶粒大小为代价。由于柱状晶粒，来自去除工艺和/或清除工艺的扩散物质通过顶部电极(例如沿着相邻柱状晶粒之间的晶界)扩散到电容器介电层。扩散物质与电容器介电层反应或以其它方式交互作用，由此在电容器介电层中形成空隙。这些空隙可导致电容器介电层电击穿，且可因此导致顶部电极在高操作电压(例如在2.3伏到3.5伏(V)的范围内)下与底部电极电短路。此种电短路又导致MIM电容器故障。

本申请案的各种实施例是关于具有阻断及/或防止扩散物质扩散的扩散阻挡层的顶部电极。在一些实施例中，第一顶部电极层通过PVD工艺形成于电容器介电层上方，使得第一顶部电极层包括具有柱状晶粒和第一厚度(例如200埃)的第一材料(例如氮化钛(TiN))。扩散阻挡层通过原子层沉积(atomic layerdeposition，ALD)工艺在第一顶部电极层上方形成，且对扩散阻挡层执行在处理物质(例如氮气(N

参看图1A，提供具有扩散阻挡层112的金属-绝缘体-金属(MIM)电容器100a的一些实施例的横截面视图。

MIM电容器100a包含顶部电极108、底部电极104以及安置在顶部电极108与底部电极104之间的电容器介电层106。底部电极104上覆于衬底102。顶部电极108上覆于底部电极104且具有小于底部电极104的第二宽度W

在一些实施例中，顶部电极108和底部电极104可以是或包括金属氮化物，例如氮化钛、氮化钽、氮化钨或类似物。第一顶部电极层110a和第二顶部电极层110b包括具有氮原子与金属原子(例如钛原子)的第一比率的金属氮化物，使得前述层具有带有第一晶粒大小的晶粒(例如柱状晶粒)。扩散阻挡层112包括具有氮原子与金属原子(例如钛原子)的第二比率的金属氮化物，使得扩散阻挡层具有带有小于第一晶粒大小的第二晶粒大小的扩散阻挡晶粒(例如非柱状晶粒)。在一些实施例中，氮原子与金属原子的第一比率为1:1，且氮原子与金属原子的第二比率为1.0x:1(其中x在约2到5的范围内)。举例来说，对于每100个金属原子，第一顶部电极层110a和/或第二顶部电极层110b可包括100个氮原子，然而对于每100个金属原子，扩散阻挡层112可包括102到105个氮原子。因此，扩散阻挡层112是富氮(富N)的(即，相比于金属原子具更大数目的氮原子)。借助于氮原子具有比金属原子更小的原子半径，扩散阻挡层112中的原子之间的距离小于第一顶部电极层110a和/或第二顶部电极层110b中的原子之间的距离。因此，相比于第一顶部电极层110a和/或第二顶部电极层110b中的原子，扩散阻挡层112中的原子更加密集地堆积在一起，使得扩散阻挡层112具有较小晶粒大小。在一些实施例中，扩散阻挡层112中的原子如此密集地堆积在一起，以至于扩散物质(例如氧气(O

举例来说，在形成MIM电容器100a期间，第一顶部电极层110a通过第一沉积工艺(例如物理气相沉积(PVD)工艺)在电容器介电层106上方形成。借助于第一沉积，第一顶部电极层110a具有第一晶粒大小(例如柱状晶粒)。扩散阻挡层112通过第二沉积工艺(例原子层沉积(ALD)工艺)在第一顶部电极层110a上方形成为具有第二厚度(例如约10埃到15埃)。在执行第二沉积工艺之后，对扩散阻挡层112执行在处理物质(例如氮气(N

去除工艺和/或清除工艺使用来自扩散物质(例如氧气(O

参看图1B，提供根据图1A的MIM电容器100a的一些替代性实施例的MIM电容器100b的横截面视图。在一些实施例中，图1B中的MIM电容器100b的横截面视图是放大视图，使得不同层的晶粒大小是可见的。

电容器介电层106具有在电容器介电层106的中心区域中界定的厚度t

第一顶部电极层110a包括多个晶粒114。为了易于说明，仅晶粒114中的一些标记为114。晶粒114界定可从电容器介电层106的上表面延伸到扩散阻挡层112的下表面的晶界。在一些实施例中，晶粒114是柱状晶粒，且第一晶粒可具有与第二晶粒不同的区域和/或宽度。举例来说，第一晶粒114a可具有比第二晶粒114b更大的宽度和/或区域。在一些实施例中，第一顶部电极层110a可例如为或包括第一材料，例如氮化钛、氮化钽、氮化钨或类似物，且/或可具有约100埃、200埃或在约100埃到200埃的范围内的最大厚度t

第二顶部电极层110b包括多个晶粒116。为了易于说明，仅晶粒116中的一些标记为116。晶粒116界定可从扩散阻挡层112的上表面延伸到扩散阻挡层112的上表面上方的点的晶界。在一些实施例中，晶粒116是柱状晶粒，且第一晶粒可具有与第二晶粒不同的区域和/或宽度。举例来说，第一晶粒116a可具有比第二晶粒116b更大的宽度和/或区域。在一些实施例中，第二顶部电极层110b的第一晶粒116a的晶界与第一顶部电极层110a的第一晶粒114a的晶界横向偏移距离d

在一些实施例中，第二顶部电极层110b包括第一材料，使得第一顶部电极层110a和第二顶部电极层110b包括相同材料。在一些实施例中，第二顶部电极层110b可例如为或包括氮化钛、氮化钽、氮化钨或类似物，且/或可具有约100埃、200埃或在约100埃到200埃的范围内的最大厚度t

扩散阻挡层112在第一顶部电极层110a与第二顶部电极层110b之间且具有扩散阻挡晶粒118。方框A示出扩散阻挡层112的放大视图，使得扩散阻挡晶粒118可更加容易示出。在一些实施例中，整个扩散阻挡层112包括扩散阻挡晶粒118。为了易于说明，仅扩散阻挡晶粒118中的一些被标记为118。在一些实施例中，扩散阻挡晶粒118小于第一顶部电极层110a的晶粒114和/或第二顶部电极层110b的晶粒116。扩散阻挡晶粒118可例如为等轴晶粒和/或非柱状晶粒。在其它实施例中，扩散阻挡层112可具有部分结晶结构。在前述实施例中，扩散阻挡晶粒118具有小于第一顶部电极层110a的晶粒114和/或第二顶部电极层110b的晶粒116的晶粒大小。

扩散阻挡晶粒118的较小晶粒大小(相对于晶粒116)允许扩散阻挡晶粒118更加密集地堆积在一起，因此扩散阻挡晶粒118具有比晶粒116更小的晶界。在一些实施例中，晶粒大小小到足以阻断和/或减缓扩散物质的扩散。因此，扩散阻挡层112配置成阻断和/或减缓扩散物质扩散到电容器介电层106。扩散物质可例如为或包括氧气(O

扩散阻挡层112具有小于第一顶部电极层110a的最大厚度t

在一些实施例中，扩散阻挡晶粒118是具有近似相同尺寸的小晶粒。在一些实施例中，如果扩散阻挡晶粒118的所有尺寸(例如高度H、宽度W以及深度D)在平均尺寸(例如(H+W+D)/3)的大约百分之30、百分之20或百分之10内，那么扩散阻挡晶粒118具有近似相同尺寸。在一些实施例中，扩散阻挡晶粒118的一个、一些或所有的尺寸在约1纳米到4.5纳米、约2.5纳米到4.5纳米或约0.5纳米到2.5纳米之间。举例来说，扩散阻挡晶粒118的最大尺寸可在这些范围中的一个之间。此外，在一些实施例中，扩散阻挡晶粒118的一个(例如最大尺寸)、一些或所有的尺寸小于约4纳米或4.5。举例来说，扩散阻挡晶粒118的最大尺寸可能小于这些阈值中的一个或大于一个。

参看图1C，提供根据图1B的MIM电容器100b的一些替代性实施例的MIM电容器100c的横截面视图。扩散阻挡层112具有与第一顶部电极层110a的粗糙上表面一致的粗糙底表面。在一些实施例中，第一顶部电极层110a的上表面包括多个突出部分，且扩散阻挡层112的底表面包括邻接第一顶部电极层110a的突出部分的多个凹槽。此外，第二顶部电极层110b的侧壁与扩散阻挡层112的侧壁横向偏移距离d

参看图2A，提供包含具有扩散阻挡层112的顶部电极108和包括中间电极扩散阻挡层206的中间电极202的金属-绝缘体-金属-绝缘体-金属(MIMIM)电容器200a的一些实施例的横截面视图。

底部电极104上覆于衬底102。电容器介电层106上覆于衬底102和底部电极104。电容器介电层106持续地在底部电极104的侧壁和上表面上方延伸。中间电极202在电容器介电层106的上表面上方延伸且上覆于底部电极104的一部分。中间电极202由电容器介电层106与底部电极104分隔开。

中间电极202包括第一中间电极层204a、第二中间电极层204b以及安置在第一中间电极层204a与第二中间电极层204b之间的中间电极扩散阻挡层206。在一些实施例中，中间电极202配置成如图1A到图1C的顶部电极108，使得中间电极扩散阻挡层206配置成阻断和/或减缓扩散物质(例如氧气(O

上部电容器介电层208上覆于中间电极202的上表面。在一些实施例中，上部电容器介电层208包括与电容器介电层106相同的材料。在一些实施例中，上部电容器介电层208可例如为或包括高κ介电材料，例如氧化铝(Al

顶部电极108上覆于上部电容器介电层208和电容器介电层106。顶部电极108配置成如图1A到图1C的顶部电极108，使得扩散阻挡层112安置在第一顶部电极层110a与第二顶部电极层110b之间。扩散阻挡层112配置成阻断和/或减缓扩散物质扩散到上部电容器介电层208和/或电容器介电层106。在一些实施例中，顶部电极108由上部电容器介电层208与中间电极202分隔开，且顶部电极108由电容器介电层106与底部电极104分隔开。

参看图2B，提供如由图2A中的虚线框所指示的图2A的MIMIM电容器200a的一部分的横截面视图200b。

第一中间电极层204a包括多个晶粒204ag，所述晶粒可例如为形成从电容器介电层106延伸到中间电极扩散阻挡层206的晶界的柱状晶粒。第二中间电极层204b包括多个晶粒204bg，所述晶粒可例如为形成从中间电极扩散阻挡层206延伸到上部电容器介电层208的晶界的柱状晶粒。中间电极扩散阻挡层206可例如包括小于晶粒204ag和/或晶粒204bg的扩散阻挡晶粒(未示出)。在一些实施例中，中间电极扩散阻挡层206的扩散阻挡晶粒可配置成如图1B的扩散阻挡晶粒118。顶部电极108上覆于上部电容器介电层208且配置成如图1A到图1C的顶部电极108。

参看图2C，提供图2B的替代实施例的横截面视图200c，其中第一中间电极层204a包括邻接中间电极扩散阻挡层206的多个凹槽的多个突出部分。第二中间电极层204b包括邻接上部电容器介电层208的多个凹槽的多个突出部分。此外，第一顶部电极层110a包括邻接扩散阻挡层112的多个凹槽的多个突出部分。

参看图2D，提供如由图2A中的虚线框所指示的图2A的MIMIM电容器200a的一部分的横截面视图200d，其中电容器介电层106包括下部介电层210、中间介电层212以及上部介电层214。中间介电层212安置在上部介电层214与下部介电层210之间。在一些实施例中，上部介电层214和下部介电层210可分别包括氧化锆，且中间介电层212可包括氧化铝。在其它实施例中，上部电容器介电层208配置成如图2D中的电容器介电层106(未示出)。

参看图3，提供包含金属-绝缘体-金属(MIM)电容器100a的集成电路(IC)300的一些实施例的横截面视图。MIM电容器100a安置在用于一个晶体管一个电容器(one-transistor one-capacitor，1T1C)设置而配置的内连线结构303中。

IC 300包含上覆于衬底102的内连线结构303。衬底102可例如为或包括块状衬底(例如，块状硅衬底)或绝缘体上硅(silicon-on-insulator，SOI)衬底。存取金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effecttransistor，MOSFET)308安置在衬底102上。存取MOSFET 308包含安置在衬底102中且横向间隔开的一对源极/漏极区302。栅极介电质304上覆于单个源极/漏极区302之间的衬底102，且栅极电极306上覆于栅极介电质304。在一些实施例中，栅极电极306可例如为或包括多晶硅或另一种合适的导电材料。衬底102包括第一掺杂类型(例如p型)，且源极/漏极区302包括与第一掺杂类型相对的第二掺杂类型(例如n型)。在一些实施例中，源极/漏极区302包括比衬底102的掺杂浓度更大的掺杂浓度。阱区305安置在源极/漏极区302之间且包括具有比衬底102更高掺杂浓度的第一掺杂类型。

内连线结构303包括上覆于衬底102和存取MOSFET 308的多个层间介电(inter-level dielectric，ILD)层314。ILD层314可包括一或多种ILD材料。在一些实施例中，一或多种ILD材料可例如为低κ介电材料、氧化物(例如二氧化硅)、前述的组合或另一种合适的介电材料。如本文中所使用，低κ介电材料是具有小于3.9的介电常数的介电材料。多根导电线312和导电通孔310堆叠在ILD层314内且配置成在安置在整个IC 300中的各种器件(例如存取MOSFET 308和/或MIM电容器100a)之间提供电连接。在一些实施例中，导电线312和/或导电通孔310可例如为或包括铜、铝或某一其它导电材料。

MIM电容器100a安置在上部ILD层314u中。MIM电容器100a包含顶部电极108、底部电极104以及安置在顶部电极108与底部电极104之间的电容器介电层106。多个上部通孔316a到上部通孔316c将MIM电容器100a电性耦接到底层导电线312。多个上部通孔316a到上部通孔316c电性耦接到上部导线318a到上部导线318c。在一些实施例中，借助于连接器320(针对每个说明示意性地示出)，第一上部导线318a电性耦接到第二上部导线318b。在一些实施例中，连接器320包括上覆于MIM电容器100a的导线和/或通孔。上部通孔316b从第二上部导线318b延伸到MIM电容器100a的底部电极104，且上部通孔316c从第三上部导线318c延伸到MIM电容器100a的顶部电极108。在一些实施例中，MIM电容器100a配置成如图1A到图1C的MIM电容器100a。

在一些实施例中，栅极电极306电性耦接到字线(word line，WL)，使得适当的WL电压可施加到栅极电极306来将MIM电容器100a电性耦接到位线(bit line，BL)和源线(source line，SL)。SL电性耦接到源极/漏极区302，且BL借助于内连线结构303和MIM电容器100a电性耦接到另一源极/漏极区302。因此，在一些实施例中，在施加适当的WL电压后，可在SL处存取BL和/或MIM电容器100a的输出。在其它实施例中，可在电性耦接到安置在栅极电极306下方的阱区305(即存取MOSFET 308的主体)的晶体管主体节点301处施加电压。在晶体管主体节点301处所施加的电压可配置成协助控制形成于阱区305中的导电通道。

参看图4，提供图3的IC 300的一些实施例的电路图400。

如图4中所示出，SL电性耦接到存取MOSFET 308的第一源极/漏极区。WL电性耦接到存取MOSFET 308的栅极电极，且存取MOSFET 308的第二源极/漏极区电性耦接到MIM电容器100a。底部电极104配置成MIM电容器100a的第一板100p1，且顶部电极108配置成MIM电容器100a的第二板100p2，使得第一板100p1平行于第二板100p2。在一些实施例中，电容器介电层(图3的106)安置在第一板100p1与第二板100p2之间。在一些实施例中，第一板100p1电性耦接到存取MOSFET 308的第二源极/漏极区，且第二板100p2电性耦接到BL。

参看图5，提供根据图3的IC 300的一些替代性实施例的IC 500的横截面视图，其中接合结构505上覆于内连线结构303。

存取MOSFET 308包含源极/漏极区302、栅极电极306以及栅极介电质304。源极/漏极区302安置在从衬底102的上表面延伸到衬底102的上表面下方的点的隔离结构502之间。在一些实施例中，隔离结构502配置成浅沟槽隔离(shallow trench isolation，STI)结构且包括一或多种介电材料(例如二氧化硅)。存取MOSFET 308更包含包围栅极电极306和栅极介电质304的侧壁间隔物结构504。侧壁间隔物结构504的至少一部分上覆于源极/漏极区302。

接合结构505上覆于内连线结构303和MIM电容器100a。接合结构505包含第一钝化层510、第二钝化层512、顶部介电结构514、凸块结构515、重布线层508以及重布线通孔506。重布线层508安置在第二钝化层512内。重布线通孔506安置在第一钝化层510内且从重布线层508延伸到第一上部导线318a。因此，重布线层508电性耦接到MIM电容器100a。凸块结构515延伸穿过顶部介电结构514且接触到重布线层508。凸块结构515包含接合衬垫516、接合凸块518以及焊料球520。凸块结构515借助于重布线层508电性耦接到内连线结构303。在一些实施例中，凸块结构515配置成将IC 500电性耦接到另一个IC(未示出)。

参看图6，提供如由图5中的虚线框所指示的图5的IC 500的一部分的一些替代性实施例的横截面视图600。

如图6中所示出，MIM电容器100a安置在ILD层314内且上覆于导电线312。导电线312各自包括由导电衬里312b包围的导电体312a。第一上部导线318a上覆于顶部电极108且包括直接接触顶部电极108的一或多个突出部分。第二上部导线318b上覆于底部电极104，且包括延伸穿过电容器介电层106且直接接触底部电极104的突出部分。在一些实施例中，第一上部导线318a与第二上部导线318b分别包括由导电衬里312b包围的导电体312a。在一些实施例中，导电体312a可例如为或包括铝、铜、前述的合金或类似物。在其它实施例中，导电衬里312b可例如为或包括钨或类似物。

参看图7，提供对应于图3的IC 300的一些替代性实施例的集成电路(IC)700的横截面视图。IC 700包含安置在第一钝化层510中且配置成用于一个晶体管两个电容器(one-transistor two-capacitor，1T2C)设置的金属-绝缘体-金属-绝缘体-金属(MIMIM)电容器200a。

存取MOSFET 308配置成及/或示出为图3的存取MOSFET 308。接合结构505上覆于内连线结构303和存取MOSFET 308。接合结构505包含第一钝化层510、第二钝化层512、重布线层508以及第一重布线通孔506a和第二重布线通孔506b。MIMIM电容器200a安置在第一钝化层510内。MIMIM电容器200a包含底部电极104、电容器介电层106、上部电容器介电层208、顶部电极108以及安置在顶部电极108与底部电极104之间的中间电极202。

第一重布线通孔506a从重布线层508延伸到内连线结构303中的导电线312的最高层。第一重布线通孔506a延伸穿过顶部电极108、电容器介电层106以及底部电极104，使得顶部电极108电性耦接到底部电极104。第二重布线通孔506b从重布线层508延伸到导电线312的最高层，且电性耦接到存取MOSFET 308的源极/漏极区302。第二重布线通孔506b延伸穿过上部电容器介电层208、中间电极202以及电容器介电层106。因此，中间电极202电性耦接到存取MOSFET 308的源极/漏极区302。在一些实施例中，重布线层508电性耦接到BL。

参看图8，提供图7的IC 700的一些实施例的电路图800。

如图8中所示出，SL电性耦接到存取MOSFET 308的第一源极/漏极区。WL电性耦接到存取MOSFET 308的栅极电极，且存取MOSFET 308的第二源极/漏极区电性耦接到MIMIM电容器200a。存取MOSFET 308的第二源极/漏极区通过MIMIM电容器200a电性耦接到BL。

在一些实施例中，MIMIM电容器200a包含电性耦接到彼此并联的第二电容器804的第一电容器802。第一电容器802包含第一板802p1和第二板802p2，使得第一板802p1平行于第二板802p2。第二电容器804包含第一板804p1和第二板804p2，使得第一板804p1平行于第二板804p2。在一些实施例中，中间电极202配置成第一电容器802的第一板802p1以及第二电容器804的第一板804p1。在其它实施例中，底部电极104配置成第一电容器802的第二板802p2，且顶部电极108配置成第二电容器804的第二板804p2。第一电容器802的第二板802p2以及第二电容器804的第二板804p2电性耦接到BL。

参看图9，提供根据图7的IC 700的一些替代性实施例的IC 900的横截面视图，其中具有凸块结构515的接合结构505上覆于内连线结构303。

存取MOSFET 308包含源极/漏极区302、栅极电极306以及栅极介电质304。源极/漏极区302安置在从衬底102的上表面延伸到衬底102的上表面下方的点的隔离结构502之间。在一些实施例中，隔离结构502配置成浅沟槽隔离(STI)结构且包括一或多种介电材料(例如二氧化硅)。存取MOSFET 308更包含包围栅极电极306和栅极介电质304的侧壁间隔物结构504。侧壁间隔物结构504的至少一部分上覆于源极/漏极区302。

接合结构505上覆于内连线结构303和存取MOSFET 308。接合结构505包含第一钝化层510、第二钝化层512、顶部介电结构514、凸块结构515、重布线层508以及第一重布线通孔506a和第二重布线通孔506b。重布线层508安置在第二钝化层512内。第一重布线通孔506a和第二重布线通孔506b安置在第一钝化层510内且从重布线层508延伸到导电线312。在一些实施例中，重布线层508电性耦接到MIMIM电容器200a。凸块结构515延伸穿过顶部介电结构514且接触重布线层508。凸块结构515包含接合衬垫516、接合凸块518以及焊料球520。凸块结构515借助于重布线层508电性耦接到内连线结构303。在一些实施例中，凸块结构515配置成将IC 900电性耦接到另一个IC(未示出)。

参看图10，提供如由图9中的虚线框所指示的图9的IC 900的一部分的一些替代性实施例的横截面视图1000。

如图10中所示出，MIMIM电容器200a安置在第一钝化层510内且直接位于重布线层508之下。重布线层508包含由导电衬里508b包围的导电体508a。在一些实施例中，重布线层508具有延伸穿过第一钝化层510到ILD层314中的导电线312的突出部分。在一些实施例中，导电体508a可例如为或包括铝、铜、前述的合金或类似物。在其它实施例中，导电衬里508b可例如为或包括钨或类似物。

图11到图16示出根据本发明实施例的方面的形成具有扩散阻挡层的金属-绝缘体-金属(MIM)电容器的方法的一些实施例的横截面视图1100到横截面视图1600。虽然是参看方法描述图11到图16中所示的横截面图1100到横截面图1600，但应了解，图11到图16中所示的结构不限于所述方法而实际上可单独独立于所述方法。此外，尽管图11到图16描述为一系列动作，但应了解，这些动作不限制在可在其它实施例中改变动作排序，所示出及/或所描述的一些动作可完全或部分地省略。在一些实施例中，可例如使用图11到图16形成图1B的MIM电容器100b的一些实施例。

如图11的横截面视图1100中所示，底部电极104形成于衬底102上方。在一些实施例中，底部电极104可例如为或包括氮化钛、氮化钽、钛、钽、钨或类似物。电容器介电层106在底部电极104上方形成。执行第一沉积工艺以在电容器介电层106上方形成第一顶部电极层110a。在一些实施例中，第一顶部电极层110a可以是第一材料(例如氮化钛(TiN))且/或可具有在约100埃到200埃的范围内的厚度t

如图12的横截面视图1200中所示，扩散阻挡层112在第一顶部电极层110a上方形成。在一些实施例中，扩散阻挡层112可例如为或包括第一材料(例如TiN)且/或可具有在约10埃到15埃的范围内的厚度t

在一些实施例中，当执行退火工艺时，将图12的结构暴露于处理物质(例如氮气(N

在其它实施例中，扩散阻挡层112可在上部区112a中是富N，其中从图12中的虚线到扩散阻挡层112的顶表面112ts界定上部区112a。在一些实施例中，在执行退火工艺和将扩散阻挡层112暴露于处理物质之后，扩散阻挡层112具有不同于第一顶部电极层110a的结晶结构的至少一部分结晶结构。举例来说，扩散阻挡层112具有多个晶粒，所述晶粒为非柱状且小于第一顶部电极层110a的晶粒114。在一些实施例中，扩散阻挡层112的晶粒可以是如图1B中所描述和/或所说明的等轴的。在其它实施例中，在处理物质中进行的退火工艺有助于扩散阻挡层112的部分结晶结构，使得扩散阻挡层112具有晶粒大小小于约3埃的晶粒。在后续处理步骤(例如图15和图16的图案化、去除和/或清除工艺)期间，扩散阻挡层112的部分结晶结构、非柱状晶粒大小以及/或富N特性阻断和/或减缓扩散物质扩散通过扩散阻挡层112。这在某种程度上是因为安置在扩散阻挡层112中的氮原子在退火工艺期间减小相邻钛与氮原子之间的距离。因此，扩散物质不能够在扩散阻挡层112中的相邻钛与氮原子之间行进。扩散物质可例如为或包括氧气(O

如图13的横截面视图1300中所示，第二顶部电极层110b形成于扩散阻挡层112上方。在一些实施例中，第二顶部电极层110b通过第三沉积工艺(例如PVD工艺)而形成，使得第二顶部电极层110b包括第一材料(例如TiN)且/或具有在约100埃到200埃的范围内的厚度t

如图14的横截面视图1400中所示，掩蔽层1402形成于第二顶部电极层110b上方。在一些实施例中，掩蔽层1402可例如为或包括光阻、硬掩模或类似物。

如图15的横截面视图1500中所示，对第一顶部电极层110a和第二顶部电极层110b、扩散阻挡层112以及电容器介电层106执行图案化工艺，由此界定顶部电极108和金属-绝缘体-金属(MIM)电容器100a。顶部电极108包含第一顶部电极层110a和第二顶部电极层110b以及扩散阻挡层112。MIM电容器100a包含顶部电极108、底部电极104以及电容器介电层106。在一些实施例中，图案化工艺可包含对第一顶部电极层110a和第二顶部电极层110b、扩散阻挡层112以及电容器介电层106执行湿式蚀刻。前述层可根据掩蔽层1402暴露于一或多种蚀刻剂。在一些实施例中，一或多种蚀刻剂可例如为或包括扩散物质中的至少一种(例如过氧化氢(H

在其它实施例中，在执行图案化工艺之后，电容器介电层106具有在电容器介电层106的中心区域106cr中界定的厚度t

如图16的横截面视图1600中所示，对图15的结构执行去除工艺以去除掩蔽层(图15的1402)。在一些实施例中，去除工艺包含执行湿式蚀刻和/或干式蚀刻，例如湿式灰化和/或干式灰化。去除工艺可例如包含将顶部电极108、掩蔽层(图15的1402)以及或电容器介电层暴露于扩散物质中的至少一种中。

在一些实施例中，在执行去除工艺之后，可对顶部电极108和电容器介电层106执行清除工艺以例如去除来自图案化工艺和/或去除工艺的副产物。清除工艺可包含将所述顶部电极108和电容器介电层106暴露于扩散物质(例如H

图17示出根据本发明实施例的形成具有扩散阻挡层的MIM电容器的方法1700。尽管方法1700示出和/或描述为一系列动作或事件，但应了解，方法不限于所示出的次序或动作。因此，在一些实施例中，动作可以与所示出的不同次序进行，且/或可同时进行。此外，在一些实施例中，所示出的动作或事件可细分成多个动作或事件，所述动作或事件可与其它动作或子动作在不同时间进行或同时进行。在一些实施例中，可省略一些所示出的动作或事件，且可包含其它未示出的动作或事件。

在动作1702处，在衬底上方形成底部电极，且在底部电极上方形成电容器介电层。图11示出对应于动作1702的一些实施例的横截面视图1100。

在动作1704处，执行第一沉积工艺以在电容器介电层上方沉积第一顶部电极层。图11示出对应于动作1704的一些实施例的横截面视图1100。

在动作1706处，执行第二沉积工艺以在第一顶部电极层上方沉积扩散阻挡层。在一些实施例中，第一沉积工艺(例如PVD工艺)与第二沉积工艺(例如ALD工艺)不同。图12示出对应于动作1706的一些实施例的横截面视图1200。

在动作1708处，对扩散阻挡层执行退火工艺。扩散阻挡层在退火工艺期间暴露于处理物质(例如氮气(N

在动作1710处，执行第三沉积工艺在在扩散阻挡层上方沉积第二顶部电极层。图13示出对应于动作1710的一些实施例的横截面视图1300。

在动作1712处，在第二顶部电极层上方形成掩蔽层。图14示出对应于动作1712的一些实施例的横截面视图1400。

在动作1714处，对第一顶部电极层和第二顶部电极层、扩散阻挡层以及电容器介电层执行图案化工艺，由此界定顶部电极。图15示出对应于动作1714的一些实施例的横截面视图1500。

在动作1716处，执行去除工艺以去除掩蔽层。图16示出对应于动作1716的一些实施例的横截面视图1600。

在动作1718处，对顶部电极和电容器介电层执行清除工艺。图16示出对应于动作1718的一些实施例的横截面视图1600。

因此，在一些实施例中，本发明涉及一种MIM电容器，所述MIM电容器具有顶部电极、底部电极以及安置在顶部电极与底部电极之间的电容器介电层。顶部电极具有第一顶部电极层、第二顶部电极层以及安置在第一顶部电极层与第二顶部电极层之间的扩散阻挡层。

在一些实施例中，本申请案提供一种金属-绝缘体-金属(MIM)电容器，包含：底部电极，上覆于衬底；电容器介电层，上覆于底部电极；以及顶部电极，上覆于电容器介电层，其中顶部电极包含第一顶部电极层、第二顶部电极层以及安置在第一顶部电极层与第二顶部电极层之间的扩散阻挡层。在本发明的一实施例中，上述的金属-绝缘体-金属电容器，其中所述第一顶部电极层及所述第二顶部电极层以及所述扩散阻挡层各自包括金属氮化物。在本发明的一实施例中，上述的金属-绝缘体-金属电容器，其中所述扩散阻挡层的所述金属氮化物是富氮的。在本发明的一实施例中，上述的金属-绝缘体-金属电容器，其中所述第一顶部电极层及所述第二顶部电极层各自包括第一材料，在所述第一材料中大部分晶粒是柱状晶粒，其中所述扩散阻挡层包括第二材料，在所述第二材料中晶粒小于所述第一材料的所述晶粒。在本发明的一实施例中，上述的金属-绝缘体-金属电容器，其中所述第一材料及所述第二材料包括氮化钛。在本发明的一实施例中，上述的金属-绝缘体-金属电容器，其中所述底部电极包括氮化钛，且所述电容器介电层包括高介电常数介电材料。在本发明的一实施例中，上述的金属-绝缘体-金属电容器，其中所述扩散阻挡层的最大厚度比所述第一顶部电极层的最大厚度小至少倍。在本发明的一实施例中，上述的金属-绝缘体-金属电容器，其中所述扩散阻挡层的所述最大厚度比所述第二顶部电极层的最大厚度小至少倍。在本发明的一实施例中，上述的金属-绝缘体-金属电容器，其中所述电容器介电层的厚度从所述底部电极的外侧壁到所述顶部电极的侧壁不连续增加。在本发明的一实施例中，上述的金属-绝缘体-金属电容器，其中所述电容器介电层包括第一氧化锆层、第二氧化锆层以及安置在所述第一氧化锆层与所述第二氧化锆层之间的氧化铝层。

在一些实施例中，本申请案提供一种集成芯片，包含：内连线结构，上覆于衬底，其中内连线结构包含导电通孔和导电线的交替堆叠；底部电极，上覆于导电线中的至少一个；电容器介电层，上覆于底部电极；顶部电极，上覆于电容器介电层，其中顶部电极包含第一顶部电极层；以及第二顶部电极层，上覆于第一顶部电极层，其中第一顶部电极层和第二顶部电极层分别具有第一柱状晶粒和第二柱状晶粒，其中第二柱状晶粒上覆于第一柱状晶粒且具有与第一柱状晶粒的侧壁横向偏移的侧壁。在本发明的一实施例中，上述的集成芯片，更包括：扩散阻挡层，安置在所述第一顶部电极层与所述第二顶部电极层之间。以及其中所述第一顶部电极层及所述第二顶部电极层包括具有氮原子与金属原子的第一比率的金属氮化物，且其中所述扩散阻挡层包括大于所述第一比率的氮原子与金属原子的第二比率的金属氮化物。在本发明的一实施例中，上述的集成芯片，其中所述金属氮化物包括氮化钛。在本发明的一实施例中，上述的集成芯片，更包括：中间电极，上覆于所述电容器介电层。以及上部电容器介电层，安置在所述顶部电极与所述中间电极之间。在本发明的一实施例中，上述的集成芯片，其中所述中间电极包括第一中间电极层、第二中间电极层以及安置在所述第一中间电极层与所述第二中间电极层之间的中间电极扩散阻挡层，且其中所述第一中间电极层及所述第二中间电极层分别包括具有所述第一比率的所述金属氮化物，且所述中间电极扩散阻挡层包括具有所述第二比率的所述金属氮化物。在本发明的一实施例中，上述的集成晶片，其中所述顶部电极包含上覆于所述中间电极的顶表面的第一横向区段及与所述第一横向区段竖直偏移的第二横向区段，其中所述第一横向区段的底表面沿着所述中间电极的顶表面延伸，且所述第二横向区段的底表面安置在所述中间电极的所述顶表面下方。

在一些实施例中，本申请案提供一种用于形成金属-绝缘体-金属(MIM)电容器的方法，方法包含：在衬底上方形成底部电极；在底部电极上方形成电容器介电层；在电容器介电层上方沉积第一顶部电极层；在第一顶部电极层上方沉积扩散阻挡层；对扩散阻挡层执行退火工艺，其中在退火工艺之后，扩散阻挡层富含处理物质；以及在扩散阻挡层上方沉积第二顶部电极层。在本发明的一实施例中，上述的用于形成金属-绝缘体-金属电容器的方法，其中所述第一顶部电极层及所述第二顶部电极层分别通过物理气相沉积工艺沉积，且所述扩散阻挡层通过原子层沉积工艺沉积。在本发明的一实施例中，上述的用于形成金属-绝缘体-金属电容器的方法，其中在所述退火工艺期间，所述扩散阻挡层暴露于处理物质。在本发明的一实施例中，上述的用于形成金属-绝缘体-金属电容器的方法，其中所述处理物质包括氮气且所述扩散阻挡层是富氮的。

前文概述若干实施例的特征以使本领域的技术人员可更好地理解本发明的各个方面。本领域的技术人员应了解，其可容易地将本发明用作设计或修改用于实现本文中所引入的实施例的相同目的和/或达成相同优势的其它工艺和结构的基础。本领域的技术人员还应认识到，此类等效构造并不脱离本发明的精神和范围，且本领域的技术人员可在不脱离本发明的精神和范围的情况下在本文中进行各种改变、替代以及更改。