一种基于浮栅器件的图像感存算一体像素单元及像素阵列

技术领域

本发明属于集成电路技术和图像传感技术领域，具体涉及一种基于浮栅器件的图像感存算一体像素单元及像素阵列。

背景技术

目前常用的CMOS有源像素传感器(APS)的像素单元通常由四个器件组成：感光二极管，源跟随器MOSFET，以及用作开关和复位的MOSFET。CMOSAPS可以进行感光成像，在外部控制下选择读出以及复位。但由于每个像素单元由四个器件组成，像素单元的所占面积较大。为减小像素单元的面积，目前采用一个可擦写的浮栅MOSFET来替代这四个器件完成以上三种功能。

浮栅晶体管可以通过向浮栅上注入电子改变其阈值电压，这个过程被称为编程过程，有Fowler-Nordheim隧穿和热电子注入两种方式。在编程时要在控制栅上加正向偏压，使电子越过栅氧化层注入存储到浮栅上，器件的阈值电压大小也随之改变。擦除时需要电子做相反方向的运动，使浮栅上存储的电子从浮栅上回到衬底中，因此可以在控制栅上加上一个负偏压进行擦除。

由于浮栅晶体管也具有光电效应，在被光照射后，光子的能量会被衬底中的硅吸收，若光子的能量高于其禁带宽度1.12eV，则会激发出一个电子空穴对。在浮栅晶体管的控制栅上加一个正向偏压就可以使激发出的电子被收集到浮栅上，完成光电转换的过程。被收集到浮栅上的光电子越多，器件的阈值电压增加的就越大，阈值电压也就与光强成正比的关系。由于这种用于传感的浮栅晶体管对光电子的收集过程与传统的CCD相同，而且暗电流较小，可以替代传统的CMOSAPS。

器件的读出过程需要在控制栅上加一个高于阈值电压的正向偏压，且需要在漏极加一个正偏压，使器件工作，测量其电流大小。当传感浮栅晶体管被编程之后，其阈值电压ΔVth会发生变化，由于其变化量与浮栅上存储的电荷量的多少有关，也就是与光强有关。光照越强，器件ID-VG曲线向右的偏移量就越大，因此可以通过测量编程后一个特定的正向栅压Vtest下的电流大小来体现光强的大小(需在可测量范围内)。在可测量范围内，栅极加Vtest时，测出的电流越小则光强越强。

传感浮栅晶体管的擦除过程则与普通的浮栅晶体管相同，在控制栅上加一定的负向偏压使浮栅上存储的电子回到衬底中，使阈值电压恢复到初始状态。

然而其未将感存算集成到一个像素单元，从而增加了器件的成本和功耗。因此，亟需一种像素单元克服上述问题。

发明内容

本发明所要解决的技术问题是针对传统CMOS有源像素传感器像素单元所需器件较多以及其未将感存算集成到一个像素单元的问题，提供一种基于浮栅器件的图像感存算一体像素单元及像素阵列，该结构在使用一个传感浮栅晶体管代替现有的CMOS有源像素传感器的四个器件完成全部功能，大幅度减少像素单元面积的同时，另加入一个存算浮栅晶体管进行存储和计算过程，实现了将感存算集成在一个像素单元。

为解决上述技术问题，本发明实施例提供一种基于浮栅器件的图像感存算一体像素单元，用于对光强进行探测和运算并输出以电流表示的运算结果，包括用于感光并进行光电转换的传感浮栅晶体管以及用于存储和计算的第一存算浮栅晶体管；

所述传感浮栅晶体管的源极与所述第一存算浮栅晶体管的漏极相连；

传感浮栅晶体管和存算浮栅晶体管均采用浮栅MOSFET器件的结构；

所述第一存算浮栅晶体管的源极作为所述像素单元的输出端。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步的，所述传感浮栅晶体管采用浮栅MOSFET器件的结构，感光后将光信号转换为电信号，并在外部发送的读取信号的控制下将信息读出为电流信号。

采用浮栅MOSFET器件结构的传感浮栅晶体管，在感光后可将光子转换成电子，在不同的光强下会激发出相应数量的电子空穴对，并且通过编程过程将感应出的电子扫入作为电荷存储层的浮栅当中，改变器件的阈值电压，从而完成光信号到电信号的转换。在完成电荷存储后，读取其电荷存储情况并以电流的形式输出，在可测量范围内，通过输出的电流大小判断光强大小。

进一步的，存算浮栅晶体管采用浮栅MOSFET器件的结构，由外部写入电路对其进行编程改变其阈值电压并存储写入的值后，再从外部给定的控制栅偏压下选择是否导通，若导通则将所述传感浮栅晶体管输出的电流信号传输至所述输出端，输出以电流表示的运算结果。

采用浮栅MOSFET器件结构的存算浮栅晶体管，通过外部写入电路写入进行编程，改变阈值电压，得到“1”或“0”两个状态，从而将外部写入的信息存储在像素单元内。当像素单元需要读取传感浮栅晶体管的信息时，则要在存算浮栅晶体管的控制栅上加一个介于“0”状态和“1”状态阈值电压大小之间的一个正偏压，当存算浮栅晶体管处在“0”状态时不导通，而处在“1”状态时导通，将与其串连的传感浮栅晶体管的信息输出。

进一步的，所述像素单元完成感光，存储和计算的步骤包括：

步骤1：将外部写入电路与存算浮栅晶体管的控制栅连接，对存算浮栅晶体管进行写入编程，使存算浮栅晶体管处于“0”态或“1”态，从而存储外部写入的信息；

步骤2：所述传感浮栅晶体管的漏极浮空，令传感浮栅晶体管感光，在外部感光编程电路的控制下，在传感浮栅晶体管的控制栅加上大于20V的偏压，将产生的光电子扫入浮栅中，对传感浮栅晶体管进行编程，从而完成光信号到电信号的转换；

步骤3：由外部读取电路在传感浮栅晶体管的控制栅上施加第一正向电压Vgr1，在第一存算浮栅晶体管的控制栅上施加第二正向电压Vgr2，在传感浮栅晶体管的漏极施加一个正向偏压Vr，使所述传感浮栅晶体管和所述第一存算浮栅晶体管处在线性区，在所述输出端读出此时电流的大小，在可测量范围内，光强越强电流越小；其中Vgr1＞Vtmax，Vt0≥Vg2≥Vt1，Vtmax为传感浮栅晶体管经过可测的最大光强的编程后开启所需的阈值电压，Vt0为第一存算浮栅晶体管置为“0”状态时开启所需阈值电压，Vt1为第一存算浮栅晶体管置为“1”状态时开启所需阈值电压；

步骤4：传感浮栅晶体管的漏极浮空，在外部复位电路控制下，对传感浮栅晶体管和存算浮栅晶体管的控制栅上施加负向偏压，对传感浮栅晶体管和存算浮栅晶体管进行擦除，完成一次对光强的探测计算。

进一步的，还包括第二存算浮栅晶体管，所述第一存算浮栅晶体管用于存储和计算正向外部输入，所述第二存算浮栅晶体管用于存储和计算负向外部输入；所述第一存算浮栅晶体管和所述第二存算浮栅晶体管的结构相同；

所述传感浮栅晶体管的源极与所述第二存算浮栅晶体管的漏极相连。

进一步的，所述像素单元完成感光，存储和计算的步骤包括：

步骤1：将外部写入电路与第一存算浮栅晶体管和第二存算浮栅晶体管的控制栅连接，分别对第一存算浮栅晶体管和第二存算浮栅晶体管进行写入编程，使存算浮栅晶体管处于“0”态或“1”态，从而存储外部写入的信息；

步骤2：所述传感浮栅晶体管的漏极浮空，令传感浮栅晶体管感光，在外部感光编程电路的控制下，在传感浮栅晶体管的控制栅加上大于20V的偏压，将产生的光电子扫入浮栅中，对传感浮栅晶体管进行编程，从而完成光信号到电信号的转换；

步骤3：由外部读取电路在传感浮栅晶体管的控制栅上施加第一正向电压Vgr1，在第一存算浮栅晶体管和第二存算浮栅晶体管的控制栅上施加第二正向电压Vgr2，在传感浮栅晶体管的漏极施加一个正向偏压Vr，使所述传感浮栅晶体管、所述第一存算浮栅晶体管及所述第二存算浮栅晶体管处在线性区，所述第一存算浮栅晶体管支路的电流I

步骤4：传感浮栅晶体管的漏极浮空，在外部复位电路控制下，对传感浮栅晶体管、第一存算浮栅晶体管和第二存算浮栅晶体管的控制栅上施加一定的负向偏压，对传感浮栅晶体管、第一存算浮栅晶体管和第二存算浮栅晶体管进行擦除，完成一次对光强的探测计算。

为解决上述技术问题，本发明实施例提供了一种用于进行图像识别的感存算一体系统的像素阵列，基于上述像素单元实现，所述像素阵列由(n+1)×(m+1)个所述像素单元组成，由外部写入电路对像素阵列中每列的存算浮栅晶体管M

本发明的有益效果是：本发明的一种基于浮栅器件的图像感存算一体像素单元针对传统CMOS有源像素传感器像素单元所需器件较多、面积较大这一问题，通过使用一个传感浮栅晶体管完成其全部功能，大幅度减少了像素单元面积，同时与另一个存算浮栅晶体管相连进行存储和计算过程，将感存算三个功能集成在了一个像素单元上，节约了面积，降低了功耗和成本。

附图说明

图1是浮栅MOSFET器件的结构示意图；

图2是传感浮栅晶体管在进行感光编程过程中电荷分布示意图；

图3是浮栅MOSFET编程前后的I-V特性曲线；

图4是传感浮栅晶体管感光编程前后I-V特性曲线变化；

图5是存算浮栅晶体管实现多值存储原理的I-V特性曲线；

图6是浮栅MOSFET的简单电容模型；

图7是传感浮栅晶体管在读出过程中电压施加示意图；

图8是浮栅MOSFET在擦除过程中电荷分布示意图；

图9是本发明第一实施例的一个像素单元的电路结构示意图；

图10是本发明第一实施例的一个像素单元的工作示意图；

图11是本发明第一实施例的一个像素单元的工作步骤时序示意图；

图12是本发明第一实施例的一个像素单元的工作步骤流程图；

图13是本发明第一实施例的一个像素单元的输出时特定电压对应的电流示意图；

图14是本发明第二实施例的一个像素单元的电路结构及工作示意图；

图15是本发明第三实施例的一种用于进行图像识别的感存算一体系统的像素阵列。

附图中，各标号所代表的部件列表如下：

1、光，2、栅压，3、第一路径，4、电子，5、浮栅，6、栅介质层，7、正向偏压，8、漏极，9、源极，10、控制栅，11、电压，12、负向偏压，13、第二路径，14、衬底，15、控制端，16、传感浮栅晶体管，17、存算浮栅晶体管，18、输出端，19、第一控制栅极，20、第二控制栅极，21、第一外部写入电路，22、读取电路，23、复位电路，24、感光编程电路，25、第一像素单元，26、第一存算浮栅晶体管，27、第二存算浮栅晶体管，28、正权重值支路的电流I

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

本发明实施例的传感浮栅晶体管和存算浮栅晶体管均采用浮栅MOSFET的结构，如图1所示，本领域公知，浮栅MOSFET器件的结构，栅极处从上到下依次为控制栅，第一栅极介质层，浮栅和第二栅极介质层。通过在控制栅上施加电压来控制器件，浮栅用于存储电荷，以改变器件的阈值电压。

如图2所示，在有光1照射在器件上时，传感浮栅晶体管的衬底14会吸收光子的能量并激发出电子空穴对，电子4在栅压2的作用下向顶部聚集并通过第一路径3穿越栅介质层6进入到存储电荷的浮栅5中。

如图3所示，浮栅MOSFET在编程前后阈值电压会发生变化，设定编程前为“1”状态，编程后为“0”状态，从“1”到“0”，器件的I-V特性曲线会向右移动，阈值电压变大。

图4示出的为传感浮栅晶体管感光编程前后I-V特性曲线变化示意图，在编程前阈值电压为Vth0，对器件进行感光编程后，其阈值电压和I-V曲线会右移，光强越强则右移得越多。

如图5所示，存算浮栅晶体管可以实现多值存储，外部输入不同的值对应了不同的编程电压，对器件编程后，器件的阈值电压会从Vth0增加到Vthi(i为从0～n)，I-V曲线也会随之发生不同程度的右移，在控制栅上施加一定的检测电压Vt，通过测量其输出的电流大小来判断器件处在哪个状态，即存储的值为哪个，从而实现多值存储和计算。

图6示出的是一个较为简化的p衬底浮栅MOSFET电容模型，器件的总电容C

C

其中，C

定义耦合系数

Q＝C

则浮栅上的电压V

若源和衬底接地，则

由普通MOS的公式可以推出浮栅的阈值电压和传导系数的公式，即

在线性区，即V

当浮栅上有电荷时，即Q≠0时，

则阈值电压的变化量为

由于电荷量Q＝N

由光强公式得

因此，可以通过测量源漏电流变化量来得出相应的光强信息。

如图7所示，在读出传感浮栅晶体管存储电子数目的信息时，要在控制栅10加上超过阈值电压的正向偏压7器件才可能开启，同时要在漏极8加电压11使其高于源极9的电位。由于传感浮栅晶体管的源极与存算浮栅晶体管的漏极相连，因此应在传感浮栅晶体管的漏极加的电压Vr11应使两器件都可以工作在线性区。

如图8所示，在浮栅MOSFET进行擦除复位时，与编程过程相反，要在控制栅10上加负向偏压12，使电子4从浮栅5通过路径13穿过栅介质层6回到衬底14，从而使阈值电压回到原始的大小。

如图9所示，本发明第一实施例提供的一种基于浮栅器件的图像感存算一体像素单元，包括用于感光并进行光电转换的传感浮栅晶体管16以及用于存储和计算的存算浮栅晶体管17；

所述传感浮栅晶体管16的源极与所述存算浮栅晶体管17的漏极相连；

传感浮栅晶体管和存算浮栅晶体管均采用浮栅MOSFET器件的结构；

所述存算浮栅晶体管的源极作为所述像素单元的输出端。

上述实施例中，所述传感浮栅晶体管16的第一控制栅极19与所述存算浮栅晶体管17的第二控制栅极20分别与外部连接以接收控制电压，传感浮栅晶体管16的漏极为控制端15，与外部连接，存算浮栅晶体管17的源极为输出端18，输出电流信号。在实际应用中可以将传感浮栅晶体管的尺寸做大一些，使其接收更多光照。

如图10所示，第一像素单元25要与第一外部写入电路21、读取电路22、复位电路23和感光编程电路24相连接，在外部时序信号的控制下依次控制像素单元进行相应操作从而使其正常工作。其中，外部写入电路21要与第一像素单元25中的存算浮栅晶体管的栅极相连，读取电路22要与第一像素单元25中的传感浮栅晶体管的栅极以及存算浮栅晶体管的栅极相连，复位电路23要与第一像素单元25中的传感浮栅晶体管和存算浮栅晶体管的栅极相连，感光编程电路24要与第一像素单元25中的传感浮栅晶体管的栅极相连；

可选地，所述传感浮栅晶体管采用如图1所示的浮栅MOSFET器件的结构，感光后将光信号转换为电信号，并在外部发送的读取信号的控制下将信息读出为电流信号。

可选地，存算浮栅晶体管采用如图1所示的浮栅MOSFET器件的结构，由外部写入电路对其进行编程改变其阈值电压并存储写入的值后，再从外部给定的控制栅偏压下选择是否导通，若导通则将所述传感浮栅晶体管输出的电流信号传输至所述输出端，输出以电流表示的运算结果。

图11，12示出的为在时序信号的控制下，像素单元对光强进行探测时的工作步骤，包括：

步骤1：将外部写入电路与存算浮栅晶体管的控制栅连接，对存算浮栅晶体管进行写入编程，使存算浮栅晶体管处于“0”态或“1”态，从而存储外部写入的信息；

步骤2：所述传感浮栅晶体管的漏极浮空，令传感浮栅晶体管感光，在外部感光编程电路的控制下，在传感浮栅晶体管的控制栅加上大于20V的偏压，将产生的光电子扫入浮栅中，对传感浮栅晶体管进行编程，从而完成光信号到电信号的转换；

步骤3：由外部读取电路在传感浮栅晶体管的控制栅上施加第一正向电压Vgr1，在第一存算浮栅晶体管的控制栅上施加第二正向电压Vgr2，在传感浮栅晶体管的漏极施加一个正向偏压Vr，使所述传感浮栅晶体管和所述第一存算浮栅晶体管处在线性区，在所述输出端读出此时电流的大小，在可测量范围内，光强越强电流越小；其中Vgr1＞Vtmax，Vt0≥Vg2≥Vt1，Vtmax为传感浮栅晶体管经过可测的最大光强的编程后开启所需的阈值电压，Vt0为第一存算浮栅晶体管置为“0”状态时开启所需阈值电压，Vt1为第一存算浮栅晶体管置为“1”状态时开启所需阈值电压；

步骤4：传感浮栅晶体管的漏极浮空，在外部复位电路控制下，对传感浮栅晶体管和存算浮栅晶体管的控制栅上施加负向偏压，对传感浮栅晶体管和存算浮栅晶体管进行擦除，完成一次对光强的探测计算。

如图13所示，光照后传感浮栅晶体管的阈值电压会从Vth0变成Vthi，光强越强则阈值电压变化越大，在施加相同的读取栅压时源漏电流就越小，从而可以通过测量源漏电流的大小得出相应光强的大小。读取传感浮栅晶体管的信息时，在控制栅上加的正向偏压Vgr1应大于该像素单元在可测量的最大光强的光照射编程后所对应的阈值电压Vtmax。

可选地，如图14所示，本发明第二实施例提供的一种基于浮栅器件的图像感存算一体像素单元，是在本发明第一实施例的基础上还包括第二存算浮栅晶体管，所述第一存算浮栅晶体管用于存储和计算正向外部输入，所述第二存算浮栅晶体管用于存储和计算负向外部输入；所述第一存算浮栅晶体管和所述第二存算浮栅晶体管的结构相同；

所述传感浮栅晶体管的源极与所述第二存算浮栅晶体管的漏极相连。

上述实施例中，像素单元中的存算部分可以计算正的输入和负的输入，使其可以应用于存储和计算正的以及负的权重值，其中第一存算浮栅晶体管用于存储和计算外部写入的正值，第二存算浮栅晶体管用于存储和计算经外部写入电路处理过的负值。

可选地，所述像素单元完成感光，存储和计算的步骤包括：

步骤1：将外部写入电路与第一存算浮栅晶体管和第二存算浮栅晶体管的控制栅连接，分别对第一存算浮栅晶体管和第二存算浮栅晶体管进行写入编程，使存算浮栅晶体管处于“0”态或“1”态，从而存储外部写入的信息；

步骤2：所述传感浮栅晶体管的漏极浮空，令传感浮栅晶体管感光，在外部感光编程电路的控制下，在传感浮栅晶体管的控制栅加上大于20V的偏压，将产生的光电子扫入浮栅中，对传感浮栅晶体管进行编程，从而完成光信号到电信号的转换；

步骤3：由外部读取电路在传感浮栅晶体管的控制栅上施加第一正向电压Vgr1，在第一存算浮栅晶体管和第二存算浮栅晶体管的控制栅上施加第二正向电压Vgr2，在传感浮栅晶体管的漏极施加一个正向偏压Vr，使所述传感浮栅晶体管、所述第一存算浮栅晶体管及所述第二存算浮栅晶体管处在线性区，所述第一存算浮栅晶体管支路的电流I

步骤4：传感浮栅晶体管的漏极浮空，在外部复位电路控制下，对传感浮栅晶体管、第一存算浮栅晶体管和第二存算浮栅晶体管的控制栅上施加一定的负向偏压，对传感浮栅晶体管、第一存算浮栅晶体管和第二存算浮栅晶体管进行擦除，完成一次对光强的探测计算。

如图14所示，本发明第二实施例提供的第二像素单元33要与第二外部写入电路32、读取电路22、复位电路23和感光编程电路24相连接，在外部时序信号的控制下依次控制像素单元进行相应操作从而使其正常工作。其中，第二外部写入电路32要与第二像素单元33中的第一、二存算浮栅晶体管26、27的栅极相连，读取电路22要与第二像素单元33中的传感浮栅晶体管的栅极以及第一、二存算浮栅晶体管26、27的栅极相连，复位电路23要与第二像素单元33中的传感浮栅晶体管和第一、二存算浮栅晶体管26、27的栅极相连，感光编程电路24要与第二像素单元33中的传感浮栅晶体管的栅极相连；

第二外部写入电路32将权重值的正数位和负数位分别存储，空缺处存0，例如权重值为{1}，则存储的正权重值的部分为{1}，负权重值的部分为经过电压取反电路后存储为{0}；若权重值为{-1}，则存储正权重值的部分为{0}，负权值的部分经过电压取反电路后存储为{1}；若权重值为{0}，则存储正权重值的部分为{0}，负权重值的部分经过电压取反电路后存储为{0}。对权重值进行判断，将正权重值部分输入进第一存算浮栅晶体管26，负权重值部分输入进第二存算浮栅晶体管27，在经过感光编程过程后，在读取时利用电流相减电路30将正权重值支路的电流28I+减去负权重值支路的电流29I-得到输出的计算结果31。

如图15所示，本发明第三实施例提供的一种用于进行图像识别的感存算一体系统的像素阵列，基于第二实施例的像素单元实现，所述像素阵列由(n+1)×(m+1)个所述像素单元组成，由外部写入电路对像素阵列中每列的存算浮栅晶体管M

上述实施例中，由于传感浮栅晶体管L

本发明公开的像素单元可以在外部信号的控制下完成对光强探测以及存储计算。本发明通过使用一个可以完成传统CMOS有源像素传感器像素单元的全部功能的传感浮栅晶体管，与另一个存算浮栅晶体管相连进行存储和计算过程，将感存算三个功能集成在了一个像素单元上，节约了像素单元的面积，降低了功耗和成本。

在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。