电压处理电路和控制电压处理电路的方法

技术领域

本申请涉及电子电路领域，具体涉及一种电压处理电路和控制电压处理电路的方法。

背景技术

随着电子技术的快速发展，手持型设备在人们的生产和生活中的应用越来越广泛，而移动电源设备作为能够随时随地对手持型设备进行供电的常见设备，使用也越来越广泛。通常，为了满足更高的使用需求，移动电源设备的输入输出电压的范围会比较宽，所以常见的移动电源设备中会设置电平移位电路，来实现对电压的高低变换。

在实际应用过程中，如果电平移位电路的高电压和低电压的压差较小，由于电平移位电路中开关管阈值电压的影响，则可能导致低电压被误识别为高电压，从而发生逻辑混乱，导致输出异常。

发明内容

本申请实施例提供了一种电压处理电路和控制电压处理电路的方法，可以解决高低压的压差小的情况下导致的逻辑混乱的问题。

第一方面，本申请实施例提供了一种电压处理电路，包括：电压补偿单元和电平移位单元；所述电压补偿单元，用于将输入的第一低电压降低第一阈值电压，输出第二低电压至所述电平移位单元；所述电平移位单元，分别连接第一高电压和所述第二低电压，用于接收控制信号，并基于所述控制信号的逻辑电平进行电压移位，相应输出所述第一高电压或所述第一低电压；其中，所述第一阈值电压为位于预设压差范围内的数值。

本实施例中，由于电平移位单元在对第一低电平进行移位的时候，会抬高输入的第一低电平，因此通过电压补偿单元对第一低电压先降低第一阈值电压得到第二低电压，能够补偿电平移位单元在电平移位过程中对第二低电压的抬高，避免电平移位单元将第一低电压抬高可能引起的第一低电压被误判为第一高电压的逻辑混乱的问题，从而确保电路的工作状态正常。

可选地，所述电路还包括：比较单元，用于确定所述第一低电压是否低于所述第一阈值电压；电压下拉单元，与所述比较单元输出端相连，用于在所述第一低电压低于所述第一阈值电压的情况下，根据所述控制信号的驱动，将所述电压输出点的电压下拉至第三低电压；所述电平移位单元还用于输出所述第三低电压，所述第三低电压低于所述第一低电压。

本实施例中，通过比较单元将第一低电压和第一阈值电压进行比较，当第一低电压小于第一阈值电压时，采用电压下拉单元将电平移位单元的电压输出点的电压下拉至第三低电压，由于第三低电压小于第一低电压，因此电平移位单元输出的第三低电压与第一高电压的压差变大，避免了被误判为第一高电压而引起逻辑混乱，确保了电路的工作状态正常。

可选地，所述电路还包括：保护单元，用于输入所述第一低电压，并且当所述第一低电压小于第一安全电压时，输出所述第一低电压至所述比较单元；当所述第一低电压大于等于第一安全电压时，将所述第一低电压钳位至第二安全电压输出至所述比较单元。

本实施例中，采用保护单元能够在第一低电压过大的时候，将第一低电压钳位至能够确保比较单元正常工作的第二安全电压，提高了电路的安全性。

可选地，所述电压补偿单元包括：第一P型金属氧化物半导体型场效应（metaloxide semiconductor field effect transistor，MOS）管和第一电流源，所述第一P型MOS管的栅极与所述第一P型MOS管的漏极以及所述第一电流源的输入端连接，所述第一P型MOS管的漏极与所述电平移位单元相连，所述第一电流源的输出端接地，所述第一P型MOS管的源极连接第一低电压端口，所述第一低电压端口用于输出所述第一低电压。

本实施例中，采用第一P型MOS管在导通时的源极和栅极的压差来降低第一低电压实现电压补偿，这样的电路结构简洁，易于实现。

可选地，所述控制信号包括P端口输出的第一控制信号和N端口输出的第二控制信号，所述第一控制信号和所述第二控制信号为互补信号；

所述比较单元包括：第二电流源、第四P型MOS管和比较器，所述第二电流源的输入端用于输入所述第一安全电压，所述第二电流源的输出端与所述比较器的正相端口和所述第四P型MOS管的源极连接，所述第四P型MOS管的栅极和所述第四P型MOS管的漏极接地，所述比较器的负相端口与所述电压补偿单元的输入端相连，用于输入所述第一低电压，所述比较器的输出端口和所述电压下拉单元连接；

所述电压下拉单元包括：第二N型MOS管、第三N型MOS管、第四N型MOS管和第三电流源，所述第二N型MOS管的栅极和所述比较器的输出端口连接，所述第三N型MOS管的栅极和所述N端口连接，所述第三N型MOS管的漏极和所述电平移位单元的第六P型MOS管的栅极连接，所述第六P型MOS管为源极连接所述第一高电压端口且漏极连接所述电平移位单元的电压输出点的MOS管，所述第四N型MOS管的栅极和所述P端口连接，所述第四N型MOS管的漏极和所述电平移位单元的电压输出点连接，所述第三N型MOS管的源极和所述第四N型MOS管的源极、所述第二N型MOS管的漏极连接，所述第二N型MOS管的源极和所述第三电流源的输入端连接，所述第三电流源的输出端接地。

可选地，所述第四P型MOS管的阈值电压为所述第一阈值电压；

当所述第一低电压小于所述第四P型MOS管的阈值电压时，所述比较器输出第二高电压，则所述第二N型MOS管导通；其中，当所述第一控制信号为高电平时，所述电平移位单元输出所述第三低电压；当所述第二控制信号为高电平时，所述电平移位单元输出第一高电压；

当所述第一低电压大于或等于所述第四P型MOS管的阈值电压时，所述比较器输出为第四低电平，则所述第三N型MOS管、第四N型MOS管和第二N型MOS管关断。

可选地，所述保护单元包括：第六N型MOS管和第四电流源，所述第六N型MOS管的栅极用于输入所述第一安全电压，所述第六N型MOS管的漏极和所述第一P型MOS管的源极连接，所述第六N型MOS管的源极、所述比较器的负相端口和所述第四电流源的输入端连接，所述第四电流源的输出端接地。

本实施例中，采用比较器将第四P型MOS管的阈值电压和第一低电压进行比较能够准确识别出第一低电平低于第四P型MOS管的阈值电压的情况，利用比较器输出的第二高电平启动电压下拉单元，在P端口输出第一控制信号时，利用第二N型MOS管和第四N型MOS管的导通，将电压输出点的电压拉低至第三低电压，避免了第一低电压过低时电压补偿单元对第一低电压补偿不足所导致的第一低电压被误识别为第一高电压的情况，确保了逻辑正常。

可选地，所述电路还包括：波形整形单元，所述波形整形单元包括：第一反相器和第二反相器，所述第一反相器的输入端和所述电平移位单元的电压输出点连接，所述第一反相器的输出端和所述第二反相器的输入端连接，所述第一反相器的高电位端和所述第二反相器的高电位端连接第一高电压端口，所述第一反相器的低电位端和所述第二反相器的低电位端连接第一低电压端口，所述第一高电压端口用于向所述第一反相器和所述第二反相器输出所述第一高电压，所述第一低电压端口用于向所述第一反相器和所述第二反相器输出所述第一低电压。

本实施例中，当电压输出点的输出电压被第一反相器识别为逻辑低电压时，第一反相器则输出第一高电压，该第一高电压经过第二反相器进行反相，得到第一低电压；当电压输出点的输出电压被第一反相器识别为逻辑高电压时，第一反相器则输出第一低电压，该第一低电压经过第二反相器进行反相，得到第一高电压，从而实现波形整形，使得电路的输出电压更准确。

可选地，所述电平移位单元包括：第五P型MOS管、第六P型MOS管、第二P型MOS管、第三P型MOS管、第五N型MOS管、第一N型MOS管，所述第五P型MOS管的栅极与所述第六P型MOS管的漏极、所述第三P型MOS管的源极连接并作为所述电平移位单元的电压输出点，所述第五P型MOS管的源极与所述第六P型MOS管的源极连接第一高电压端口，所述第五P型MOS管的漏极和所述第六P型MOS管的栅极以及所述第二P型MOS管的源极连接，所述第二P型MOS管的漏极与所述第五N型MOS管的漏极连接，所述第三P型MOS管的漏极与所述第一N型MOS管的漏极连接，所述第五N型MOS管的源极和所述第一N型MOS管的源极接地，所述第五N型MOS管的栅极连接所述N端口，所述第一N型MOS管的栅极连接所述P端口，所述P端口用于输出所述第一控制信号，所述N端口用于输出所述第二控制信号，所述第一控制信号和所述第二控制信号为互补信号，所述第一高电压端口用于输出所述第一高电压，所述第一低电压端口用于输出所述第一低电压。

第二方面，本申请实施例提供了一种控制电压处理电路的方法，应用于如上述各个实施例所述的电压处理电路，所述方法包括：

电压补偿单元将输入的第一低电压降低第一阈值电压，并输出第二低电压至电平移位单元；

所述电平移位单元接收控制信号，并基于所述控制信号的逻辑电平进行电压移位，相应输出所述第一高电压或所述第一低电压；

其中，所述第一阈值电压为位于预设压差范围内的数值。

可以理解的是，上述第二方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本申请一实施例提供的电平移位电路的结构示意图；

图2是本申请一实施例提供的电压处理电路的电路结构示意图；

图3是本申请又一实施例提供的电压处理电路的电路结构示意图；

图4是本申请又一实施例提供的电压处理电路的电路结构示意图；

图5是本申请又一实施例提供的电压处理电路的电路结构示意图；

图6是本申请又一实施例提供的电压处理电路的电路结构示意图；

图7是本申请又一实施例提供的电压处理电路的电路结构示意图；

图8是本申请又一实施例提供的电压处理电路的电路结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

如在本申请说明书和所附权利要求书中所使用的那样，术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地，短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。

另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

图1为本申请一个实施例提供的电压处理电路的结构框图。如图1所示，电路包括：电压补偿单元110和电平移位单元120。电压补偿单元110，用于将输入的第一低电压降低第一阈值电压，得到第二低电压，电压补偿单元110输出第二低电压至电平移位单元120。电平移位单元120分别连接第一高电压和第二低电压，用于接收控制信号，并基于控制信号的逻辑电平进行电压移位，相应输出第一高电压或第一低电压；其中，第一阈值电压为位于预设压差范围内的数值。

需要说明的是，上述预设压差范围的下限可以小于电平移位单元中抬高低电压的MOS管的阈值电压，上述预设压差范围的上限可以大于或等于电平移位单元中抬高低电压的MOS管的阈值电压。例如电平移位单元中抬高低电压的MOS管的阈值电压为1.4V时，上述预设压差范围可以为0.7V-1.4V，也可以为0.7V-2.1V。当第一阈值电压为预设压差范围内的数值时，例如第一阈值电压为电平移位单元中抬高低电压的MOS管的阈值电压时，电压补偿单元110对第一低电压产生的第一阈值电压的压降，能够和电平移位单元120对第二低电压抬高的MOS管的阈值电压互相抵消，从而输出第一低电压。

具体的，将第一低电压输入电压补偿单元110时，该电压补偿单元110能够将第一低电压降低第一阈值电压，得到第二低电压，然后电压补偿单元110将第二低电压输出至电平移位单元120。电平移位单元120在控制信号的驱动下，可以将第二低电压移位至第一低电压。以第一低电压为2V、第一阈值电压为1.4V为例，将2V电压作为第一低电压输入电压补偿单元110时，电压补偿单元110将2V电压降低1.4V，得到0.7V的电压（第二低电压），并向电平移位单元120输出0.7V的电压。当控制信号的逻辑电平为控制电路输出低电压的状态时，电平移位单元120将0.7V的电压抬高1.4V，移位至2V。这样，即使在输入的第一高电压和第一低电压的压差较小的情况下，也不会因为电平移位单元120将第一低电压抬高后由于接近第一高电压而引起的将低电压被误判为高电压的逻辑混乱问题。

可选地，电平移位单元120还可以在控制信号的逻辑电平为控制电路输出高电压的状态时，输出第一高电压。

本实施例中，由于电平移位单元在对第一低电平进行移位的时候，会抬高输入的第一低电平，因此通过电压补偿单元对第一低电压先降低第一阈值电压得到第二低电压，能够补偿电平移位单元在电平移位过程中对第二低电压的抬高，避免电平移位单元将第一低电压抬高可能引起的第一低电压被误判为第一高电压的逻辑混乱的问题，从而确保电路的工作状态正常。

可选地，上述电压补偿单元110可以包括：第一P型MOS管MP1和第一电流源IB1。具体可以参见如图2所示，MP1的栅极与MP1的漏极以及IB1的输入端连接，MP1的漏极与电平移位单元120相连，IB1的输出端接地，MP1的源极连接第一低电压端口SW端口，SW端口用于输出第一低电压SW电压。上述IB1的输入端和输出端分别连接MP1的漏极和地，用于形成MP1的电流回路，能够确保MP1的导通状态正常。当SW电压经过MP1后，由于器件特性，MP1在导通的情况下会对SW电压产生第一阈值电压的压降，得到第二低电压SW_L电压，这个第一阈值电压的压降能够抵消电平移位单元120对第一低电压的电压抬高，实现电压补偿，避免第一低电压被误判为第一高电压的逻辑混乱的问题，确保电路的工作状态正常。本实施例中的第一阈值电压可以为MP1导通时的源极和栅极之间的压差，当SW电压大于或等于MP1的阈值电压时，即第一阈值电压为MP1的阈值电压；当SW电压小于MP1的阈值电压时，第一阈值电压可以为MP1的源极和栅极之间的压差。

本实施例中，采用MP1在导通时的源极和栅极的压差来降低第一低电压实现电压补偿，这样的电路结构简洁，易于实现。

可选地，上述电平移位单元120可以包括：第五P型MOS管MP5、第六P型MOS管MP6、第二P型MOS管MP2、第三P型MOS管MP3、第五N型MOS管MN5、第一N型MOS管MN1。继续参见图2所示，MP5的栅极与MP6的漏极、MP3的源极连接并作为电平移位单元120的电压输出点B，MP5的源极与MP6的源极连接第一高电压端口HD端口，MP5的漏极和MP6的栅极以及MP2的源极连接，MP2的漏极与MN5的漏极连接，MP3的漏极与MN1的漏极连接，MN5的源极和MN1的源极接地，MN5的栅极连接N端口，MN1的栅极连接P端口，P端口用于输出第一控制信号，N端口用于输出第二控制信号，第一控制信号和第二控制信号为互补信号，HD端口用于输出第一高电压HD电压，SW端口用于输出SW电压。

需要说明的是，上述第一高电压为逻辑高电压，第一低电平为逻辑低电压，该逻辑低电压为逻辑高电压对应的低电压，该逻辑高电压为逻辑低电压对应的高电压，即第一高电压是针对第一低电压而言的高电平，第一低电压是针对第一高电压而言的低电平。例如SW端口输出2V时，HD端口可以输出4V、7V或者其他大于2V的电压；SW端口输出20V时，HD端口可以输出22V、25V或者其他大于20V的电压。上述P端口和N端口互为反相端口，当P端口输出高电平，例如5V时，N端口输出低电平，例如0V；当P端口输出低电平时，N端口输出高电平，P端口和N端口的电平用于确定B点需要输出逻辑高电压还是逻辑低电压。

具体的，当P端口输出高电平时，N端口作为P端口的反向端输出低电平。此时，MN1在P端口的高电平作用下导通，MP3导通，B点的电压会被拉低，例如被拉低为逻辑低电压，此时，即使第一高电压和第一低电压的压差较小，B点的输出电压也不会被误判为第一高电平。

可选地，如图2所示，由于MP5的源极连接HD端口，因此MP5导通，这时A点（MP5的漏极和MP6的栅极以及MP2的源极连接的节点）的电位则被拉高。同时，由于器件特性，MP1的源极和MP1栅极的存在第一阈值电压，即MP1的栅源电压V

本实施例中，采用MP1的栅源电压的压降来抵消MP3的栅源电压的抬高，实现对第一低电平的电压补偿，能够使得B点的输出电压和第一低电压的电压差值较小，因此B点的输出电压不会被误识别为逻辑高电压，避免发生逻辑混乱，确保电路的工作状态正常。

在上述图2所示的实施例中，当N端口输出高电平时，P端口作为N端口的反向端输出低电平。此时，MN5在N端口的高电平作用下导通，MP2导通，A点的电位被拉低，例如A点的电压被拉低至逻辑低电压，此时MP6导通，B点的电位为逻辑高电压，即B点输出第一高电压。

可选地，当MP1和MP3采用相同规格的器件，二者的阈值电压也相同，在SW电压大于或等于MP1的阈值电压时，MP1带来的压降可以完全抵消MP3的栅源电压对逻辑低电压的提高，即V

可选地，当第一低电压较小时，例如小于MP1的阈值电压时，或者为负电压时，此时SW_L处的电压和第一低电压的压差不会超过MP1的阈值电压，电压补偿单元对第一低电压的补偿量可能不足。例如，SW为0.2V，MP1和MP3的阈值电压为1.4V，而电压补偿单元110对0.2V的压降最多为0.2V，那么电压补偿单元110输出的第二低电压为0V。当P端口输出高电平时，第二低电压经过电平移位单元120的电压移位输出1.4V，在第一高电压为2V的情况下1.4V有可能被误认为第一高电平，因此发生逻辑混乱。基于此，在上述各个实施例的基础上，所述电路还可以包括针对第一低电压较小时的处理方案，具体可以参见图3所示，包括比较单元130和电压下拉单元140。其中，比较单元130，用于确定第一低电压是否低于第一阈值电压；电压下拉单元140与比较单元130的输出端相连，用于在第一低电压低于第一阈值电压的情况下，根据控制信号的驱动，将电压输出点的电压下拉至第三低电压；电平移位单元120还用于输出第三低电压。

具体的，比较单元130将第一低电压和第一阈值电压进行比较，如果第一低电压低于第一阈值电压，则电压下拉单元140启动，将电平移位单元120的电压输出点的电压下拉至第三低电压。可选地，该第三低电压可以为电路中的地电压，例如0V。然后，由电平移位单元120输出第三低电压。

上述图3实施例中，通过比较单元将第一低电压和第一阈值电压进行比较，当第一低电压小于第一阈值电压时，采用电压下拉单元将电平移位单元120的电压输出点的电压下拉至第三低电压，由于第三低电压小于第一低电压，因此电平移位单元120输出的第三低电压与第一高电压的压差变大，避免了被误判为第一高电压而引起逻辑混乱，确保了电路的工作状态正常。

可选地，上述控制信号可以包括P端口输出的第一控制信号和N端口输出的第二控制信号，第一控制信号和第二控制信号为互补信号，即当第一控制信号为高电平时，第二控制信号则为低电平，当第一控制信号为低电平时，第二控制信号则为高电平。

在上述图3实施例的基础上，电压处理电路还可以如图4所示，比较单元130可以包括：第二电流源IB2、第四P型MOS管MP4和比较器COMP1，IB2的输入端用于输入第一安全电压。其中，该第一安全电压为能够确保电路正常工作的电压，例如可以为电路中的电源电压VCC，也可以为外部的电荷泵电路提供的钳位电压VCP，图4中以VCP为例示出。其中，钳位电压VCP不会因为VCC的降低而降低，因而供电更为稳定。具体的，IB2的输出端与COMP1的正相端口（+）和MP4的源极连接，MP4的栅极和MP4的漏极接地，COMP1的负相端口（-）与电压补偿单元110的输入端相连，用于输入第一低电压，COMP1的输出端口和电压下拉单元140连接。

继续参见图4，电压下拉单元140可以包括：第二N型MOS管MN2、第三N型MOS管MN3、第四N型MOS管MN4和第三电流源IB3，MN2的栅极和COMP1的输出端口连接，MN3的栅极和N端口连接，MN3的漏极和MP6的栅极连接。MN4的栅极和P端口连接，MN4的漏极和电平移位单元120的电压输出点连接，MN3的源极和MN4的源极与MN2的漏极连接，MN2的源极和IB3的输入端连接，IB3的输出端接地。其中，MP6为源极连接第一高电压端口且漏极连接电平移位单元120的电压输出点的MOS管。

需要说明的是，图4所示的实施例中，MP4在第一安全电压的作用下导通，此时MP4的源极电压、即C点的电压为MP4的阈值电压。具体的，本实施例中，MP4的阈值电压为第一阈值电压。其中，IB2用于使得MP6在导通状态下形成电流回路，IB3用于使得MN5在导通状态下形成电流回路，从而使得电压下拉模块实现相应的电压下拉的功能。

当第一低电压小于MP4的阈值电压时，COMP1输出第二高电压，该第二高电压为能够启动电压下拉单元140启动的电压，例如可以是5V的电压，此时则MN2导通，电压下拉单元140启动电压下拉的功能。当第一控制信号为高电平时，电平移位单元120的B点的电压被强制拉低至第三低电压，因此B点的输出不会被误判为第一高电压。当第二控制信号为高电平时，电平移位单元120的A点的电压被强制拉低至第三低电压，此时MP6导通，则B点的输出为第一高电压，此时电路逻辑正常。

当第一低电压大于或等于MP4的阈值电压时，COMP1输出第四低电压，例如第四低电压可以是0V。该第四低电压无法启动电压下拉单元140的下拉功能，此时则MN2关断，同时MN3和MN4也关断。当电压下拉单元140的下拉功能关闭时，电压补偿单元110和电平移位单元120的工作原理和技术效果如前述实施例所述，此时不再赘述。

图4所示的实施例中，采用比较器将MP4的阈值电压和第一低电压进行比较能够准确识别出第一低电平低于MP4的阈值电压的情况，利用比较器输出的第二高电平启动电压下拉单元，在P端口输出第一控制信号时，利用MN2和MN4的导通，将B点的电压拉低至第三低电压，避免了第一低电压过低时电压补偿单元对第一低电压补偿不足所导致的第一低电压被误识别为第一高电压的情况，确保了逻辑正常。

可选地，在上述各个实施例的基础上，电压处理电路还可以如图5所述，包括保护单元150。具体的，保护单元150连接输入的第一低电压，并且当第一低电压小于第一安全电压时，直接输出第一低电压至比较单元130；当第一低电压大于等于第一安全电压时，将第一低电压钳位至第二安全电压输出至比较单元130。其中，关于第一安全电压的具体描述可以参见前述实施例，第二安全电压可以为能够确保比较单元130正常工作的电压。当第一低电压超过比较单元130的额定电压，则存在期间损坏的风险，而采用保护单元能够将第一低电压钳位至能够确保比较单元130正常工作的第二安全电压，提高了电路的安全性。

在上述图5的实施例的基础上，保护单元150还可以如图6所示，包括：第六N型MOS管MN6和第四电流源IB4。其中，MN6的栅极连接第一安全电压，MN6的漏极和MP1的源极连接，MN6的源极、COPM1的负相端口和IB4的输入端在D点连接，IB4的输出端接地。

具体的，当第一低电压小于第一安全电压时，以第一安全电压为5V、第一低电压为3V、MN6的阈值电压为1.4V为例，当第一低电压经过MN6，D点的电压依然为3V。

当第一低电压大于或等于第一安全电压时，MN6能够将D点的输出电压钳位至第二安全电压，该第二安全电压为VCP-V

在上述各个实施例的基础上，电压处理电路还可以如图7所示，包括波形整形单元160，该波形整形单元用于对输出的电压进行波形整形。

具体的，该波形整形单元160可以参见图8所示，包括：第一反相器INV1和第二反相器INV2，INV1的输入端和电平移位单元120的电压输出点连接，INV1的输出端和INV2的输入端连接，INV1的高电位端和INV2的高电位端连接HD端口，INV1的低电位端和INV2的低电位端连接SW端口，其中，HD端口用于向INV1和INV2输出第一高电压，SW端口用于向INV1和INV2输出第一低电压。当B点的输出电压被INV1识别为逻辑低电压时，例如输入为第一低电压或者第三低电压，INV1则输出第一高电压，该第一高电压经过INV2进行反相，得到第一低电压；当B点的输出电压被INV1识别为逻辑高电压时，例如输入为第一高电压或者比第一高电压略低的电压时，INV1则输出第一低电压，该第一低电压经过INV2进行反相，得到第一高电压，从而实现波形整形，使得电路的输出电压更准确。

可选地，MP1、MP2、MP3、MP4、MP5、MP6、MN1、MN2、MN3、MN4、MN5、MN6的阈值电压相同。例如P型MOS管全部采用相同型号的器件，N型MOS管全部采用相同型号的器件，便于生产管理和器件管控。

可选地，上述MP1、MP2、MP3、MP4、MP5、MP6、MN1、MN2、MN3、MN4、MN5、MN6采用增强型耐高压MOS管，提高了电路的耐高压性能，因此能够适应更高电压范围的使用场景，适用范围更广。

在一个实施例中，还提供了一种控制电压处理电路的方法，应用于如上述实施例中的电压处理电路，所述电路包括：电压补偿单元和电平移位单元；

所述方法包括：电压补偿单元将输入的第一低电压降低第一阈值电压，输出第二低电压至所述电平移位单元；电平移位单元接收控制信号，并基于所述控制信号的逻辑电平进行电压移位，相应输出所述第一高电压或所述第一低电压；其中，所述第一阈值电压为位于预设压差范围内的数值。

可选地，所述电路还包括比较单元和电压下拉单元，电压下拉单元与所述比较单元输出端相连，所述方法还包括：比较单元确定所述第一低电压是否低于所述第一阈值电压；电压下拉单元在所述第一低电压低于所述第一阈值电压的情况下，根据所述控制信号的驱动，将所述电压输出点的电压下拉至第三低电压；电平移位单元输出所述第三低电压，所述第三低电压低于所述第一低电压。

可选地，所述电路还包括保护单元，所述方法还包括：用于输入所述第一低电压，并且当所述第一低电压小于第一安全电压时，输出所述第一低电压至所述比较单元；当所述第一低电压大于等于第一安全电压时，将所述第一低电压钳位至第二安全电压输出至所述比较单元。

可选地，所述电压补偿单元包括：第一P型金属氧化物半导体型场效应MOS管和第一电流源，所述第一P型MOS管的栅极与所述第一P型MOS管的漏极以及所述第一电流源的输入端连接，所述第一P型MOS管的漏极与所述电平移位单元相连，所述第一电流源的输出端接地，所述第一P型MOS管的源极连接第一低电压端口，所述第一低电压端口用于输出所述第一低电压。

可选地，所述控制信号包括P端口输出的第一控制信号和N端口输出的第二控制信号，所述第一控制信号和所述第二控制信号为互补信号；所述比较单元包括：第二电流源、第四P型MOS管和比较器，所述第二电流源的输出端与所述比较器的正相端口和所述第四P型MOS管的源极连接，所述第四P型MOS管的栅极和所述第四P型MOS管的漏极接地，所述比较器的负相端口与所述电压补偿单元的输入端相连，所述比较器的输出端口和所述电压下拉单元连接，所述电压下拉单元包括：第二N型MOS管、第三N型MOS管、第四N型MOS管和第三电流源，所述第二N型MOS管的栅极和所述比较器的输出端口连接，所述第三N型MOS管的栅极和所述N端口连接，所述第三N型MOS管的漏极和所述电平移位单元的第六P型MOS管的栅极连接，所述第六P型MOS管为源极连接所述第一高电压端口且漏极连接所述电平移位单元的电压输出点的MOS管，所述第四N型MOS管的栅极和所述P端口连接，所述第四N型MOS管的漏极和所述电平移位单元的电压输出点连接，所述第三N型MOS管的源极和所述第四N型MOS管的源极、所述第二N型MOS管的漏极连接，所述第二N型MOS管的源极和所述第三电流源的输入端连接，所述第三电流源的输出端接地；

所述方法还包括：所述第二电流源的输入端输入所述第一安全电压，所述比较器的负相端口输入所述第一低电压；

可选地，所述第四P型MOS管的阈值电压为所述第一阈值电压；所述方法还包括：

当所述第一低电压小于所述第四P型MOS管的阈值电压时，所述比较器输出第二高电压，则所述第二N型MOS管导通；其中，当所述第一控制信号为高电平时，所述电平移位单元输出所述第三低电压；当所述第二控制信号为高电平时，所述电平移位单元输出第一高电压；

当所述第一低电压大于或等于所述第四P型MOS管的阈值电压时，所述比较器输出为第四低电平，则所述第三N型MOS管、第四N型MOS管和第二N型MOS管关断。

可选地，所述保护单元包括：第六N型MOS管和第四电流源，所述第六N型MOS管的漏极和所述第一P型MOS管的源极连接，所述第六N型MOS管的源极、所述比较器的负相端口和所述第四电流源的输入端连接，所述第四电流源的输出端接地；所述方法还包括：所述第六N型MOS管的栅极输入所述第一安全电压，

可选地，所述电路还包括：波形整形单元，所述波形整形单元包括：第一反相器和第二反相器，所述第一反相器的输入端和所述电平移位单元的电压输出点连接，所述第一反相器的输出端和所述第二反相器的输入端连接，所述第一反相器的高电位端和所述第二反相器的高电位端连接第一高电压端口，所述第一反相器的低电位端和所述第二反相器的低电位端连接第一低电压端口，所述第一高电压端口用于向所述第一反相器和所述第二反相器输出所述第一高电压，所述第一低电压端口用于向所述第一反相器和所述第二反相器输出所述第一低电压。

可选地，所述电平移位单元包括：第五P型MOS管、第六P型MOS管、第二P型MOS管、第三P型MOS管、第五N型MOS管、第一N型MOS管，所述第五P型MOS管的栅极与所述第六P型MOS管的漏极、所述第三P型MOS管的源极连接并作为所述电平移位单元的电压输出点，所述第五P型MOS管的源极与所述第六P型MOS管的源极连接第一高电压端口，所述第五P型MOS管的漏极和所述第六P型MOS管的栅极以及所述第二P型MOS管的源极连接，所述第二P型MOS管的漏极与所述第五N型MOS管的漏极连接，所述第三P型MOS管的漏极与所述第一N型MOS管的漏极连接，所述第五N型MOS管的源极和所述第一N型MOS管的源极接地，所述第五N型MOS管的栅极连接所述N端口，所述第一N型MOS管的栅极连接所述P端口，所述P端口用于输出所述第一控制信号，所述N端口用于输出所述第二控制信号，所述第一控制信号和所述第二控制信号为互补信号，所述第一高电压端口用于输出所述第一高电压，所述第一低电压端口用于输出所述第一低电压。

上述控制电压处理电路的方法的实现原理和技术效果可以参见电压处理电路的实施例，此处不再赘述。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。