一种半导体致冷器陶瓷集成电路及其制备方法

技术领域

本发明涉及集成电路制造领域，并且更具体地，涉及一种半导体致冷器陶瓷集成电路及其制备方法。

背景技术

目前，随着电子产品小型化、轻量化、薄型化、高性能、I/O端数的增加以及功能多样化的发展，传统的半导体封装技术已不能很好的满足要求，使得对微型超微型半导体制冷器焊接成为亟待解决的问题和挑战。

半导体制冷器（TEC）是一种利用半导体材料的Peltier效应（珀耳帖效应）来实现制冷的电子器件。其原理是由半导体晶粒按一定顺序排列、并固定在绝缘的两块金属化陶瓷基板之间，故TEC由半导体晶粒、导热绝缘材质基板、导线、焊料等组成。因陶瓷基板具有高导热性能、良好绝缘性能、以及高强度可提供平整表面，所以半导体制冷器件的导热绝缘材质基板广泛使用氧化铝、氮化铝等陶瓷基板。

半导体制冷器普遍使用浸润性良好的锡焊料将半导体颗粒焊接于金属化陶瓷基板表面，锡焊料在使用过程中会呈液态具有流动性。

图1为现有的TEC集成电路俯视图示意图，图1中，陶瓷基板11上分布有若干焊接小单元10，图2为截面示意图，图2中，焊接小单元10连接在陶瓷基板11的外表面上。在用焊料将半导体晶粒(也称为元器件)焊接到焊接小单元10上及后续TEC的使用过程中，由于焊料表面张力的作用，焊料容易向外蔓延并与其他焊接小单元10接触，降低半导体晶粒焊接的可靠性和焊接精度，影响TEC的质量。

为了解决该问题，有的技术人员采用增加设置表面光滑的金属铂材料阻挡层防止焊料蔓延接触，但效果并不理想；有的技术人员采用在焊接小单元10之间设置坑，当从焊接小单元10位置处蔓延而来的焊料经过坑时，流入坑内从而停止继续流动，该方法虽然有部分效果，但焊料向外蔓延的方向必须指定流到坑内才能停止流动，而焊料融化为液体形态，其流向可能向焊接小单元10四方流动，不必然流到坑内，而可能曲线流动。

上述背景技术是为了便于理解本发明，并非是申请本发明之前已向普通公众公开的公知技术。

发明内容

针对上述问题，本发明提供一种半导体致冷器陶瓷集成电路，该半导体致冷器陶瓷集成电路降低了半导体致冷器陶瓷集成电路的高度，更适宜于尺寸小型化。

一种半导体致冷器陶瓷集成电路，包括：陶瓷基板、焊接小单元；以及

盲孔，其中，盲孔由陶瓷基板的正表面向背表面方向延伸，焊接小单元的底面与盲孔的底面连接，焊接小单元的侧面与盲孔的侧壁连接，焊接小单元的顶面不高于陶瓷基板的正表面。

可选地，所述陶瓷基板为氮化铝陶瓷基板、氮化硼陶瓷基板、氧化铝陶瓷基板或氧化铍陶瓷基板。

可选地，所述焊接小单元的顶面低于陶瓷基板的正表面。

可选地，所述焊接小单元包括金属层和预制焊料层，预制焊料层连接在金属层的正表面上。

可选地，所述陶瓷基板的正表面与焊接小单元顶面之间的距离h≧预制焊料层的液态体积/盲孔的截面积-预制焊料层的固态体积/盲孔的截面积。

可选地，所述金属层为铜层、镍层、钯层、金层中的一层或多层，所述预制焊料层为金锡层。

可选地，所述预制焊料层厚度为3-10μm，所述金属层厚度为10-100μm。

可选地，所述焊接小单元还包括底膜层，底膜层覆盖在盲孔的底面和侧面上。

可选地，所述底膜层厚度为100nm-1000nm。

本发明还提供一种半导体致冷器陶瓷集成电路的制备方法。

一种半导体致冷器陶瓷集成电路的制备方法，包括以下步骤：

S1,陶瓷基板上形成做掩膜的光刻胶图形；

S2,陶瓷基板上刻出盲孔；

S3,去掉光刻胶图形；

S5,形成做掩膜的光刻胶图形；

S6,电沉积，在盲孔内形成电沉积金属层；

S7，电镀，在盲孔内形成预制焊料层；

S8，去掉光刻胶图形；

形成上述半导体致冷器陶瓷集成电路。

可选地，所述半导体致冷器陶瓷集成电路的制备方法还包括；S4,陶瓷基板的正面方向溅射金属，形成底膜层；S9，形成做掩膜的光刻胶图形；S10，去除底膜；S11，去除光刻胶图形。

可选地，S7中，在形成的预制焊料层前，先在S6电沉积形成的电沉积金属层上电镀形成电镀金属层。

与现有技术相比，本发明的有益效果在于：

本发明通过在陶瓷基板正表面上开设有盲孔，并将焊接小单元位于盲孔内，解决了焊料向外蔓延，同时降低了半导体致冷器陶瓷集成电路的高度，更适宜于尺寸小型化。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明背景技术TEC集成电路俯视图示意图；

图2是图1的截面示意图；

图3是本发明提供的一种半导体致冷器陶瓷集成电路截面示意图；

图4是图3 A 处放大示意图；

图5-图14是本发明的半导体致冷器陶瓷集成电路的制备制备工艺过程中的结构截面示意图；

附图标记说明：10、焊接小单元，11、陶瓷基板，12、盲孔，13、金属层，14、预制焊料层，15、底膜层，16光刻胶，17、铜层，18、镍钯金层。

具体实施方式

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以是固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或者位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或者暗示所指的装置或者元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，“多个”的含义是两个或两个以上，除非是另有精确具体地规定。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

请参考图3-4，图3为本发明提供的一种半导体致冷器陶瓷集成电路截面示意图，图4为图3 A处放大示意图。

一种半导体致冷器陶瓷集成电路，包括陶瓷基板11和2个以上焊接小单元10，该陶瓷基板11上设置有与焊接小单元10数量相等的盲孔12，每一焊接小单元10嵌入在一盲孔12中，盲孔12由陶瓷基板11的正表面向背表面方向延伸。

通过在陶瓷基板11上设置盲孔12，并将焊接小单元10嵌入在盲孔12中，一方面，在后续用焊料将半导体晶粒(也称为元器件)焊接到焊接小单元10上及后续TEC的使用过程中，由于焊接小单元10嵌入在盲孔12中，降低了焊料到陶瓷基板11的距离，虽然焊料向外蔓延，但由于高度降低，因此蔓延的速度及范围降低，减少了到达其余焊接小单元10的可能性；另一方面，焊接小单元10嵌入在盲孔12中后，在高度方向减少了半导体致冷器陶瓷集成电路的高度，减少了半导体致冷器陶瓷集成电路的空间范围。

本领域技术人员应当理解的是，在本发明的一个或多个具体实施方式中，陶瓷基板11可以为氮化铝陶瓷基板，也可以为氮化硼陶瓷基板、氧化铝陶瓷基板、氧化铍陶瓷基板，本领域技术人员可以根据客户需要进行选择。

本领域技术人员应当理解的是，在本发明的一个或多个具体实施方式中，焊接小单元10包括金属层13和预制焊料层14，预制焊料层14连接在金属层13的正表面上。封装时，预制焊料层14将半导体晶粒(也称为元器件)与焊接小单元10焊接到一起。

在本发明的一个或多个具体实施方式中，焊接小单元10的底面与盲孔12的底面连接，焊接小单元10的顶面与陶瓷基板11的正表面齐平。由于焊接小单元10的顶面为预制焊料层14的顶面，因此，预制焊料层14的顶面与陶瓷基板11的正表面齐平，在后续用焊料将半导体晶粒(也称为元器件)焊接到焊接小单元10上及后续TEC的使用过程中，即使焊料熔化，由于预制焊料层14被盲孔12的孔壁阻挡，因此焊料无法向外蔓延，不但解决了焊料蔓延到其他焊接小单元10的可能性，而且，由于焊料熔化后并不向外蔓延而停留在预制焊料层14处，与背景技术中在焊接小单元10之间设置坑相比，焊接小单元10处的焊料并没有减少，不会因使用时间越长焊料越少而导致焊接性能变差。

在本发明的一个或多个具体实施方式中，进一步地，焊接小单元10的顶面低于陶瓷基板11的正表面，陶瓷基板11的正表面与焊接小单元10顶面之间的距离h≧（预制焊料层14的液态体积-预制焊料层14的固态体积）/盲孔12的截面积，此时，即使预制焊料层14完全熔化，熔化后的液体也位于盲孔12内，从而彻底避免了向外蔓延。另一方面，由于焊接小单元10低于陶瓷基板11的正表面，因此焊接小单元10上存在可用于作为定位的定位槽，在焊接封装时作为定位，防止封装偏移。

本领域技术人员应当理解的是，在本发明的一个或多个具体实施方式中，金属层13即可以包括铜层、镍层、钯层或金层，也可以包括铜层、镍层、钯层、金层中的任一两层或两层以上，本领域技术人员可以根据客户需要进行选择。

本领域技术人员应当理解的是，在本发明的一个或多个具体实施方式中，预制焊料层14为金锡层，金锡层在焊接或温度较高时熔化，在温度较低时凝固。

本领域技术人员应当理解的是，在本发明的一个或多个具体实施方式中，预制焊料层14厚度为3-10μm。

本领域技术人员应当理解的是，在本发明的一个或多个具体实施方式中，金属层13厚度为10-100μm。

本领域技术人员应当理解的是，在本发明的一个或多个具体实施方式中，焊接小单元10还包括底膜层15，底膜层15覆盖在盲孔12的底面和侧面上；底膜层15一方面用于加强金属层13与陶瓷基板11的附着性，另一方面提升金属层13的导电连接性；而底膜层15覆盖在盲孔12的底面和侧面上时，一方面增大了焊接小单元10与陶瓷基板11的连接面积，另一方面还增大了底膜层15与金属层13的连接面积，大大提高了半导体致冷器陶瓷集成电路的整体性能。而且，底膜层15将金属层13包覆在内，更有利于金属层13的保护。

本领域技术人员应当理解的是，在本发明的一个或多个具体实施方式中，底膜层15厚度为100nm-1000nm。

本发明还提供图3的半导体致冷器陶瓷集成电路的制备方法。

请参考图5-14，图5-14为本发明的半导体致冷器陶瓷集成电路的制备制备工艺过程中的结构截面示意图；

一种图3的半导体致冷器陶瓷集成电路的制备方法，包括以下步骤：

S1,在陶瓷基板11上光刻，形成做掩膜的光刻胶16图形，如图5；

光刻为电子领域的现有技术，光致抗蚀剂分正性光致抗蚀剂和负性光致抗蚀剂，两者的作用正好相反，本发明在此不对选用的光致抗蚀剂进行选择，本发明中，光刻胶16覆盖的地方为工艺处理后保留的地方，也就是不被工艺处理的地方；

S2,在陶瓷基板11上无光刻胶16覆盖的地方刻出盲孔12，盲孔12的高度根据需要设定，如图6；

S3,去掉光刻胶16，形成如图7的结构；

S4, 在陶瓷基板11的正表面溅射Ti、Cu，形成底膜层15，形成如图8的结构；

S5, 光刻，形成做掩膜的光刻胶16图形，如图9；

S6, 在盲孔12内电沉积Cu，形成铜层17，如图10；

S7，在盲孔12内电镀镍、钯、金，形成镍钯金层18，铜层17与镍钯金层18形成金属层13，然后电镀金锡，在镍钯金层18上形成预制焊料层14，如图11；

S8，去掉光刻胶16，形成如图12的结构；

S9，光刻，形成做掩膜的光刻胶16图形，如图13；

S10，去除底膜，形成图14的结构；

S11，去除光刻胶16，形成如图3的结构。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。