芯片测试设备及其芯片测试过程叠料或卡料检查方法

技术领域

本发明涉及芯片测试技术，特别涉及一种芯片测试设备及其芯片测试(FinalTest，即 FT)过程叠料或卡料检查方法。

背景技术

由于市场需求，部分芯片的厚度太薄或者尺寸很小，故在机械化的工厂测试(Final Test) 过程中芯片易发生叠料或卡料现象。

叠料现象即两颗芯片在测试座(socket)里上下叠在一起，会导致测试座里位于下方的芯片实际被测试了两次，而测试座里位于上方的芯片实际未被测试，却被当成测试良品打入编带从而流入市场。卡料现象即一颗芯片卡在测试座里，会导致该芯片不停地被测试。

目前通用的叠料现象检测方法是通过硬件侦测设备(sensor)监测叠料，当测试机测试座内有产品时压杆与硬件侦测设备有一颗产品的间隙，此时测试机机台报警叠料。

中国专利申请CN201911124364.X公开了一种CN201911124364.X防叠料IC测试设备，如图1至图4所示，该防叠料IC测试设备包括机架及安装于机架上各处的升降压取装置20、测试座30、主控制器和防叠料检测装置42，测试座30具有容置芯片的测试槽31，测试座30位于升降压取装置20的下方，防叠料检测装置42检测测试槽31内芯片存放情况及检测升降压取装置20之位置，主控制器分别与升降压取装置20和防叠料检测装置42电性连接，主控制器控制升降压取装置20于测试槽31上载入或载出芯片，防叠料检测装置42检测到测试槽31中存放有芯片且检测到升降压取装置20离开芯片取放位置时处于断路状态，主控制器根据该断路状态控制防叠料IC测试设备停机，故芯片测试完成并在升降压取装置 20执行取走测试槽31中芯片的动作后，如果有芯片遗留在测试槽31中时，则会导致机器无法运行，直到遗留芯片取出，机器才能继续运行，避免出现芯片堆叠而引起的芯片未测便流出的风险，提升产品的品质。该防叠料IC测试设备，是通过硬件的防叠料检测装置42的通断状态来判断测试槽31中是否出现芯片叠料，成本高，结构复杂。

发明内容

本发明要解决的技术问题是提供一种芯片测试设备及其芯片测试过程叠料或卡料检查方法，便于测试工程师及时发现芯片叠料或卡料，并方便后续追踪检查芯片是否是FT测试通过的芯片。

为解决上述技术问题，本发明提供的芯片测试设备，其包括测试座、开短路测试模块、标识写入模块、芯片标识读取模块及控制器；

所述测试座，具有容置芯片的测试槽，用于放置待检芯片；

所述标识写入模块，用于向芯片的FT标志寄存器写入标识；

所述开短路测试模块，用于对放置于测试槽的待检芯片进行FT测试的开短路测试；

所述芯片标识读取模块，用于在所述开短路测试模块对放置于测试槽的待检芯片完成FT 测试的开短路测试时，及FT测试的全部测试项完成时，读取该待检芯片的FT标志寄存器中的标识；

所述控制器，在FT测试模式下，如果芯片标识读取模块在开短路测试模块对放置于测试槽的待检芯片完成FT测试的开短路测试时读取的该待检芯片的FT标志寄存器中的标识为测试通过识别码，则输出叠料或卡料现象发生信息；

所述控制器，在FT测试模式下，当对放置于测试槽的待检芯片的FT测试的全部测试项完成时，如果该待检芯片的FT测试的各测试项均通过，则控制所述标识写入模块向该芯片的 FT标志寄存器写入测试通过识别码；如果该待检芯片的FT测试存在失败测试项，则输出测试未通过信息。

较佳的，所述待检芯片，在开始FT测试之前其FT标志寄存器中的标识为初始识别码，测试通过识别码区别于初始识别码；

所述控制器，在FT测试模式下，如果芯片标识读取模块在开短路测试模块对放置于测试槽的待检芯片完成FT测试的开短路测试时读取的该待检芯片的FT标志寄存器中的标识为初始识别码，则输出无叠料或卡料现象发生信息。

较佳的，所述控制器，在EQC测试模式下，芯片标识读取模块在开短路测试模块对放置于测试槽的抽检芯片完成EQC测试的开短路测试时读取的该抽检芯片的FT标志寄存器中的标识，如果是测试通过识别码，则输出FT测试正常信息；如果不是测试通过识别码，则输出 FT测试漏测信息。

较佳的，所述控制器，在EQC测试模式下，当对放置于测试槽的抽检芯片的FT测试的全部测试项完成时，如果该抽检芯片的EQC测试的各测试项均通过，则控制机械手从该测试槽取走该抽检芯片置于良品箱；如果该抽检芯片的EQC测试存在失败测试项，则控制机械手从该测试槽取走该抽检芯片置于次品箱。

较佳的，所述芯片测试设备的芯片测试过程叠料或卡料检查方法，包括以下步骤：

一.测试工程师使芯片测试设备进入FT测试模式，通过所述开短路测试模块，对放置于测试槽的待检芯片进行开短路测试；

二.所述芯片标识读取模块，在所述开短路测试模块对放置于测试槽的待检芯片完成FT 测试的开短路测试时，读取该待检芯片的FT标志寄存器中的标识；

三.芯片标识读取模块在开短路测试模块对放置于测试槽的待检芯片完成FT测试的开短路测试时读取的该待检芯片的FT标志寄存器中的标识，如果为测试通过识别码，所述控制器则输出叠料或卡料现象发生信息；否则进行步骤四；

四.测试工程师对放置于测试槽的待检芯片进行FT测试的其他各测试项的测试；

五.当对放置于测试槽的待检芯片的FT测试的全部测试项完成时，如果该待检芯片的FT 测试的各测试项均通过，所述控制器控制所述标识写入模块向该芯片的FT标志寄存器写入测试通过识别码；如果该待检芯片的FT测试存在失败测试项，所述控制器则输出测试未通过信息。

较佳的，步骤三中，当所述控制器输出叠料或卡料现象发生信息，则停止FT测试，将放置于测试槽的待检芯片取出置于次品箱；

步骤五中，当所述控制器输出测试未通过信息，则停止FT测试，将放置于测试槽的待检芯片取出置于次品箱。

较佳的，步骤五中，当对放置于测试槽的待检芯片的FT测试的全部测试项完成时，如果该待检芯片的FT测试的各测试项均通过，所述控制器则控制所述标识写入模块向该芯片的 FT标志寄存器写入测试通过识别码，并控制机械手从该测试槽取走待检芯片出置于良品箱。

较佳的，步骤一中，先将待检芯片的FT标志寄存器中的标识写为初始识别码，然后使芯片测试设备进入FT测试模式，通过所述开短路测试模块，对放置于测试槽的待检芯片进行开短路测试。

较佳的，步骤一中，在对待检芯片进行CP测试时，控制器控制所述标识写入模块向该芯片的FT标志寄存器写入初始识别码；

步骤三中，芯片标识读取模块在开短路测试模块对放置于测试槽的待检芯片完成FT测试的开短路测试时读取的该待检芯片的FT标志寄存器中的标识，如果为测试通过识别码，所述控制器则输出叠料或卡料现象发生信息，如果为初始识别码则进行步骤四。

较佳的，初始识别码为oxFF,测试通过识别码ox78。

较佳的，还包括步骤：

六.测试工程师使芯片测试设备进入EQC测试模式，从良品箱中取抽检芯片放置于测试槽；

七.测试工程师通过所述开短路测试模块，对放置于测试槽的抽检芯片进行开短路测试；

八.所述芯片标识读取模块，在所述开短路测试模块对放置于测试槽的抽检芯片完成EQC 测试的开短路测试时，读取该抽检芯片的FT标志寄存器中的标识；

九.芯片标识读取模块在开短路测试模块对放置于测试槽的抽检芯片完成EQC测试的开短路测试时读取的该抽检芯片的FT标志寄存器中的标识，如果为测试通过识别码，所述控制器则输出FT测试正常信息，进行步骤十；否则输出FT测试漏测信息；

十.测试工程师对放置于测试槽的抽检芯片进行EQC测试的其他各测试项的测试。

较佳的，步骤九中，所述控制器如果输出FT测试漏测信息，则控制机械手从该测试槽取走该抽检芯片置于次品箱。

较佳的，步骤十中，当对放置于测试槽的抽检芯片的EQC测试的全部测试项完成时，如果该抽检芯片的EQC测试的各测试项均通过，控制器则控制机械手从该测试槽取走该抽检芯片置于良品箱；如果该抽检芯片的EQC测试存在失败测试项，则控制机械手从该测试槽取走该抽检芯片置于次品箱。

本发明芯片测试设备，FT测试时进入FT测试模式，在开短路测试模块完成开短路(open short)测试后，先读取该待检芯片的FT标志寄存器中的标识，根据待检芯片的FT标志寄存器中的标识是否为测试通过识别码，判断是否发生叠料或卡料现象，不仅可以及时的将FT (Final Test)测试过程中发生叠料或卡料的芯片筛选出来，也可以提示测试工程师测试槽发生了卡料或叠料现象，便于及时处理，防止未经测试的芯片以及由于发生叠料或卡料现象而被损伤的芯片流入市场，提高了芯片测试过程的可靠性，并方便后续追踪检查芯片是否是 FT测试通过的芯片。

附图说明

为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是一种现有防叠料IC测试设备结构示意图；

图2是本发明的芯片测试设备结构示意图；

图3是本发明的芯片测试设备的芯片测试过程叠料或卡料检查方法流程图。

具体实施方式

下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。

实施例一

如图2所示，芯片测试设备包括测试座、开短路测试模块、标识写入模块、芯片标识读取模块及控制器；

所述测试座，具有容置芯片的测试槽，用于放置待检芯片；

所述标识写入模块，用于向芯片的FT标志寄存器写入标识；

所述开短路测试模块，用于对放置于测试槽的待检芯片进行FT测试的开短路(open short) 测试；

所述芯片标识读取模块，用于在所述开短路测试模块对放置于测试槽的待检芯片完成FT (Final Test)测试的开短路(open short)测试时，及FT测试的全部测试项完成时，读取该待检芯片的FT标志寄存器中的标识；

所述控制器，在FT测试模式下，如果芯片标识读取模块在开短路测试模块对放置于测试槽的待检芯片完成FT测试的开短路测试时读取的该待检芯片的FT标志寄存器中的标识为测试通过识别码，则输出叠料或卡料现象发生信息；

所述控制器，在FT测试模式下，当对放置于测试槽的待检芯片的FT测试的全部测试项完成时，如果该待检芯片的FT测试的各测试项均通过，则控制所述标识写入模块向该芯片的 FT标志寄存器写入测试通过识别码；如果该待检芯片的FT测试存在失败测试项，则输出测试未通过信息。

该芯片测试设备的芯片测试过程叠料或卡料检查方法，如图3所示，包括以下步骤：

一.测试工程师使芯片测试设备进入FT测试模式，通过所述开短路测试模块，对放置于测试槽的待检芯片进行开短路(open short)测试；

二.所述芯片标识读取模块，在所述开短路测试模块对放置于测试槽的待检芯片完成FT (Final Test)测试的开短路测试时，读取该待检芯片的FT标志寄存器中的标识；

三.芯片标识读取模块在开短路测试模块对放置于测试槽的待检芯片完成FT测试的开短路测试时读取的该待检芯片的FT标志寄存器中的标识，如果为测试通过识别码，所述控制器则输出叠料或卡料现象发生信息；否则进行步骤四；

四.测试工程师对放置于测试槽的待检芯片进行FT测试的其他各测试项的测试；

五.当对放置于测试槽的待检芯片的FT测试的全部测试项完成时，如果该待检芯片的FT 测试的各测试项均通过，所述控制器则控制所述标识写入模块向该芯片的FT标志寄存器写入测试通过识别码；如果该待检芯片的FT测试存在失败测试项，所述控制器则输出测试未通过信息。

较佳的，步骤三中，当所述控制器输出叠料或卡料现象发生信息，则停止FT测试，将放置于测试槽的待检芯片取出置于次品箱；

步骤五中，当所述控制器输出测试未通过信息，则停止FT测试，将放置于测试槽的待检芯片取出置于次品箱。

较佳的，步骤五中，当对放置于测试槽的待检芯片的FT测试的全部测试项完成时，如果该待检芯片的FT测试的各测试项均通过，所述控制器则控制所述标识写入模块向该芯片的 FT标志寄存器写入测试通过识别码，并控制机械手从该测试槽取走待检芯片出置于良品箱。

实施例一的芯片测试设备，通过程序设置在FT测试流程的最后一个测试项完成时给测试槽中待检芯片的FT标志寄存器下写入测试通过识别码；测试工程师首先对放置于测试槽的待检芯片通过开短路测试模块进行开短路(open short)测试，芯片标识读取模块在开短路测试模块对放置于测试槽的待检芯片完成FT测试的开短路(open short)测试时，读取该待检芯片的FT标志寄存器中的标识，若该待检芯片的FT标志寄存器中的标识为测试通过识别码，则说明发生了叠料或卡料现象，即该芯片已进行过FT测试；若该待检芯片的FT标志寄存器中的标识不是测试通过识别码，则说明没发生叠料现象，即该芯片还未进行过FT测试。

实施例一的芯片测试设备，FT测试时进入FT测试模式，在开短路测试模块完成开短路 (open short)测试后，先读取该待检芯片的FT标志寄存器中的标识，根据待检芯片的FT 标志寄存器中的标识是否为测试通过识别码，判断是否发生叠料或卡料现象，不仅可以及时的将FT(Final Test)测试过程中发生叠料或卡料的芯片筛选出来，也可以提示测试工程师测试槽发生了卡料或叠料现象，便于及时处理，防止未经测试的芯片以及由于发生叠料或卡料现象而被损伤的芯片流入市场，提高了芯片测试过程的可靠性，并方便后续追踪检查芯片是否是FT测试通过的芯片。

实施例二

基于实施例一的芯片测试设备，所述待检芯片，在开始FT(Final Test)测试之前其FT 标志寄存器中的标识为初始识别码，测试通过识别码区别于初始识别码；

所述控制器，在FT测试模式下，如果芯片标识读取模块在开短路测试模块对放置于测试槽的待检芯片完成FT测试的开短路测试时读取的该待检芯片的FT标志寄存器中的标识为初始识别码，则说明没发生叠料或卡料现象，输出无叠料或卡料现象发生信息。

较佳的，该芯片测试设备的芯片测试过程叠料或卡料检查方法，步骤一中，先将待检芯片的FT标志寄存器中的标识写为初始识别码，然后使芯片测试设备进入FT测试模式，通过所述开短路测试模块，对放置于测试槽的待检芯片进行开短路测试。

较佳的，该芯片测试设备的芯片测试过程叠料或卡料检查方法，步骤一中，在对待检芯片进行CP(Circuit probing，晶圆测试或中间测试)测试时，控制器控制所述标识写入模块向该芯片的FT标志寄存器写入初始识别码；

步骤三中，芯片标识读取模块在开短路测试模块对放置于测试槽的待检芯片完成FT测试的开短路测试时读取的该待检芯片的FT标志寄存器中的标识，如果为测试通过识别码，所述控制器则输出叠料或卡料现象发生信息，如果为初始识别码，则输出无叠料或卡料现象发生信息，进行步骤四。

较佳的，初始识别码为oxFF,测试通过识别码ox78。

实施例二的芯片测试设备，在开始FT(Final Test)测试之前使待检芯片的FT标志寄存器中的标识为初始识别码；芯片标识读取模块在开短路测试模块对放置于测试槽的待检芯片完成FT测试的开短路(open short)测试时，读取该待检芯片的FT标志寄存器中的标识，若该待检芯片的FT标志寄存器中的标识为初始识别码，则说明没发生叠料现象，即该芯片未被测试过。

实施例三

基于实施例一或实施例二的芯片测试设备，所述控制器，在EQC(抽检)测试模式下，芯片标识读取模块在开短路测试模块对放置于测试槽的抽检芯片完成EQC测试的开短路(open short)测试时读取的该抽检芯片的FT标志寄存器中的标识，如果是测试通过识别码，则说明没发生FT测试漏测，输出FT测试正常信息；如果不是测试通过识别码，则输出FT测试漏测信息。

较佳的，所述控制器，在EQC测试模式下，当对放置于测试槽的抽检芯片的FT测试的全部测试项完成时，如果该抽检芯片的EQC测试的各测试项均通过，则控制机械手从该测试槽取走该抽检芯片置于良品箱；如果该抽检芯片的EQC测试存在失败测试项，则控制机械手从该测试槽取走该抽检芯片置于次品箱。

较佳的，该芯片测试设备的芯片测试过程叠料或卡料检查方法，还包括步骤：

六.测试工程师使芯片测试设备进入EQC测试模式，从良品箱中取抽检芯片放置于测试槽；

七.测试工程师通过所述开短路测试模块，对放置于测试槽的抽检芯片进行开短路测试；

八.所述芯片标识读取模块，在所述开短路测试模块对放置于测试槽的抽检芯片完成EQC 测试的开短路测试时，读取该抽检芯片的FT标志寄存器中的标识；

九.芯片标识读取模块在开短路测试模块对放置于测试槽的抽检芯片完成EQC测试的开短路测试时读取的该抽检芯片的FT标志寄存器中的标识，如果为测试通过识别码，所述控制器则输出FT测试正常信息，进行步骤十；否则输出FT测试漏测信息；

十.测试工程师对放置于测试槽的抽检芯片进行EQC测试的其他各测试项的测试。

较佳的，步骤九中，所述控制器如果输出FT测试漏测信息，则控制机械手从该测试槽取走该抽检芯片置于次品箱。

较佳的，步骤十中，当对放置于测试槽的抽检芯片的EQC测试的全部测试项完成时，如果该抽检芯片的EQC测试的各测试项均通过，控制器则控制机械手从该测试槽取走该抽检芯片置于良品箱；如果该抽检芯片的EQC测试存在失败测试项，则控制机械手从该测试槽取走该抽检芯片置于次品箱。

实施例三的芯片测试设备，在FT测试完成之后，可以进入EQC(抽检)测试模式，在EQC(抽检)测试模式下，通过检查抽检芯片的FT标志寄存器中的标识是否是测试通过识别码，检查 FT测试是否存在漏测芯片及时检查是否发生漏测现象，方便后续追踪检查芯片是否是FT测试通过是芯片。

以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。